# **PROVA FINALE:**

# PROGETTO DI RETI LOGICHE

Politecnico di Milano, anno accademico 2020-21 Prof. Gianluca Palermo

### Indice

1.	Introduzione	2
2.	Architettura	5
3.	Risultati sperimentali	9
4	Testbench	11
5	Conclusioni	13

#### Realizzato da:

Pavesi Andrea (cod. persona 10659804 - matricola 909232)


Radaelli Marta (cod. persona 10657046 - matricola 907615)



### 1. Introduzione

La specifica della Prova Finale è ispirata al metodo di equalizzazione dell'istogramma di una immagine.

Il metodo di equalizzazione dell'istogramma è pensato per ricalibrare il contrasto di un'immagine in cui l'intervallo dei valori di intensità del colore sono molto vicini tra loro, effettuando una ridistribuzione su tutto l'intervallo di intensità a disposizione.







Lo scopo del progetto è dunque scrivere in VHDL e sintetizzare un componente hardware che possa leggere un'immagine da una memoria dove sono memorizzati i dati, "equalizzarli" e riscriverli al suo interno.

L'algoritmo da sviluppare è una versione semplificata del metodo spiegato poc'anzi, applicata solo ad immagini in scala di grigi a 256 livelli i cui pixel vengono trasformati nel modo seguente:

DELTA\_VALUE = MAX\_PIXEL\_VALUE - MIN\_PIXEL\_VALUE
SHIFT\_LEVEL = (8 - FLOOR(LOG2(DELTA\_VALUE +1)))
TEMP\_PIXEL = (CURRENT\_PIXEL\_VALUE - MIN\_PIXEL\_VALUE) << SHIFT\_LEVEL
NEW\_PIXEL\_VALUE = MIN( 255 , TEMP\_PIXEL)

Dove MAX\_PIXEL\_VALUE e MIN\_PIXEL\_VALUE, sono il massimo e minimo valore dei pixel dell'immagine, CURRENT\_PIXEL\_VALUE è il valore del pixel da trasformare, e NEW\_PIXEL\_VALUE è il valore del nuovo pixel.

Il modulo da implementare dovrà leggere l'immagine da elaborare da una memoria in cui è salvata sequenzialmente e riga per riga. Ogni byte corrisponde ad un pixel dell'immagine.

Le celle 0 e 1 della memoria conterranno le informazioni relative al numero totale di pixel da trasformare, quelle comprese tra 2 e (n\_col\*n\_righe)+1 conterranno in byte contigui i valori dei pixel pre-equalizzazione, mentre le celle da (n\_col\*n\_righe)+2 i valori post trasformazione.

Il componente da descrivere ha la seguente interfaccia:

```
entity project_reti_logiche is
     port (
          i_clk : in std_logic;
          i_rst : in std_logic;
          i_start : in std_logic;
          i_data : in std_logic_vector(7 downto 0);
          o_address : out std_logic_vector(15 downto 0);
                  : out std_logic;
          o_done
                   : out std_logic;
          o_en
          o_we
                   : out std_logic;
          o_data : out std_logic_vector (7 downto 0)
     );
end project_reti_logiche;
```

#### segnali di input:

- i\_clk: segnale di clock in ingresso.
- ❖ i\_rst: segnale di reset che inizializza la macchina in attesa di un segnale di start.
- ❖ i\_start: segnale di start che avvia il processo.
- ❖ i\_data: segnale che arriva dalla memoria in seguito ad una richiesta di lettura.

#### segnali di output:

- o\_done: segnale di uscita che comunica la fine dell'elaborazione.
- o\_en: segnale di enable che permette la comunicazione con la memoria.
- o\_we: segnale di write enable verso la memoria, (=1) per scrittura, (=0) per lettura
- o\_data: segnale di uscita verso la memoria.
- o\_address: segnale di uscita che manda l'indirizzo alla memoria.

#### esempio:

Memoria								
0	dim_colonna							
1	dim_riga							
2	pixel #0							
3	pixel #1							
4	pixel #2							
5	new pixel #0							
6	new pixel #1							
7	new pixel #2							
	'							

lettura dei pixel (2->4) -> elaborazione -> riscrittura (5->7)


## 2. Architettura

L'approccio scelto è quello di una macchina a stati ed è stato condizionato sia dalle caratteristiche sequenziali del progetto sia dalla presenza di uno stato di reset.

Il funzionamento generale è il seguente:

- lettura dimensioni.
- ciclo di lettura sui pixel per salvare max e min.
- secondo ciclo con rilettura, equalizzazione e successiva scrittura.

Nella foto seguente è rappresentata la macchina a stati finiti poi realizzata in vhdl:



#### **START**

Stato iniziale in cui si attende il segnale di inizio i\_start; in caso venga alzato a 1 il segnale i\_rst si ritorna in questo stato, in cui oltre ad una inizializzazione di alcune variabili, si chiede l'accesso all'indirizzo 0 della memoria.

#### **GET\_DIM**

Stato utilizzato per salvare l'informazione relativa all'indirizzo 0, cioè la dimensione della colonna, e, successivamente, per accedere all'indirizzo 1 contenente il valore del numero di righe.

#### CHECK\_DIM\_IN

Nel caso in cui il booleano reading\_done, usato per segnalare la fine della prima lettura dei pixel in memoria, sia false e il contatore sia 2, viene salvato il numero di pixel da analizzare facendo una semplice moltiplicazione riga\*colonne. Se reading\_done è ancora false, ma il contatore è maggiore di 2, si entra in questo stato per il controllo del numero di pixel letti e successivo aggiornamento dell'indirizzo di memoria da leggere. Una volta letti tutti gli indirizzi iniziali, reading\_done viene posto a true e si comincia il vero processo di equalizzazione.

#### IN\_READ

Stato utilizzato per incrementare il contatore e fare un check sul booleano che permette di raggiungere due stati diversi che trattano il valore in input in modi diversi a seconda di quando viene chiamato.

#### CHECK\_MIN\_MAX

Stato in cui si controlla se il valore letto è un valore minimo o massimo e, in un caso o nell'altro, si sostituisce il valore in MIN\_PIXEL\_VALUE o MAX\_PIXEL\_VALUE con quello nuovo.

#### CHECK\_DIM\_OUT

Stato usato per controlli sul secondo ciclo di lettura nella memoria e per il passaggio, nel caso questa sia finito, allo stato finale di DONE.

#### **NEW\_VALUE**

Stato per il calcolo del valore equalizzato del pixel e per un check sul valore stesso: si seleziona il minimo tra 255 e il numero appena calcolato.

#### **WRITE**

Stato per la scrittura del nuovo valore in memoria.

#### DONE

Stato finale in cui alzare il segnale di done e poi ripassare in START pronti per una nuovaelaborazione o restare in done in attesa di un segnale di start pari a zero.

Per quanto riguarda segnali e funzioni utilizzate:

```
signal state_curr : state_type;
signal MAX_PIXEL_VALUE: unsigned(7 downto 0) := (others => '0'); --setto a 0 il
signal MIN_PIXEL_VALUE: unsigned(7 downto 0) := (others => '1'); --setto a 255


function shift_level_funct ( number : unsigned(7 downto 0)) return integer is
    begin
    --funzione usata per calcolare il log2(x+1)
    if number(7) = '1' then return 1;
    elsif number(6) = '1'then return 2;
    elsif number(5) = '1'then return 3;
    elsif number(4) = '1'then return 4;
    elsif number(3) = '1'then return 5;
    elsif number(2) = '1'then return 6;
    elsif number(1) = '1'then return 7;
    else return 0;
end if;
end function;
signal reading_done : boolean := false;
```

#### In particolare:

- state\_curr: segnale che tiene conto dello stato corrente della macchina.
- \* MAX\_PIXEL\_VALUE: registro che indica il valore massimo dei pixel dell'immagine.
- ❖ MIN\_PIXEL\_VALUE: registro che indica il valore minimo dei pixel dell'immagine.

- shift\_level\_funct: funzione usata per calcolare il valore shift\_level, analizzando il valore del pixel in una determinata posizione re implementando il seguente calcolo 8 floor(log2(x+1)).
- reading\_done: booleano che tiene conto se la prima lettura è stata completata.

Una possibile rappresentazione del funzionamento logico della nostra macchina a stati potrebbe essere il seguente:




## 3. Risultati sperimentali


Il componente è correttamente sintetizzabile e implementabile con un totale di 265 LUT e 120 FF. Dopo l'analisi del *report utilization* fornito da Vivado è stato deciso che, vista la piccola percentuale di utilizzo delle disponibilità della FPGA e le modeste dimensioni del progetto, l'ulteriore riduzione dell'area occupata non fosse un problema con alta priorità .




Resource	Estimation	Available	Utilization %
LUT	265	134600	0.20
FF	120	269200	0.04
DSP	2	740	0.27
IO	38	285	13.33
BUFG	1	32	3.13

La sintesi ha prodotto il device e lo schematic seguente:





Il componente ha anche dimostrato di superare correttamente la post-synthesis functional simulation



### 4 Testbench

Per verificare il corretto funzionamento del componente sintetizzato è stato utilizzato il test bench di esempio fornito dal docente e sono stati definiti altri due test.

Testbench 1: fornito dal docente

0	1	2	3	4	5	6	7	8	9
2	2	46	131	62	89	0	255	64	172



Behavioral simulation


Testbench 2: Immagine 2x2

0	1	2	3	4	5	6	7	8	9
2	2	72	33	115	101	156	0	255	255



Testbench 3: immagine di dimensione 0

0	1
0	0



### 5 Conclusioni

Riassumendo, è stato elaborato un componente che supera correttamente le simulazioni behavioral e post-synthesis functional.

Il nostro lavoro è cominciato con la costruzione di un datapath e di una prima macchina a stati. L'aver ben chiaro lo schema di funzionamento del progetto fin dall'inizio ci ha permesso di scrivere il codice in modo semplice e ordinato.

Dopo una prima stesura e correzione di alcuni bug, è stato possibile ottimizzare considerevolmente il componente grazie a una importante riduzione del numero di stati utilizzati e l'introduzione di alcune variabili a sostituzione di segnali. A titolo di esempio, lo stato GET\_DIM era inizialmente suddiviso in due stati separati, uno per dimensione, mentre lo stato CHECK\_MIN\_MAX era composto da uno stato per il controllo del valore minimo, chiamato da IN\_READ in qualsiasi caso, e uno per quello del valore massimo, chiamato solo se il valore letto non era minimo.

La correzione, infine, di alcuni warning nella fase di sintesi ci ha permesso di ottenere un componente funzionante secondo le richieste del progetto.