

Множење матрица – Data Flow парадигма, Maxeler технологија




Електротехнички факултет, Универзитет у Београду


Control Flow vs Data Flow

- Класични процесори користе Control Flow модел
- Инструкције се извршавају секвенцијално
- Data Flow извршава операције када су подаци спремни
- Паралелизам се остварује природно кроз ток података
- Maxeler користи Data Flow архитектуру за убрзање

Control Flow



Data Flow



Множење матрица на CPU

- Петље пролазе кроз редове и колоне
- Инструкције се извршавају секвенцијално
- Кеш меморија покушава да убрза приступ
- Ограничен ниво паралелизма
- Повећање димензија брзо смањује ефикасност

Data Flow приступ код Maxeler-a


- Подаци пролазе кроз хардверски *pipeline*
- Нема класичног извршавања инструкција
- Паралелизам је директно у хардверу
- Обезбеђује велику пропусност за нумеричке алгоритме

Pipeline обрада множења матрица


- Елементи матрица улазе као континуирани ток
- Операције се извршавају у фазама
- Нови подаци стижу у сваком такту
- Резултати излазе без чекања завршетка комплетне обраде
- Хардвер константно активан - максимално искоришћење

Pipeline обработка матрица

No registers – low latency



Pipelined – highly parallelised



Структура Maxeler апликације

- CPU код управља извршавањем
- *Kernel* дефинише Data Flow логику
- *Manager* повезује CPU и DFE (*Data Flow Engine*)
- SLiC (*Simple Live CPU Interface*) генерише комуникациони интерфејс

Структура Maxeler апликације

- ✓ `cpu_code`

 - `C` `maxeler_matrix_multiplication_cpu.c`

- ✓ `engine_code`

 - `≡` `maxeler_matrix_multiplication_kernel.maxj`

 - `≡` `maxeler_matrix_multiplication_manager.maxj`

Архитектура имплементације

- CPU припрема и верификује податке
- Матрица B се смешта у FPGA меморију
- Матрица A се шаље као *stream*
- DFE извршава *pipeline* обраду
- Резултати се враћају CPU-у

Меморијска организација матрица А и В

- Матрица А се шаље као улазни *stream*
- Сваки елемент $A[i][k]$ се понавља N пута
- Укупно N^3 елемената у *stream*-у
- Континуиран ток података кроз FPGA
- Матрица В се смешта у интерну FPGA меморију

Maxeler кернел

- Једна MAC (*Multiply-Accumulate*) операција у сваком такту
- Резултат $C[i][j]$ настаје кроз N тактова
- Акумулатор сабира парцијалне резултате
- Функција *stream.offset* омогућава коришћење претходне вредности из акумулатора
- Након пуњења *pipeline*-а је константан проток података

Ограничења Data Flow парадигме

- Није сваки алгоритам погодан за Data Flow парадигму
- Дизајн хардвера је комплекснији
- Мања флексибилност од CPU
- Дебаговање и развој су захтевнији

*"With the end of
performance scaling for
single processors, the need
for different programming
models has never been
greater."*

Michael Flynn



Хвала на пажњи!

Припремили:

Павле Шаренац 2025/3068

sp253068m@student.etf.bg.ac.rs

Никола Николић 2025/3109

nn253109m@student.etf.bg.ac.rs