Technika Cyfrowa – Sprawozdanie z ćwiczenia 4

Praktyczna implementacja projektów cyfrowych w rzeczywistym programowalnym układzie scalonym FPGA

Autorzy: Robert Raniszewski, Kacper Feliks, Paweł Czajczyk, Mateusz Pawliczek

1. Treść zadania

Korzystając z programu Quartus firmy Altera (Intel) (www.altera.com), należy w dowolnym wybranym układzie scalonym FPGA stworzyć działający system sterujący, realizujący bardzo prosty wybór z menu. Mamy do dyspozycji dwa wyświetlacze siedmiosegmentowe (lewy i prawy) oraz dwa przyciski (lewy i prawy). Wciśnięcie lewego przycisku powoduje zwiększanie o jeden wartości wyświetlanej na lewym wyświetlaczu. Po osiągnięciu wartości 9, wartość ta zmienia się na 0 przy ponownym wciśnięciu lewego przycisku. Po już ustawieniu lewym przyciskiem żądanej wartości na lewym wyświetlaczu, wciśnięcie prawego przycisku powinno spowodować zapamiętanie wartości z lewego wyświetlacza na wyświetlaczu prawym, co świadczy o dokonanym wyborze wartości z menu.

Po uruchomieniu systemu, obydwa wyświetlacze powinny pokazywać wartość zero. Całość powinna działać zgodnie z filmem z poniższego linku:

https://home.agh.edu.pl/~dlugopol/tc2025/fpga-menu.mp4

2. Układy FPGA

FPGA to programowalne układy cyfrowe, które umożliwiają tworzenie własnych struktur logicznych bez potrzeby projektowania dedykowanego układu scalonego.

Układ FPGA składa się z tysięcy konfigurowalnych bloków logicznych, układów dodających i przerzutników typu D. Programowanie FPGA odbywa się najczęściej w językach opisu sprzętu, takich jak VHDL lub Verilog.

W przeciwieństwie do tradycyjnych mikroprocesorów czy mikrokontrolerów, FPGA nie wykonują kodu sekwencyjnie i posiadają większą swobodę działania w architekturze.

3. Praktyczne zastosowania FPGA

Układy FPGA znajdują szerokie zastosowanie w wielu dziedzinach, m.in.:

- Elektronika przemysłowa: sterowniki maszyn,
- Telekomunikacja: kodowanie i dekodowanie sygnałów, szybkie przetwarzanie strumieni danych,
- Motoryzacja: systemy wspomagania kierowcy (ADAS), czujniki i układy przetwarzające sygnały w czasie rzeczywistym,
- Medycyna: obrazowanie medyczne, szybkie przetwarzanie sygnałów z czujników,
- Obrona i lotnictwo: systemy radarowe, komunikacja szyfrowana, analiza sygnałów w czasie rzeczywistym,

4. Rozwiązanie zadania

Do rozwiązania zadania wykorzystaliśmy układ FPGA Altera FLEX EPF10K70RC240-4 oraz program Altera Quartus II ver. 9.0.

4.1 Wersja podstawowa

System został zrealizowany w środowisku Quartus na układzie FPGA i wykorzystuje dwa przyciski oraz dwa wyświetlacze siedmiosegmentowe.

Po uruchomieniu oba wyświetlacze pokazują 0. Wciśnięcie **lewego przycisku** zwiększa wartość na **lewym wyświetlaczu** (od 0 do 9, potem od nowa). Wciśnięcie **prawego przycisku** powoduje **przepisanie** tej wartości na **prawy wyświetlacz**, co oznacza zatwierdzenie wyboru.

4.2 Dodatkowe modyfikacje

Do podstawowego działania systemu dodaliśmy kilka funkcji:

- 1. **Auto-repeat** długie przytrzymanie przycisku powoduje automatyczne, powtarzające się zwiększanie (lewy przycisk) lub zmniejszanie (prawy przycisk) wartości. Częstotliwość powtórzeń rośnie z czasem po około 2 sekundach przytrzymania interwał zmniejsza się aż do 0,5 sekundy.
- 2. **Odejmowanie przy prawym przycisku** przyciśnięcie **prawego przycisku** powoduje zmniejszenie wartości na lewym wyświetlaczu. Jeśli osiągnie 0, przechodzi na 9 (cyklicznie w dół).
- 3. **Zapis obu przyciskami** jeśli oba przyciski zostaną wciśnięte jednocześnie, wartość z lewego wyświetlacza zostaje zapisana na prawy, niezależnie od wcześniejszego działania.

Wszystkie przyciski są objęte **mechanizmem debouncingu**, aby wyeliminować fałszywe przełączenia wywołane drganiami styków.

5. Kod projektu

W osobnych plikach zdefiniowaliśmy obsługę debouncingu oraz konwersję liczb na wyświetlacz siedmiosegmentowy.

Debouncing:

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 2
     use IEEE.NUMERIC STD.ALL;
 3
 4
 5
   mentity debounce is
 6 Port (
 7
                   : in STD LOGIC;
             clk
8
             btn in : in STD LOGIC;
9
             btn out : out STD LOGIC
10
         );
11
     end debounce;
12
   architecture Behavioral of debounce is
13
         -- 20 ms przy clk 25 MHz = 20ms / 40ns = 500000 cykli
14
15
         constant DEBOUNCE LIMIT : unsigned(18 downto 0) := to unsigned(500000, 19);
16
         signal counter : unsigned(18 downto 0) := (others => '0');
         signal btn sync : STD LOGIC := '0';
17
18
   begin
19
        process(clk)
20
         begin
21
    if rising edge (clk) then
22
    if btn in = 'l' then
23
                     if counter < DEBOUNCE LIMIT then
24
                         counter <= counter + 1;
25
                     end if;
26
27
                     if counter = DEBOUNCE LIMIT then
    btn_sync <= '1';
28
                      end if;
29
30
                 else
31
                     counter <= (others => '0');
                     btn_sync <= '0';
32
                  end if;
33
             end if:
34
35
         end process;
36
37
         btn out <= btn sync;
     end Behavioral;
```

seg7_decoder:

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 3
 4 mentity seg7 decoder is
 5 =
          Port (
              bcd : in STD LOGIC VECTOR (3 downto 0);
 6
              seg : out STD_LOGIC_VECTOR(6 downto 0)
 8
          );
 9
     end seg7 decoder;
10
11 = architecture Behavioral of seg7 decoder is
12 Begin
13
         process (bcd)
14
          begin
15
              case bcd is
                  when "0000" => seg <= "1000000"; -- 0
16
                  when "0001" => seg <= "1111001"; -- 1
17
                  when "0010" => seg <= "0100100"; -- 2
18
                 when "0011" => seg <= "0110000"; -- 3
19
                 when "0100" => seg <= "0011001"; -- 4
20
                  when "0101" => seg <= "0010010"; -- 5
21
                  when "0110" => seg <= "0000010"; -- 6
22
23
                  when "0111" => seg <= "1111000"; -- 7
                  when "1000" => seg <= "00000000"; -- 8
24
                  when "1001" => seg <= "0010000"; -- 9
25
                  when others => seg <= "11111111";
26
27
              end case;
28
          end process;
29
     end Behavioral;
30
31
32
```

Wersja podstawowa projektu:

```
-- menu top.vhd (bez debounce dla uproszczenia)
 3
    library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 4
    use IEEE.STD LOGIC UNSIGNED.ALL;
 5
 6
 7 menu top is
8 Port (
9
            clk
                   : in STD LOGIC;
            btn 1 : in STD LOGIC;
10
            btn r : in STD LOGIC;
11
             seg_1 : out STD_LOGIC_VECTOR (6 downto 0);
12
13
             seg r : out STD LOGIC VECTOR (6 downto 0)
14
         );
15 end menu_top;
17 marchitecture Behavioral of menu top is
         signal cnt 1 : STD LOGIC VECTOR(3 downto 0) := "00000";
18
         signal cnt r : STD LOGIC VECTOR(3 downto 0) := "00000";
19
20
        signal btn_l_d, btn_r_d : STD_LOGIC;
21 =
        component seg7 decoder
22
            Port (
23
                bcd : in STD LOGIC VECTOR(3 downto 0);
                seg : out STD LOGIC VECTOR(6 downto 0)
24
25
             );
26
        end component;
27
   component debounce is
28
            Port (
29
                clk : in STD LOGIC;
30
                btn in : in STD LOGIC;
                btn out : out STD LOGIC
31
32
             );
33
         end component;
34
    begin
35
            -- debounce dla przyciskAłw
        debounce 1: debounce port map(clk, btn 1, btn 1 d);
36
37
        debounce r: debounce port map(clk, btn r, btn r d);
38 ■
       process(clk)
        begin
39
            if rising edge(clk) then
40
                if btn 1 d = 'l' then
41 =
                    if cnt 1 = "1001" then
42
                       cnt 1 <= "0000";
43
44 =
45
                       cnt 1 <= cnt 1 + 1;
46
                    end if;
47
                end if:
48
                if btn r d = 'l' then
49
50
                    cnt r <= cnt 1;
51
                end if:
52
             end if;
53
        end process;
54
55
         ul: seg7 decoder port map(cnt 1, seg 1);
         u2: seg7 decoder port map(cnt_r, seg_r);
56
57 end Behavioral;
```

Wersja zmodyfikowana:

```
-- menu top.vhd
 2
 3
      library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
 4
 5
 6
 7
    menu top is
 8
    ■ Port (
                        : in STD LOGIC;
 9
               clk
10
               btn 1 : in STD LOGIC;
               btn_r : in STD_LOGIC;
seg_l : out STD_LOGIC_VECTOR (6 downto 0);
11
12
                      : out STD_LOGIC_VECTOR (6 downto 0)
13
               seg_r
14
          );
15
     end menu top;
16
    architecture Behavioral of menu top is
17
         signal cnt_1 : STD_LOGIC_VECTOR(3 downto 0) := "0000";
signal cnt_r : STD_LOGIC_VECTOR(3 downto 0) := "0000";
18
19
          signal 1_counter : INTEGER := 0;
20
21
         signal r_counter : INTEGER := 0;
22
          signal 1_repeat_interval : INTEGER := 1000000;
          signal r_repeat_interval : INTEGER := 1000000;
23
          signal btn 1 d, btn r d : STD LOGIC;
25
          signal btn_l_prev, btn_r_prev : STD_LOGIC := '0';
26
27
          constant HOLD THRESHOLD : INTEGER := 50000000;
                                                                -- 2 s
28
          constant MIN INTERVAL : INTEGER := 12500000;
                                                               -- 0.5 s
          constant ACCELERATION STEP : INTEGER := 6250000; -- 0.25 s
29
30
31
         component seg7_decoder
    32
              Port (
33
    bcd : in STD LOGIC VECTOR(3 downto 0);
34
35
                   seg : out STD LOGIC VECTOR(6 downto 0)
36
               );
37
          end component;
38
39 ■
         component debounce is
40
    Port (
                 clk : in STD_LOGIC;
btn_in : in STD_LOGIC;
42
                 btn_out : out STD_LOGIC
43
44
             ):
         end component;
45
46
    begin
47
         debounce_1: debounce port map(clk => clk, btn_in => btn_1, btn_out => btn_1_d);
48
         debounce_r: debounce port map(clk => clk, btn_in => btn_r, btn_out => btn_r_d);
49
50
         process(clk)
51
         begin
             if rising edge(clk) then
52
53
54
55
                  -- oba przyciski wcisniete
                 if btn_1_d = '1' and btn_r_d = '1' then
56
                     cnt_r <= cnt_1;
57
58
59
                  -- LEWY przycisk
                  elsif btn_1_d = '1' then
60
    -- klikni?cie
61
                     if btn_l_prev = '0' then
62
    if cnt_1 = "1001" then
63
    cnt_1 <= "0000";
64
65
66
                             cnt_1 <= cnt_1 + 1;
67
                         end if;
68
                     else
69
                          -- auto-repeat
70
                         1_counter <= 1_counter + 1;</pre>
                         if 1_counter > 1_repeat_interval then
   if cnt_1 = "1001" then
71
72
    73
                                 cnt_1 <= "0000";
74
75
                                cnt_1 <= cnt_1 + 1;
76
                             end if;
77
78
                              if 1 repeat interval > MIN INTERVAL then
    79
                                 1_repeat_interval <= 1_repeat_interval - ACCELERATION_STEP;</pre>
                              end if:
80
```

```
81
 82
                              1 counter <= 0;
 83
                          end if;
 84
                      end if;
 85
 86
                  -- PRAWY przycisk
 87
                  elsif btn r d = 'l' then
                      if btn_r_prev = '0' then
 88
                          if cnt 1 = "0000" then
 89
 90
                             cnt 1 <= "1001";
 91
 92
                             cnt 1 <= cnt 1 - 1;
 93
 94
                      else
 95
                          r_counter <= r_counter + 1;
 96
                          if r counter > r repeat interval then
 97
                             if cnt 1 = "0000" then
 98
                                 cnt 1 <= "1001";
99
                              else
100
                                 cnt_1 <= cnt_1 - 1;
101
                              end if;
102
103
                              if r repeat interval > MIN INTERVAL then
104
                                 r repeat interval <= r repeat interval - ACCELERATION STEP;
105
                              end if;
106
                             r_counter <= 0;
107
108
                          end if;
109
                      end if;
110
111
                  -- reset licznikow
112
                  else
                     r_counter <= 0;
113
114
                     r repeat interval <= HOLD THRESHOLD;
115
                      1 counter <= 0;
116
                      l_repeat_interval <= HOLD_THRESHOLD;</pre>
117
                  end if;
118
                  btn_l_prev <= btn_l_d;
119
                  btn_r_prev <= btn_r_d;
120
              end if;
121
           end process;
123
124
            ul: seg7 decoder port map(bcd => cnt 1, seg => seg 1);
125
            u2: seg7 decoder port map(bcd => cnt r, seg => seg r);
      end Behavioral;
126
127
128
```

6. Przypisanie pinów

	Node Name	Direction	Location
	btn_l	Input	PIN_28
	btn_r	Input	PIN_29
	clk	Input	PIN_91
•	seg_l[6]	Output	PIN_13
•	seg_l[5]	Output	PIN_12
•	seg_l[4]	Output	PIN_11
•	seg_l[3]	Output	PIN_9
•	seg_l[2]	Output	PIN_8
•	seg_l[1]	Output	PIN_7
•	seg_l[0]	Output	PIN_6
•	seg_r[6]	Output	PIN_24
•	seg_r[5]	Output	PIN_23
•	seg_r[4]	Output	PIN_21
•	seg_r[3]	Output	PIN_20
•	seg_r[2]	Output	PIN_19
•	seg_r[1]	Output	PIN_18
•	seg_r[0]	Output	PIN_17