

DDR DQ 窗口查看方法及结果分析

文档版太 00B01

发布日期 2018-10-15

版权所有 © 深圳市海思半导体有限公司 2018。保留一切权利。

非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何 形式传播。

商标声明

(上) AISILICON、海思和其他海思商标均为深圳市海思半导体有限公司的商标。

本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

注意

力指,从根据,对 The Table of the Tabl 您购买的产品、服务或特性等应受海思公司商业合同和条款的约束,本文档中描述的全部或部分产 品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,海思公司对本文档内容不做 任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指 导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

深圳市海思半导体有限公司

深圳市龙岗区坂田华为基地华为电气生产中心 地址: 邮编: 518129

http://www.hisilicon.com 网址:

客户服务电话: +86-755-28788858

客户服务传真: +86-755-28357515

客户服务邮箱: support@hisilicon.com



前言

i

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本	
Hi3519A	V100	
Hi3556A	V100	60/0//

□ 说明

本文以 Hi3519AV100 描述为例,未有特殊说明,Hi3556AV100 与 Hi3519AV100 内容一致。

读者对象

本文档(本指南)主要适用于以下工程师:

- 技术支持工程师
- 软件开发工程师

修订记录

修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。

修订日期	版本	修订说明
2018-10-15	00B01	第一次临时版本发布



目录

前	言	
	录	
1 DI	DR DQ 窗口查看方法及结果分析	1
	1.1 查看方法	
	1.1.1 步骤	
	1.1.2 举例	10h
	1.2 结果分析	_c2 ^{CV}
	1.2.1 写方向窗口	
	1.2.2 读方向窗口	
	1.2.3 窗口的判断标准	OFF

1 DDR DQ 窗口查看方法及结果分析

1.1 查看方法

1.1.1 步骤

- 步骤 1. 准备一块可以正常启动的单板,将单板的串口同 PC 相连,让单板与 PC 机可以通过串口正常通信。
- 步骤 2. 让单板停留在 uboot 下,通过 mw 命令配置寄存器,打开 ddr training 的开关。具体配置需要根据单板实际使用的 DDR 规格确定,关于 ddr training 寄存器的开关配置如下:

寄存器地址	寄存器描述	寄存器值	配置说明
0x045200a0	Rank0 Training 控制 寄存器	0x0	使能 PHY0 和 PHY1 的 training
		0x1	只使能 PHY1 的 training
		0x2	只使能 PHY0 的 training
		Oxfffffff	关闭 PHY0 和 PHY1 的 training
0x045200a4	x045200a4 Rank1 Training 控制 寄存器	0x0	使能 PHY0 和 PHY1 的 training
寄石		0x1	只使能 PHY1 的 training
		0x2	只使能 PHY0 的 training
		Oxffffffff	关闭 PHY0 和 PHY1 的 training

步骤 3. 继续输入 ddr dataeye 命令查看 DDR DQ 的窗口。

1.1.2 举例

1.1.2.1 DDR4 单 rank 查看窗口举例

以 DDR4 PHY0 单 rank 举例,只需要在 uboot 输入以下命令即可:

mw 0x045200a0 0x2 //打开 rank0 的 PHY0 training

mw 0x045200a4 0xffffffff // 关闭 rank1 的 training

ddr dataeye //查看 DQ 的窗口

1.1.2.2 LPDDR4 双 rank 查看窗口举例

以 LPDDR4 PHY0 双 rank 举例,只需要在 uboot 输入以下命令即可:

mw 0x045200a0 0x2 //打开 rank0 的 PHY0 training

mw 0x045200a4 0x2 //打开 rank1 的 PHY0 training

ddr dataeye //查看 DQ 的窗口

□ 说明

- 1、 Hi3519AV100 只有一个 PHY (使用 PHY0), 查看窗口的时候不用使能 PHY1 的控制位。
- 2、 查看窗口的命令跟 DDR4/LPDDR3/LPDDR4 的类型无关, 主要是跟 PHY 的数量及 rank 的数量有关



注意

- 上述操作全部是在 uboot 进行。
- Uboot 下面除了 CPU 访问 DDR 以外,不允许有其他模块访问 DDR,否则查看结果不准确。


1.2 结果分析

窗口打印结果分两个 rank 显示,每个 rank 写和读两个方向,结果会显示读写方向的每个 dq 的窗口大小,我们重点关注窗口大小。

1.2.1 写方向窗口

写方向窗口显示如下:


- 打印结果的上边有标记是写窗口。
- 打印结果的左边有标记 DO 的序号。
- 打印结果的右边显示的是每个 DQ 的窗口大小。
- 打印结果的下边有显示 DQ 的统计结果 (最小值,最大值,平均值)。



1.2.2 读方向窗口

读方向窗口显示如下:

- 打印结果的上边有标记是读窗口。
- 打印结果的左边有标记 DQ 的序号。
- 打印结果的右边显示的是每个 DQ 的窗口大小。
- 打印结果的下边有显示 DQ 的统计结果 (最小值,最大值,平均值)。



1.2.3 窗口的判断标准

根据 Demo 的测试结果以及其他项目经验,对于读写方向窗口级数标准如表 1-1 所示,如果不满足窗口级数标准,DDR 可能存在不稳定的因素。

表1-1 读写方向窗口级数标准

名称	DDR 速率	读写方向窗口级数标准
Hi3519AV100	2666Mbps	≥40 级

声明: DDR DQ 窗口的结果只是给客户分析 DDR 的问题提供一些数据和方法,不能说 窗口满足标准,就可以保证 DDR 没有问题,客户还需根据自己的测试标准对 DDR 可 靠性进行验证。

White the state of 海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司