

SRCNN 图像超分辨率 Vitis HLS 加速器

ELEN90096 Hardware Accelerated Computing


项目进度汇报 · 2026年10月12日

团队成员: [成员A] [成员B] [成员C]

Kria KV260 · PYNQ · AXI DMA

算法与固定网络结构

输入已经 bicubic 上采样，网络只执行三层 SRCNN 推理




层	输出通道	卷积核	每个输出的 MAC	边界与激活
Conv1	64	9×9	81	replicate radius 4, ReLU
Conv2	32	1×1	64	无 padding, ReLU
Conv3	1	5×5	800	replicate radius 2, 无激活

计算语义：cross-correlation；bias-first 可执行顺序；CHW 激活，OIHW 权重

每帧需要 5.22 亿次 MAC

Conv1 占总计算量 64.54%，Conv3 的单点归约最深



8,129

权重与 bias 总参数

23.81 MiB

Conv1 + Conv2 中间特征图
32-bit 时无法整幅放入 BRAM

10.34 → 945

MAC/byte 理论下界
中间图落 DDR 与三层融合的对比

目标硬件结构

计划采用层间 streaming, 避免把 23.81 MiB 中间特征图写回 DDR



- 算术层与结构层分离: 定点规则不随 loop/port 调整而变化
- 第一轮 csynth 后用 schedule、dependency 和 memory-port 报告决定展开因子
- line buffer 的最低 payload 为 34,680 个值; partition 后实际资源必须重新测量
- DMA 路径还需要验证 TKEEP、TLAST、packing、cache flush/invalidate 和 timeout

架构状态: PLANNED · II、clock、DSP、BRAM、LUT 均为 NOT MEASURED

Golden Reference 已提交并冻结

正确性证据覆盖公式、布局、边界、浮点复现和独立 oracle

14 / 14

C++ 单元测试

5

冻结向量集

00 = 03


float32 逐位一致

- 独立 Python oracle 直接按卷积公式计算，不复用 C++ 索引和布局代码
- 覆盖 impulse、sparse OIHW、signed/ReLU、边角像素、最小尺寸与可手算端到端用例
- FNV-1a checksum、短读/多读、形状和布局错误都有明确门禁
- 锁定 -ffp-contract=off，并拒绝 fast-math，避免 FMA 或重排改变 Golden
- 课程提交 ZIP 的 SHA256 在本轮开发后保持不变

Golden 里程碑：2026-10-05 submitted

Mac 定点回归已完成

当前 Q24.8 是安全基线；正式权重与课程图像恢复后再冻结部署位宽



0

五套向量的 saturation 事件

5 / 5

fixed-vs-float 回归通过

R=1 PSNR 仅作回归字段

随机权重输出可超过 300
不能把该 PSNR 当作图像质量

当前进度与证据边界

Mac 可验证数值正确性；真实 II、资源和板级性能仍依赖 x86 Vitis 与 KV260

阶段	状态	已有证据	下一门禁
P0a	BLOCKED	尚无 csynth / export IP	x86 Vitis、part、clock
P0b / P0c	TODO	尚无 bitstream / DMA 板测	Vivado BD 与 KV260 时段
P1	DONE	Golden、14/14、oracle、提交包	冻结，不再改动
P2.1	DONE	dual-target、float bitwise、fixed smoke	等待 Vitis C-sim
P2.2	PARTIAL	五向量误差与 saturation harness	正式 weights 与课程图像
P2.3	BLOCKED	目标架构与配置已定义	P0a schedule + P2.2b
P3 / P4	TODO	workload 与汇报证据已开始整理	overlay、benchmark、消融

未实测指标：latency · II · throughput · DSP/LUT/FF/BRAM · clock · timing closure

剩余任务与预期结果

Q&A



10/06–10/09

工具链与正式数值门禁

完成 dummy P0a；恢复官方 assets，运行 P2.2b；保存首份 csynth schedule/resource。



10/09–10/13

目标 HLS 结构

实现 line buffer、PIPELINE、适度 UNROLL 和 DATAFLOW；用报告定位 II 与端口冲突。



10/13–10/17

Overlay 与板级测量

生成 bitstream；验证 DMA、cache、TLAST；测 kernel-only 与 end-to-end。



10/17–10/19

消融与 Final Report

至少三行消融；汇总 timing、资源、speedup、误差和限制。

预期：先交付可复现、可上板的中等优化设计；性能数字由实际工具与板测决定