北京科技大学微机原理与接口技术

2015-2016 年第一学期期末试卷(A)

考试科目:微型	<u> </u>	考试为	杉式:	试卷类型: A	· 查
考试时间长度:	120分钟	共 <u>5 页</u>	得分:		
一、填空或选	b择填空 (35	分)			
1. 8086/8088 定访问	段寄存器的功能是 个存储段。		,某一时	刻程序最多可以技	日
A1. 用于计算有 C1. 分段兼容 3	 対地址 8080/8085指令 B2. 4 C2. 6	D1. 方便分	段执行各种数据	传送操作	
2 . 8086/8088	系统中复位信号 R	RESET的作用	是使		
A.处理器总线	休眠	B.处理器总	总线清零		
C. 处理器和协	处理器工作同步	D. MPU 协	逐复到机器的起 效	台状态并重新启动	
	下,ADD [DI+100], 指令执行时将完成			E寄存器	指定
A1. CS	B1. DS	C1. ES	D1. SS		
A2. 0	B2. 1	C2. 2	D2. 3		
	PU用指令 ADD 对 : 1,OF = 1,SF=0				
<u> </u>	B. –20			9 8X174 7.1	
A. 20	D. –20	C. - 230	D.270		
5. 堆栈是内存	中的一个专用区域	, 其一般存取	规则是		
A. 先入先	出 (FIFO)	B. 先入后	出(FILO)		
C.按字节	顺序访问	D. 只能利用	PUSH/POP	指令读写	

6. 在下列指令中,f A. PUSHA B. CA				 UB SP,8	
7. 指出下列指令或作	伪指令中所有Ⅰ	E确者:		o	
(A) POP DS		(B) MOV	AX,[BX][BF	P]	
(C) MOV BP,	CS:[BP]	(D) DW	-222,20,01	00000B	
(E) OUT 288H,	AL	(F) ADDC	WORD PTR [I	3X+100],0	
8. 8086/8088 系统根地址线	•	的存储器 , 为	可正确实现全	È部片内译码	吗 ,需要
A. 4	B.8	C.16	D. 17	E.18	F.19
9.定时/计数器 829 A1. 二进制 B A2.256 E	1. BCD C1.	ASCII 码 D1		5围是	0
10. 8086/8088 中断A. 确定中断源的正常断服务程序的地址	负 B. 指定 D. 存放对点	定对应中断保护 立中断响应执行	·数据区的地 f的第一条指	址 C. i令	指定对应中
11.在 8086 系统中		响应外部中断幅 容压入堆栈。	14419111111111111111111111111111111111	加分化	1,日幼行
A. 当前堆		B.当前指令	沙地址		
		D. 全部通序			
12 .单个 8279DMA 据交换,如果需要支					
(A1) 1 (B1)2			(D1) 4	•	
A2.并联 B2. F	•	•	D2. 无法		

13. 在串行数据传送中,若工作于异步方式,每个字符数据位 8 位 ,奇偶位
校验 1 位,停止位 1 位,每秒传送字符 900 个,其波特率至少为BPS。
A 900 B 4800 C 9600 D.19.2K E.112.5K
14 . 逐次比较型模数转换器转换过程中 , 通常影响数据转换精确度最大的因素是。
A 是否有前端采样保持器 B 基准电压源 C 工作电源 D .转换时间
15.设在 DS 指定的数据段中, [9202H]=2650H, [9204H]=3355H, [9206H]=5678H,
[9208H]=1235H , 当 TABLE=2,寄存器 CS=3800H, DS=2540H, SI=9206H 时执行
指令 JMP SI 后 ,CS=, IP=;执行 JMP FAR PTR TABLE[SI]
后 CS=, IP=。
二、程序阅读与编程 (35 分)
1.阅读分析程序,按要求填空回答问题 (共 15 分) (1) 8086/8088 汇编程序片断如下 CVT: CMP AL , 31H JC L1 CMP AL , 3AH JNC L1 AND AL , 0FH RET L1: MOV AL , 0H RET 问: 初值(AL)=34H 时,程序段执行结果:
问:
初值(AL)=8AH 时,程序段执行结果:
(AL) =
该程序段最多可以有多少种不同的 AL 输出结果?其功能如何?
(2) 汇编程序中,以下数据段段基地址为 8850H, 数据定义为: CNT1 EQU 3568H
CNT2 EQU 110H

ORG 5500H ; 起始偏移地址

VCHAR DB 4 DUP(20H)
VTIMCNT DW CNT1,CNT2

PVT1 DW VTIMCNT

FPVT1 DD VTIMCNT

PPVT1 DW PVT1,FPVT1


DW 20 DUP(0)

列写说明存储器 8850:5500H-5514H 各单元的存储情况。

2.(20分)假定有一字符串输入缓冲区, 首地址 INPUTS,其中前两个字节存放最大长度(符号 Lmax,不超过 400),第 3,4 字节(即 INPUTS+2,3 单元)为字符串有效长度(待定),实际字符串从第 5个字节(即 INPUTS+4 单元)开始,结束符为连续两个 '\$"(=24H)构成。试编写一程序片段,要求找出第一个结束符,将其偏移量地址和段基地址分别写入存储单元 REARPT 和 REARPT+2,并将由此确定的字符有效长度(0~400)存入有效长度字单元(即 INPUTS+2 单元),如该串中未找到结束符则将 -1 存入该单元中。 写出存储定义伪指令,程序要求加必要的注释。


三、接口(30分)

1. (10 分) 利用 DAC0832 产生如下图所示的周期性阶梯波 (锯齿波,输出范围为 0V—Vref)。 要求设计编写该波形发生的 D/A 转换控制程序。已知 1ms 准确延时子程序为 delay1ms. DAC0382 为 8 位电流型 DAC,单缓冲模式,端口 DAPORT, Vref=+4.0V。



2. (20 分) 利用 i8255 连接八位开关 SW0~SW7(PA 口)及八位发光管 L0~L7 (PB

- 口)用于指示开关的状态, 8255 地址为 280H~283H 要求片选使用地址线 A9~A4, 译码器为 74LS138:
- (1) 说明 8255 地址译码器设计原理,说明可能发生的地址重叠及原因
- (2) 完成译码信号和 I/O 器件信号连线 (注意电平变换方式和指示灯驱动)
- (3) 已知检测程序每秒执行一次,一般情况下要求当某个开关断开时相应发光管亮,但所有开关都断开时全部 8个发光管 LO-L7 闪烁(1 秒全亮 1 秒全灭)进行报警,当编写工作子程序片断,(8255 不必初始化,但需说明 8255 口工作方式)。



注: 译码器 74LS138的真值表如下:

G_1	G2A	G2B	C	В	A	译码器	等输 出
1	0	0	0	0	0	$\overline{Y_0} = 0$,	余为1
1	0	0	0	0	1	$\overline{Y_1} = 0$,	余为1
1	0	0	0	1	0	$\overline{Y_2} = 0$.	余为1
1	0	0	0	1	1	$\overline{Y}_3 = 0$,	余为1
1	0	0	1	0	0	$\overline{Y_4} = 0$,	余为1
1	0	0	1	0	1	$\overline{Y_5} = 0$,	余为1
1	0	0	1	1	0	$\overline{Y}_6 = 0$,	余为1
1	0	0	1	1	1	$\overline{\mathbf{Y}_7} = 0$,	余为1
	不是上述情况	ř.	×	×	×	$\overline{Y_0} \sim \overline{Y_7}$	全为1

北京科技大学微机原理与接口技术

2015-2016 年第一学期期末试卷(B)

考试科目:微机原理与接口技术	考试形式:闭卷_	试卷类型: <u>B 卷</u>
考试时间长度: <u>120 分钟</u> 共 <u>5]</u>	<u>页</u> 得分: _	
一、 填空或选择填空(30分)	
1.8086/8088CPU 的内部结构按其功能	自	_组成。
A 寄存器组,算术逻辑单元	ALU	
B 执行单元 EU,总线接口单	单元 BIU	
C 寄存器组 ,算术逻辑单元	ALU ,总线接口单	元 BIU
D. 寄存器组,算术逻辑单元	ALU ,指令预取	单元 PIU
2.8086/8088系统低 8 位地址、数据总 是因为, 运行时利用 A1.接口控制更方便 B1. 需要 C1.引出管脚数目限制 D1. 低	信号实现 要提高总线驱动能力	地址锁存。]
A2. DEN B2. ALE	C2. READY	D2. HOLD
3.下列指令中在执行时不需 A. IN AL,80H B. OUT DX,AL C		D.ADD [BX+1000],AL
4.8086/8088 系统中,如 ES=4006 BX=5288H ,则 MOV AL, [BX+2]	·	·
(A) 528AH (B)4528AH (C)3	528AH (D)8528 <i>i</i>	AH (E)1528AH
5. 指出下列指令或伪指令中所有错误者 (A) SUB WORD PTR [DI+BP],2		° 20H,60000

(C) DEC	[SI]	(D) I	N	AL,282H			
(E) MOV	CS:[BX+100	0],BX (F) I	POP	CS			
6. 微机系统中的操作一般按		计存放在下列种 <u>访</u> 问。	类的存储 [。]	器中		,	堆栈
A1.SRAM A2. 半字节				_	M		
7.设计 128M	字节的系统存储	皆器,需要选用 (() }	≒ 8M*4Bit	的存储	器。	
A . 4	B. 8 C	C. 16 D	. 32	E.128			
B.单独安排 C.单独安排	于最大模式或量 在其 I/O 空间 在其存储空间内	曼小模式 国内),		
9 . Intel8255 ^页 中断请求。	「编程并行接口だ	芯片三种并行	I/O 工作:	方式中 ()不能	直接	支持
A . 方式	0 B.方式	1 C.方式 2	D	三种方式都			
10. 8086/808	8 系统中的	断 类 型 号 为	0DH	的中断	向 量	存(i	者 在
, ,	` ,	000:0034H (入输出端口 (I	,				
B . CPU C . 外剖	器与 DMAC J与存储器之间 3设备和存储器之	可以实现 (之间的高速传送的高速传送数据之间的数据高速传送数据之间的数据高速传送	专送				

12.两台微机通过异步串行接口进行通信,保证其通信正确性的基本条件是

A. 波特率误差不超过 5% B. 字符格式 C. 传输电平匹配 D. 以上三条都是
13.定时/计数器 8253 计数值读写有三种格式 : 只读写低 8 位、只读写高 8 位和 先读写低 8 位后读写高 8 位。其中
数据。当作为定时器使用且计数初值为 0000H 时,定时。
A1. 只读写低 8 位 B1. 只读写高 8 位 C1.先低 8 位后高 8 位 D1. 以上三种
A2.1 个输入时钟周期 B2. 32768 个输入时钟周期
C2. 65536 个输入时钟周期 D2. 停止计时直到非 0000 初值输入。
14. ADC0809 是 8 位逐次比较式模数转换器,在接口系统中设计 Vref(REF+)选用
+4.00V 电压基准源 (REF-接模拟地),如果输入信号电压为 +2.0V 则读取的转换数
字量应为。如果读取的转换数字量是 0FFH,则输入的电压信号可
能是。
A1.00H B1. 80H C1.FFH D1. 不定
A21.0V B2. 0.0V C2. +2.0V D2. +5.0V
15. 8086/8088 系统中需要访问物理地址为 83B8CH 的存储单元,
二、程序阅读与编程 (35 分)
1.阅读分析程序,按要求填空回答问题 (共 15 分) (1) 汇编程序中,以下数据段段基地址为 7000H,数据定义为: S1 EQU 1234H
ORG 4800H ; 起始偏移地址 BV0 DB 4 DUP(30H) WV1 DW S1 PWV1 DW WV1 FPV1 DD WV1

DW 20 DUP(20H)

列表说明存储器 7000:4800H-480FH各单元的存储情况。

(2) 8086/8088 系统中,数据段和堆栈段寄存器(DS, ES, SS)可以用MOV和 等指令直接修改,但代码段比较特殊,写出可以改变代码段寄存器 CS的四种以指令实例.	
(3) 某近过程 TSPO中有一段特殊代码 ABEXIT如下: TSPC PROC NEAR :	
ET; 正常段内返回指令 ABEXIT: POP AX; 2_3_(1)? MOV AX, 1000H; 2_3_(2)? PUSH AX; 2_3_(3)? RET; 2_3_(4)? TSPC ENDP	
1) 分析这段程序,说明指令 2_3_(1)的功能(目的); 2) 指令 2_3_(2)~(4)等效指令为	oН
2.(20 分)设已知缓冲区 bDATA 存放着不超过 Nmax(定义为 300)个字节 北京 8.位数 以 055以 结束 现要求编写—颈处现程度 将其中所有连续更合家	的

2.(20分)设已知缓冲区 bDATA 存放着不超过 Nmax(定义为 300)个字节的非空 8位数,以 0FFH 结束。现要求编写一预处理程序,将其中所有连续两个字节数值等于回车/换行字符(即 0DH,0AH或 0AH,0DH)的偏移量地址指针顺序存放在以 pDATANP 为首的内存字单元中,其总数存入字单元 wNPSUM;如果在 Nmax字节中未发现结束符 0FFH,则将 0FFH写入字节单元 bFULL,否则将该单元清零。写出程序片断,并加必要的注释,要求用伪指令定义各存储单元和常

三、接口(35分)

- 1. (5 分)在串行数据传送中,若工作于异步方式,波特率 1200BPS,每个字符传送格式为:数据位 8 位,无奇偶校验位,停止位 2 位,试画出传输一个字符 56H的波形图,并标出各位的名称 (含时钟脉冲关系)。
- 2. (5 分) 8086/8088 系统中存储器译码电路采用部分译码方式时,如 20 位地址译码电路没有用到 A12 和 A11,则与存储单元 8A000H 地址重叠的单元有哪些,简单写出理由。
- 3. (25分)8086/8088应用系统中设计了一个开关状态检测电路和继电器控制电路如下图。当开关 Si(i=0~7)闭合时,需控制驱动对应的继电器 Ri(i=0~7)(即动作);如开关处于断开状态,则无电流流过继电器线圈,继电器不动作。如系统每隔 10ms 检测一次开关状态和对继电器作相应控制, 定时控制由 8253完成。(1)设 8255A 地址为 160H ~ 163H, I/O 地址总线 A9~A0,试设计译码电路逻辑,并画出采用 74LS138实现的译码电路原理图;(2)分析电路原理,要求电源上电工作时继电器不动作,由于 8255复位后各端口为输入方式(类似于高电平),用电阻和电容设计上电复位电路控制 RESET(高电平复位);(3)说明 8255A 的初始化要求(工作模式),编写完成上述功能的检测、控制程序片断。

注: 译码器 74LS138的真值表如下:

G_1	G2A	G2B	C	В	A	译码器输出	
1	0	0	0	0	0	$\overline{Y_0} = 0$,	余为 1
1	0	0	0	0	1	$\overline{Y_1} = 0$,	余为1
1	0	0	0	1	0	$\overline{Y_2} = 0$.	余为1
1	0	0	0	1	1	$\overline{Y_3} = 0$,	余为1
1	0	0	1	0	0	$\overline{Y_4} = 0$.	余为1
1	0	0	1	0	1	$\overline{Y_5} = 0$,	余为!
1	0	0	1	1	0	$\overline{Y_6} = 0$,	余为1
1	0	0	1	1	1	$\overline{Y_7} = 0$,	余为 1
	不是上述情况	t.	×	×	×	$\overline{Y_0} \sim \overline{Y_7}$	全为1

