Arquitectura de computadoras

Explicación Práctica 4

Conceptos generales

- La segmentación de cauce (pipelining) es una forma particularmente efectiva de organizar el hardware de la CPU para realizar más de una operación al mismo tiempo.
- Consiste en descomponer el proceso de ejecución de las instrucciones en fases (etapas) que permitan una ejecución simultánea.
- Explota el paralelismo entre las instrucciones de un flujo secuencial.

Conceptos generales

► MSX88 → Conjunto amplio de instrucciones

```
ORG 1000H
NUM1
       DW 5
NUM2
    DW 12
NUM3 DB 1
RES
       DW ?
ORG 2000H
MOV
       AL, NUM3
MOV CX, NUM2
MOV BX, OFFSET NUM1
ADD CX, AX
MOV
     [BX], CX
```


► MIPS64 → Conjunto reducido de instrucciones

Conceptos generales

Ejecución secuencial (MSX88):



Ejecución segmentada (MIPS64):



Incrementa la productividad pero no reduce el tiempo de ejecución de la instrucción

Segmentación en MIPS64

IF

ID

MEM

WB

EX

Búsqueda (IF)

- ► Se accede a memoria por la instrucción
- Se incrementa el PC

Decodificación (ID)

- Se decodifica la instrucción
- Se accede al banco de registros por los operandos
- Se calcula el valor del operando inmediato
- Si es un salto, se calcula el destino y si se toma o no

Ejecución (EX)

- Si es una instrucción de proceso, se ejecuta en la ALU
- Si es un acceso a memoria, se calcula la dirección efectiva
- Si es un salto, se almacena el nuevo PC


Acceso a memoria (MEM)

▶ Si es un acceso a memoria, se accede

Almacenamiento (WB)

▶ Se almacena el resultado (si lo hay) en el banco de registros

Segmentación en MIPS64



Análisis de la segmentación

Problemas

No todas las instrucciones necesitan todas las etapas

No todas las etapas pueden ser manejadas en paralelo.
 (atascos estructurales o de dependencia de datos)

 No se tienen en cuenta los saltos de control (atascos de dependencia de control)

Atascos de un cauce (Stall)

Atascos: situaciones que impiden a la siguiente instrucción que se ejecute en el ciclo que le corresponde

Estructurales

Provocados por conflictos por los recursos

► Por dependencia de datos


- Ocurren cuando dos instrucciones se comunican por medio de un dato (ej.: una lo produce y la otra lo usa)
 - ▶ RAW: lectura despues de escritura
 - WAR: escritura despues de lectura
 - **WAW**: escritura despues de escritura

▶ Por dependencia de control

 Ocurren cuando la ejecución de una instrucción depende de cómo se ejecute otra (ej.: un salto y los 2 posibles caminos)

Adelantamiento de operandos (Forwarding)


Si el dato necesario está disponible a la salida de la ALU (E_i) se lleva a la entrada de la etapa correspondiente (E_{i+1}) sin esperar a la escritura (W_i) .



WinMIPS64

- F0 .. F31 registros de 64 bits → punto flotante
- R0 .. R31 registros de 64 bits → enteros
 - a) DADD R1, R2, R0
 - **b)** DADDI R3, R0, 5
 - c) DSUB R4, R4, R4
 - d) DADDI R5, R5, -1

WinMIPS64



WinMIPS64

