FIELD PROGRAMMABLE GATE ARRAYS (FPGAs)

Introducción

FPGAs: ¿Qué son?


“Arreglos de Compuertas Programables en Campo”

Circuito Integrado (Chip)

Contiene una matriz de bloques lógicos configurables (CLBs) diseñados para ser configurados después de la fabricación.


Funciones Lógicas Flexibles

Capaz de implementar funciones lógicas combinacionales y secuenciales mediante la conexión de flip-flops D.




FPGAs: Elementos lógicos (LUT)

La función lógica se almacena en una tabla de verdad de 16x1 (para las LUTs de 4 entradas). La columna de valores de salida de la función combinacional son los valores que realmente se almacenan en la LUT.



FPGAs: Elementos lógicos


Todas las FPGA se basan en arrays de pequeños elementos de lógica digital. Para usar un determinado dispositivo, los problemas de lógica digital deben ser descompuestos en circuitos lógicos que puedan ser mapeados en una o más de estas “celdas lógicas”.




FPGAs: Elementos básicos

- Bloques lógicos configurables (CLBs)
- I/O configurables (IOBs)
- Recursos de ruteo
- Recursos adicionales (DSPs, memorias, etc.)


FPGAs:
Arquitectura genérica



FPGAs: Arquitectura genérica



Flujo de diseño



FPGAs: Compilación del circuito


Technology Mapping





Placement



Routing








Flujo de diseño


- **Fuente de diseño**: El circuito deseado es especificado mediante lenguaje de descripción de Hardware como System Verilog.
- **Simulación comportamental:** Se verifica la funcionalidad del diseño sintetizado mediante simulación.
- **Síntesis:** Es una herramienta que se infiere la lógica a partir de un código HDL y genera una representación a nivel de compuertas lógicas genéricas, conocida como netlist.
- **Implementación:** La herramienta determina la ubicación de los LUT del diseño entre los disponibles en el chip FPGA y elige las interconecciones entre ellos.
- **Configuration:** El circuito diseñado es implementado físicamente en el chip FPGA.

AMD Boolean - XC7S50-CSG324A Spartan 7




Vivado


Interfaz de Vivado





Elegir módulo Top




Simulación


Flow Navigator
PROJECT MANAGER
Settings
Add Sources
Language Templates
IP Catalog
IP INTEGRATOR
Create Block Design
Open Block Design
Generate Block Design
SIMULATION
Run Simulation
RTL ANALYSIS
Run Linter
Open Elaborated Design
SYNTHESIS
Run Synthesis
Open Synthesized Design
IMPLEMENTATION
Run Implementation
Open Implemented Design
PROGRAM AND DEBUG
Generate Bitstream
Open Hardware Manager


SIMULATION
Run Simulation
RTL ANALYSIS
Run Linter
Open Elabor
SYNTHESIS
Hierarchy
Libraries
Compile
Run Behavioral Simulation
Run Post-Synthesis Functional Simulation
Run Post-Synthesis Timing Simulation
Run Post-Implementation Functional Simulation
Run Post-Implementation Timing Simulation


project_blinkyLed - [/home/gvodanovic/Documents/Docencia/UNC-FAMAF/OdC/2025/lab1/project_blinkyLed/project_blinkyLed.xpr] - Vivado 2024.2
Flow Navigator
SIMULATION - Behavioral Simulation - Functional - sim_1 - alu_tb
Tcl Console
Messages
Log
Testbench Finished.
$finish called at time : 90 ns : File "/home/gvodanovic/Documents/Docencia/UNC-FAMAF/OdC/2025/lab1/project_blinkyLed/project_blinkyLed.srcs/sim_1/new/alu_tb.sv" Line 121
INFO: [USF-XSim-96] XSim completed. Design snapshot 'alu_tb_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:13 ; elapsed = 00:00:09 . Memory (MB): peak = 7785.941 ; gain = 108.172 ; free physical = 10944 ; free virtual = 25069
Type a Tcl command here


Tcl Console
Messages
Log
}
run 1000ns
Starting ALU Testbench...
Time A B Op | Result Z C
20000: 0101 & 0011 (000)
30000: 0101 | 0011 (001)
40000: 0101 + 0011 (010)
50000: 1001 + 1001 (010)
60000: 1010 & 0101 (000)
70000: 1010 - 0101 (110)
80000: Pass B=1011 (111)
90000: Undef Op=1111 (011)
Testbench Finished.
$finish called at time : 90 ns : File "/home/gvodanovic/Documents/Docencia/UNC-FAMAF/OdC/2025/lab1/project_blinkyLed/project_blinkyLed.srcs/sim_1/new/alu_tb.sv" Line 121
INFO: [USF-XSim-96] XSim completed. Design snapshot 'alu_tb_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:13 ; elapsed = 00:00:09 . Memory (MB): peak = 7785.941 ; gain = 108.172 ; free physical = 10944 ; free virtual = 25069
Type a Tcl command here