

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES AULA 19


Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação












PROCESSADOR DIDÁTICO myRISCVv1

PROCESSADOR myRISCVv1 DATAPATH



A arquitetura do processador myRISCVv1 é um projeto baseado nos RISC-V de 32 bits: **RV32I**.


O design deste processador consiste em um processador de ciclo único.







PROCESSADOR myRISCVv1 TIPOS DE INSTRUÇÕES




31	30	25	24	21	20	19	15	14	12 11	8	7	6	0	
funct7			rs2			r	s1	funct3		rd		ор	code	R-type
imm[11:0]						1 .	s1	funct	2	rc	į.	00	codo	I-type
<u></u>	1111	шітт	.0]			1	51	Tunct	3	10		Ор	code	I-type
ir	mm[11:5]			rs2		r	s1	funct	3	imm[4:0]	ор	code	S-type
imm[12	?] imm[10	:5]		rs2		r	s1	funct	3 imr	n[4:1]	imm[1:	1] op	code	B-type
imm[31:12]										rd opcod			code	U-type
imm[20] imm[10:1] imm[11] imm[19:12]										ro		ор	code	J-type








PROCESSADOR myRISCVv1 DATAPATH



A implementação do myRISCVv1 realiza **busca**, **decodificação**, **execução**, **acesso a memória de dados** e **escrita em registrador** em <u>um ciclo de clock</u>.

A arquitetura myRISCVv1 é separada em cinco estágios: *fetch (IF)*, busca de instrução, *instruction decode (ID)*, decodificação de instrução, *execute (EX)*, execução, *data memory (Mem)*, acesso a memória de dados, e *write back (WB)*, escrita em registrador.











PROCESSADOR myRISCVv1 DATAPATH
















VAMOS CONSTRUIR O PROCESSADOR myRISCVv1 COM INTERFACE PARA MEMÓRIAS EXTERNAS

PROCESSADOR myRISCVv1 TOP LEVEL





Top Level







PROCESSADOR myRISCVv1 DATAPATH INSTRUCTION FETCH (IF)

O IF é o primeiro estágio do myRISCVv1 responsável por obter a instrução da memória de instrução.


No myRISCVv1 o estágio IF incluir a busca de instruções para os branches e jump.








PROCESSADOR myRISCVv1 DATAPATH IFETCH












PROCESSADOR myRISCVv1 DATAPATH IFETCH



```
Instruction Fetch (IF)
  myRISCVv1
  Prof. Max Santana (2025)
  CEComp/Univasf
library ieee;
use ieee.std_logic_1164.all;
entity ifetch is
 port(
    clk : in std_logic;
   rst : in std_logic;
   PCSrc : in std_logic;
                                                -- Source PC
    imm : in std_logic_vector(31 downto 0);
    PCCurt: out std_logic_vector(31 downto 0); -- Current PC
end ifetch;
```







