Especificação do Trabalho Final: Sistemas Operacionais Modernos

Prof. Michel Pires da Silva (DECOM-DV / CEFET-MG)

Tamanho das Equipes: até 4 alunos

Data Limite de Entrega: 06/12/2026

Valor Total: 20 pontos

1 Objetivo do Trabalho

O objetivo deste trabalho é desenvolver um **simulador de arquitetura multicore** para consolidar, na prática, os conceitos de gerenciamento de processos e de memória. O projeto atua como uma continuação direta do trabalho anterior. Vocês deverão expandir a arquitetura *single-core* (baseline) desenvolvida previamente para suportar múltiplos núcleos de processamento, memória segmentada e políticas dinâmicas de escalonamento.

2 Como o Simulador Deve Funcionar

O sistema deve ler um lote inicial de programas diretamente do disco e executá-los até a conclusão, garantindo um ambiente de simulação controlado e determinístico. **Atenção:** A entrada de novos processos durante a execução do lote é estritamente proibida.

- **Arquitetura Multicore:** O sistema deve possuir n núcleos de processamento (quantidade definida pela equipe) que compartilham uma única memória principal unificada.
- **Gerenciamento de Memória (Modelo Tanenbaum):** A memória será acessada por palavras de x bits. O endereçamento precisa ser fatiado, onde uma parte dos bits representa o **bloco de memória** e a outra representa o **deslocamento** interno. O sistema deve prever e aplicar políticas clássicas de substituição (ex.: FIFO, LRU).
- **Políticas de Escalonamento:** O simulador deve ser capaz de distribuir as tarefas entre os núcleos utilizando, no mínimo, os seguintes algoritmos: *First Come, First Served* (FCFS), *Shortest Job Next* (SJN), *Round Robin* (RR) e Escalonamento por Prioridade.
- **Modos de Execução Exigidos:** Para fins de teste e comparação, o sistema deve rodar em dois cenários distintos experimentais:
  1. *Cenário não preemptivo:* as tarefas rodam até o final sem interrupções.
  2. *Cenário preemptivo:* as tarefas respeitam um *quantum* de tempo, exigindo salvamento e troca de contexto.
- **Coleta e Registro de Métricas:** Durante as simulações, o sistema deve gerar arquivos de *log* registrando: tempo médio de espera, tempo médio de execução (retorno), utilização média da CPU, eficiência por núcleo e a taxa de *throughput* global do sistema.

3 O Que Deve Ser Entregue

A entrega oficial deverá ser realizada via AVA até o dia **06/12/2026**. A submissão é composta por dois artefatos complementares:

1. **Código-Fonte do Simulador:** A implementação completa, modular e devidamente comentada deve ser publicada em um repositório público no *GitHub*. O link do repositório e as instruções exatas de compilação devem estar contidos na introdução do artigo.
2. **Artigo Científico (Modelo IEEE):** Um documento PDF detalhando a arquitetura criada, as decisões de projeto e a metodologia. O artigo deve seguir o template oficial da IEEE, disponível em https://pt.overleaf.com/latex/templates/ieee-conference-template/grfzhhncsfqn.
    - O artigo deve conter fluxogramas dos módulos e pseudocódigos dos escalonadores implementados.
    - A seção de **Resultados e Discussão** deve apresentar gráficos comparando o desempenho da versão *multicore* atual contra a versão *single-core* (baseline) desenvolvida anteriormente.

4 Critérios de Avaliação

A nota será distribuída de acordo com a corretude da implementação técnica e a qualidade das análises e justificativas apresentadas no artigo científico:

Critério Avaliado	**Pontuação**	**O que se espera**
Implementação: Escalonamento	5 pontos	Funcionamento correto das 4 políticas, trocas de contexto adequadas na preempção e coleta exata de métricas.
Implementação: Memória	5 pontos	Correta divisão do endereçamento de bits, mapeamento funcional de blocos e execução dos algoritmos de substituição.
Artigo Científico IEEE	10 pontos	Rigor conceitual, clareza técnica, formatação correta e discussão aprofundada dos gráficos e métricas geradas.
Total	**20 pontos**	