三値のHDL

```
module first(
  input  trit a,
  output trit y);
  assign y = a & ~a;
endmodule
```


TritFlow（TritVerilog）

論理合成




TritFlow

スタンダードセル



TritFlow（テープアウトした回路）


配置配線



TritFlow

DRC・LVS

DRC 0件 · LVS 一致



KLayout＋PDKのデッキ

抽出

```
X$1 VDD a $I5 VSS INV
X$2 VDD $I4 y VSS INV
X$4 VDD a $I5 $I4 VSS NAN
XM$1 $4 A VDD VDD PMOS L=1
XM$2 $4 B VDD VDD PMOS L=1
XM$3 $17 A $6 VSS NMOS L=
XM$4 VSS B $17 VSS NMOS L=
```

KLayout


配線容量の見積もり

```
C(a) =   59 fF
C(y) =   32 fF
C($I5) =   49 fF
C($I4) =   37 fF
```

M1/M2の面積と周長から


TritFlow

回路シミュレーション



ngspice＋PDKのモデル

三値の判定



TritFlow

TritFlow　OSS