
三値のHDL（TritVerilog）

```
module full_add(
  input  trit a, b, cin,
  output trit sum, cout);
  wire trit s1, c1, c2, nc;
  half_add ha1(.a(a), .b(b),
               .sum(s1), .carry(c1));
  half_add ha2(.a(s1), .b(cin),
               .sum(sum), .carry(c2));
  nany g_nc  (nc, c1, c2);
  inv  g_cout(cout, nc);
endmodule
```


全加算器：a + b + cin = sum + 3·cout
半加算器2個で組む

合成




16セル（11 NANY + 5 INV）。a = b = cin = +1 のとき
1 + 1 + 1 = 0 + 3·(+1)（赤 +1、青 −1、灰 0）

スタンダードセル



NANY。テープアウトした回路から。電源レール3本


配置配線



876 × 702 µm, M1 + M2
DRC 0件、LVS 一致


拡大：トランジスタ、M1・M2とビア

ポストレイアウトSPICE



抽出した素子＋配線容量
3つのレベル、±0.5 Vの帯

MPWのフレームに載せたGDS



標準のOSS_FRAME、2.5 mm角
DRC 0件、LVS 一致