SVEUČILIŠTE JOSIPA JURJA STROSSMAYERA U OSIJEKU
FAKULTET ELEKTROTEHNIKE, RAČUNARSTVA I INFORMACIJSKIH TEHNOLOGIJA OSIJEK

Projektna dokumentacija

POTPUNO ZBRAJALO REALIZIRANO CMOS TEHNOLOGIJOM

Konstrukcijske vježbe iz kolegija:

Mikroelektronika

Tomislav Perković

Osijek, 2026.

Sadržaj

1. UVOD **2**

2. LOGIČKA SHEMA **2**

2.1. Tablica istine 3

3. ELEKTRIČNA SHEMA **3**

4. TOPOLOŠKI NACRT **5**

5. REZULTATI MJERENJA I ZAKLJUČAK **6**

LITERATURA **7**


1. UVOD

Potpuno zbrajalo (engl. *full adder*) predstavlja temeljni kombinacijski sklop u digitalnoj elektronici, namijenjen zbrajanju triju binarnih znamenki, odnosno dvaju ulaznih bitova (A i B) i ulaznog prijenosnog bita (engl. *Carry In bit*). Zbog svoje funkcije, ovaj sklop čini osnovni građevni blok za izvođenje aritmetičkih operacija te je neophodan element aritmetičko-logičkih jedinica unutar modernih procesora [1].

U okviru ovog projektnog zadatka, potpuno zbrajalo realizirano je primjenom CMOS (engl. *Complementary Metal-Oxide-Semiconductor*) tehnologije. Odabir CMOS tehnologije donosi nekoliko ključnih prednosti, među kojima se posebno ističu niska potrošnja energije te visoka otpornost na šum [2, 3]. Cilj rada je prikazati cjelokupan proces projektiranja sklopa, od logičke i električne sheme do izrade konačnog topološkog nacrta.

2. LOGIČKA SHEMA

Logička shema prikazuje realizaciju potpunog zbrajala korištenjem osnovnih logičkih vrata XOR (isključivo ILI), AND (I) i OR (ILI). Kao što je prikazano na slici 2.1, sklop kombinira navedena vrata kako bi ostvario aritmetičku operaciju potpunog zbrajanja triju ulaza.



Slika 2.1: *Logička shema potpunog zbrajala.*

Izlaz **SUMA** generira se prolaskom signala kroz dva kaskadno spojena XOR vrata. Prva vrata obavljaju operaciju nad ulazima A i B, a njihov se međurezultat vodi na ulaz drugih XOR vrata zajedno s ulaznim prijenosnim bitom (*CARRY IN*).

Izlazni prijenosni bit **CARRY OUT** dobiven je pomoću AND i OR vrata. Logika je projektirana tako da se izlaz postavlja u stanje logičke jedinice kada su barem dva od tri ulaza (A, B ili *CARRY IN*) aktivna. Ovo se postiže paralelnim provjeravanjem parova ulaza, čiji se rezultati na kraju zbrajaju logičkim ILI vratima [1].

2.1. Tablica istine

Funkcionalnost opisanog logičkog sklopa može se prikazati tablicom istine (tablica 2.1), koja definira stanja izlaza za svih osam mogućih kombinacija ulaznih varijabli.

Tablica 2.1: *Tablica istine potpunog zbrajala.*

A	**B**	C_{in}	**SUMA**	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Kao što je vidljivo iz tablice, izlaz **SUMA** je u stanju logičke jedinice kada je neparan broj ulaza (jedan ili tri) u stanju logičke jedinice, dok izlaz **CARRY OUT** postaje aktivan čim su dva ili više ulaza u stanju logičke jedinice.


3. ELEKTRIČNA SHEMA

Nakon definiranja logičke funkcije potpunog zbrajala, slijedi njegova realizacija na tranzistorskoj razini. Električna shema prikazuje implementaciju potpunog zbrajala u CMOS tehnologiji, pri čemu su sve logičke funkcije ostvarene korištenjem komplementarnih parova NMOS i PMOS tranzistora.

U prikazanoj realizaciji, PMOS tranzistori čine *pull-up* mrežu spojenu na izvor napajanja, dok NMOS tranzistori čine *pull-down* mrežu spojenu na masu. Takva konfiguracija omogućuje pravilno prebacivanje izlaznih stanja između logičkih razina uz minimalnu statičku potrošnju energije, što predstavlja jednu od ključnih prednosti CMOS tehnologije [4, 2].

Električna shema obuhvaća realizaciju svih potrebnih logičkih podsklopova koji zajedno ostvaruju funkcije **SUMA** i **CARRY OUT**. Povezivanjem tranzistora u odgovarajuće serijske i paralelne strukture ostvareni su ekvivalentni logički izrazi definirani u prethodnom poglavlju.


Na slici 3.2 prikazana je cjelokupna električna shema potpunog zbrajala izrađena u alatu **LTSpice** [6].



Slika 3.2: *Električna shema potpunog zbrajala.*

4. TOPOLOŠKI NACRT

Završni korak projektiranja je izrada topološkog nacrta u programu **Microwind** [5]. Na slici 4.3 prikazan je fizički izgled sklopa, gdje se vidi raspored tranzistora i način njihova povezivanja. Ukupne dimenzije topološkog nacrta iznose **195 × 181 λ**, čime je postignuta kompaktna i pregledna realizacija sklopa.




Slika 4.3: *Topološki nacrt potpunog zbrajala u programu Microwind.*

Fizički dizajn izveden je tako da prati pravila projektiranja unutar alata, čime je osigurana ispravna realizacija sklopa. Na nacrtu su vidljive difuzije koje čine aktivna područja tranzistora, crveni polisilicijski slojevi koji predstavljaju vrata (engl. *gate*) te plavi metalni vodovi za međusobno povezivanje komponenti i dovođenje napajanja. Sklop je realiziran pomoću ukupno **30 tranzistora**, od kojih je **15 NMOS** i **15 PMOS** tipa.

5. REZULTATI MJERENJA I ZAKLJUČAK

Nakon izrade topološke realizacije potpunog zbrajala provedena su mjerenja kako bi se provjerila funkcionalna ispravnost sklopa. Na slici 5.4 prikazani su valni oblici ulaznih i izlaznih signala dobiveni simulacijom.



Slika 5.4: *Valni oblici ulaznih i izlaznih signala potpunog zbrajala.*

Ulazni signali A, B i CARRY IN definirani su kao pravokutni impulsi različitih perioda, čime su tijekom simulacije obuhvaćene sve moguće kombinacije ulaznih stanja. Time je omogućena izravna usporedba dobivenih izlaznih signala s tablicom istine prikazanom u potpoglavlju 2.1.

Iz prikazanih valnih oblika vidljivo je da se izlazni signali **SUMA** i **CARRY OUT** u svim promatranim trenucima ponašaju u skladu s tablicom istine, čime je potvrđena funkcionalna ispravnost realiziranog sklopa.

Na prijelazima signala mogu se uočiti mala vremenska kašnjenja, koja su posljedica parazitskih elemenata i same topološke realizacije sklopa, no ona su zanemariva te ne utječu na ispravan rad sklopa. Na temelju provedenih mjerenja može se zaključiti da projektirani sklop ispravno realizira funkciju potpunog zbrajala u skladu s teorijskim očekivanjima.

LITERATURA

[1] Mano, M. M., Ciletti, M. D. (2013). *Digital Design: With an Introduction to the Verilog HDL*, 5. izdanje. Pearson, Upper Saddle River.

[2] Weste, N. H. E., Harris, D. M. (2011). *CMOS VLSI Design: A Circuits and Systems Perspective*, 4. izdanje. Addison-Wesley, Boston.

[3] Rabaey, J. M., Chandrakasan, A., Nikolić, B. (2003). *Digital Integrated Circuits: A Design Perspective*, 2. izdanje. Prentice Hall, Upper Saddle River.

[4] Kang, S.-M., Leblebici, Y. (2003). *CMOS Digital Integrated Circuits: Analysis and Design*, 3. izdanje. McGraw-Hill, New York.

[5] Sicard, E., Delmas Bendhia, S. (2007). *Basics of CMOS Cell Design*. McGraw-Hill, New York.

[6] Analog Devices. *LTspice Simulator*. Dostupno na: `https://www.analog.com/en/resources/design-tools-and-calculators/ltspice-simulator.html`