

Esta hoja contiene únicamente los identificadores CMSIS utilizados en los trabajos prácticos. Los valores de configuración, desplazamientos, cálculos y secuencias de inicialización deben ser determinados por el estudiante.

GPIO

Elemento	Definiciones CMSIS
Clock	RCC->APB2ENR
Puertos	GPIOA, GPIOB, GPIOC
Configuración	CRL, CRH
Entrada/salida	IDR, ODR, BSRR, BRR
Acceso	GPIOx->CRL, GPIOx->CRH
	GPIOx->IDR, GPIOx->ODR
Máscaras	RCC_APB2ENR_IOPxEN
	RCC_APB2ENR_AFIOEN
	GPIO_IDR_IDRp
	GPIO_ODR_ODRp
Configuraciones típicas de GPIO	
Entrada analógica	~GPIO_CRy_MODEp ~GPIO_CRy_CNFP
Entrada flotante	GPIO_CRy_CNFP_0 GPIO_CRy_CNFP_1
Entrada pull-up/pull-down	GPIOx->ODR: bit en 1 para pull-up; bit en 0 para pull-down GPIO_CRy_MODEp_0 (10Mhz)*
Salida push-pull	GPIO_CRy_MODEp_1 (2Mhz)* GPIO_CRy_MODEp (50Mhz)*
Salida Open-drain	GPIO_CRy_CNFP_0, y máscara de velocidad correspondiente (*)
Salida alternate function push-pull	GPIO_CRy_CNFP_1, y máscara de velocidad (*)
Salida alternate function open-drain	GPIO_CRy_CNFP, y máscara de velocidad (*)

Nota:

- C_Y representa CRL para los pines 0–7 y CRH para los pines 8–15.
- p representa el número del pin dentro del registro correspondiente.
- x representa el puerto de GPIO: A, B, C.

EXTI y NVIC

Elemento	Definiciones CMSIS
Clock AFIO	RCC_APB2ENR_AFIOEN AFIO->EXTICR[0] AFIO->EXTICR[1] AFIO->EXTICR[2] AFIO->EXTICR[3]
Selección GPIO-EXTI	
Registros	EXTI->IMR, EXTI->RTSR EXTI->FTSR, EXTI->PR
Funciones NVIC	NVIC_EnableIRQ() NVIC_SetPriority()
IRQ individuales	EXTI0_IRQn a EXTI4_IRQn
IRQ agrupadas	EXTI9_5_IRQn EXTI15_10_IRQn EXTI0_IRQHandler() EXTI1_IRQHandler() EXTI9_5_IRQHandler() EXTI15_10_IRQHandler()
ISR usuales	EXTI_IMR_MRi EXTI_RTSR_TRi EXTI_FTSR_TRi EXTI_PR_Pri

Nota:

- i representa el número de línea EXTI, pudiendo tomar valores de 0 a 15 para las líneas asociadas a los GPIO.

ADC1

Elemento	Definiciones CMSIS
Clock	RCC->APB2ENR RCC_APB2ENR_ADC1EN
Periférico	ADC1
Control	ADC1->CR1, ADC1->CR2
Muestreo	ADC1->SMPR1, ADC1->SMPR2
Secuencia regular	ADC1->SQR1, ADC1->SQR2 ADC1->SQR3
Estado y dato	ADC1->SR, ADC1->DR ADC_CR2_ADON ADC_CR2_SWSTART ADC_SR_EOC ADC_SMPR2_SMP2
Máscaras	

UART – USART1

Elemento	Definiciones CMSIS
Clock	RCC->APB2ENR RCC_APB2ENR_USART1EN
Periférico	USART1
Registros	USART1->SR, USART1->DR USART1->BRR USART1->CR1, USART1->CR2 USART_CR1_UE USART_CR1_TE USART_CR1_RE USART_CR1_RXNEIE
Recepción por IRQ	USART1_IRQn USART1_IRQHandler()
Flags	USART_SR_TXE, USART_SR_RXNE

PWM – TIM2, canal c

Elemento	Definiciones CMSIS
Clock	RCC->APB1ENR RCC_APB1ENR_TIM2EN
Periférico	TIM2
Base de tiempo	TIM2->PSC, TIM2->ARR
Comparación	TIM2->CCRc
Canal de salida	TIM2->CCMRz, TIM2->CCER
Control/eventos	TIM2->CR1, TIM2->EGR
Máscaras	TIM_CR1_CEN TIM_CCER_CCcE TIM_CCMRz_OCcPE TIM_CCMRz_OCcM TIM_EGR_UG

Nota:

- c es el número del canal del temporizador (1≤c≤4).
- z es 1 para los canales (1 y 2) y 2 para los canales (3 y 4).

SysTick

Elemento	Definiciones CMSIS
Descripción	Temporizador interno del núcleo Cortex-M3
Registros	SysTick->CTRL, SysTick->LOAD SysTick->VAL SysTick_CTRL_ENABLE_Msk SysTick_CTRL_TICKINT_Msk SysTick_CTRL_CLKSOURCE_Msk SysTick_CTRL_COUNTFLAG_Msk
Máscaras	SysTick_Config() SysTick_Handler()
Funciones y Handlers	