

Universidade de Brasília

Departamento de Ciência da Computação

Trabalho 2



ISA do MIPS (simplificada)

- Categorias de Instruções:
 - Aritmética
 - Transferência de Dados
 - Lógica
 - Desvio condicional
 - Desvio incondicional

Registradores

R0 - R31


PC


HI

LO

3 Formatos de Instrução: 32 bits

OP	rs	rt	rd	sa	funct		
OP	rs	rt	imediato				
OP	OP Destino do jump						







Registradores

```
enum REGISTERS {
  ZERO=0, AT=1, V0=2,
  V1=3, A0=4, A1=5,
  A2=6, A3=7, T0=8,
  T1=9, T2=10, T3=11,
  T4=12, T5=13, T6=14,
  T7=15, T8=24, T9=25,
  S0=16, S1=17, S2=18,
  S3=19, S4=20, S5=21,
  S6=22, S7=23, K0=26,
  K1=27, GP=28, SP=29,
  FP=30, RA=31 };
```

Categoria	Instrução	Exemplo	Significado	Comentários
Aritmética	add	add \$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Três operandos; dados nos registradores
	subtract	sub \$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Três operandos; dados nos registradores
	add immediate	addi \$s1,\$s2, <u>20</u>	\$s1 = \$s2 + <u>20</u>	Usada para somar constantes
Transferência de dados	load word	lw \$s1, <u>20</u> (\$s2)	\$s1 = Memória[\$s2 + <u>20</u>]	Dados da memória para o registrador
	store word	sw \$s1, <u>20</u> (\$s2)	Memória[$$s2 + 20$] = $$s1$	Dados do registrador para a memória
	load half	lh \$s1,20(\$s2)	\$s1 = Memória[\$s2 + 20]	Halfword da memória para registrador
	load half unsigned	<u>lhu \$s1,20(\$s2)</u>	\$s1 = Memória[\$s2 + 20]	Halfword da memória para registrador
	store half	sh \$s1, <u>20</u> (\$s2)	Memória[\$s2 + 20] = \$s1	Halfword de um registrador para memória
	load byte	1b \$s1, <u>20</u> (\$s2)	\$s1 = Memória[\$s2 + <u>20</u>]	Byte da memória para registrador
	load byte unsigned	<u>lbu</u> \$s1,20(\$s2)	\$s1 = Memória[\$s2 + 20]	Byte da memória para registrador
	store byte	sb \$s1, <u>20</u> (\$s2)	Memória[\$s2 + 20] = \$s1	Byte de um registrador para memória
	load linked word	11 \$s1,20(\$s2)	\$s1 = Memória[\$s2 + 20]	Carrega word como 1ª metade do swap atômico
	store condition, word	sc \$s1,20(\$s2)	Memória[\$s2+20]=\$s1;\$s1=0 or 1	Armazena word como 2ª metade do swap atômico
	load upper immed.	lui \$s1, <u>20</u>	\$s1 = <u>20</u> * 2 ¹⁶	Carrega constante nos 16 bits mais altos
Lógica	and	and \$s1,\$s2,\$s3	\$s1 = \$s2 & \$s3	Três operadores em registrador; AND bit a bit
	or	or \$s1,\$s2,\$s3	\$s1 = \$s2 \$s3	Três operadores em registrador; OR bit a bit
	nor	nor \$s1,\$s2,\$s3	\$s1 = ~ (\$s2 \$s3)	Três operadores em registrador; NOR bit a bit
	and immediate	andi \$s1,\$s2, <u>20</u>	\$s1 = \$s2 & <u>20</u>	AND bit a bit registrador com constante
	or immediate	ori \$s1,\$s2, <u>20</u>	\$s1 = \$s2 <u>20</u>	OR bit a bit registrador com constante
	shift left logical	sll \$s1,\$s2,10	\$s1 = \$s2 << 10	Deslocamento à esquerda por constante
	shift right logical	srl \$s1,\$s2,10	\$s1 = \$s2 >> 10	Deslocamento à direita por constante
Desvio condicional	branch on equal	beq \$s1,\$s2,25	if (\$s1 == \$s2) go to PC + 4 + 100	Testa igualdade; desvio relativo ao PC
	branch on not equal	bne \$s1,\$s2,25	if (\$s1!= \$s2) go to PC + 4 + 100	Testa desigualdade; relativo ao PC
	set on less than	slt \$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0	Compara menor que; usado com beq, bne
	set on less than unsigned	sltu \$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0	Compara menor que sem sinal
	set less than immediate	slti \$s1,\$s2, <u>20</u>	if (\$s2 < <u>20</u>) \$s1 = 1; else \$s1 = 0	Compara menor que constante
	set less than immediate unsigned	sltiu \$s1,\$s2,20	if (\$s2 < 20) \$s1 = 1; else \$s1 = 0	Compara menor que constante sem sinal
Desvio incondicional	jump	j 2500	go to 10000	Desvia para endereço de destino
	jump register	jr \$ra	go to \$ra	Para switch e retorno de procedimento
	jump and link	jal 2500	\$ra = PC + 4; go to 10000	Para chamada de procedimento



UnB/CIC 116394 – Organização e Arquitetura de Computadores

Tipos variáveis C / C++

→ stdint.h


```
int8_t
              uint8_t
int16 t
              uint16_t
int32_t
              uint32_t
int64 t
              uint64 t
```



Programa armazenado (conceito)


Ciclos de busca e execução:

- □Instruções são buscadas e colocadas num registrador especial (IR *Instruction Register*).
- □Bits deste registrador "controlam" as ações subseqüentes necessárias à execução da instrução.
- □Busca a próxima instrução e continua...






Busca



- □ **PC**: registrador que contém o endereço da próxima intrução que será lida e executada
- □ IR: armazena os bits relativos à instrução atual



Decodificação



```
void decode ()
{
  opcode = (ri >> 26) & 0x3F;
  ...
}
```



Decodificação

```
enum OPCODES { // lembrem que só são considerados os 6 primeiros bits!!
    EXT=0\times00,
                     LW=0\times23
                                      LB=0\times20.
                                                      LBU=0\times24
    LH=0\times21,
                     LHU=0\times25,
                                                      SW=0\times2B
                                     LUI=0\times0F
    SB=0\times28,
                                      BEQ=0\times04
                                                      BNE=0\times05,
                     SH=0\times29,
    BLEZ=0\times06,
                     BGTZ=0\times07,
                                      ADDI=0\times08,
                                                      ADDIU=0 \times 09,
    SLTI=0x0A,
                                      ANDI=0\times0C,
                                                      ORI=0\times0D,
                    SLTIU=0x0B,
    XORI = 0 \times 0E
                     J = 0 \times 02.
                                      JAL=0x03
};
enum FUNCT {
    ADD=0\times20
                     SUB=0\times22
                                      MULT=0x18,
                                                      DIV=0\times1A,
                                                                       AND=0\times24
    OR=0\times25,
                     XOR = 0 \times 26
                                      NOR=0\times27
                                                      SLT=0x2A,
                                                                       JR=0\times08
                                                                          MFHI=0x10, MFL0=0x12
    SLL=0\times00,
                     SRL=0\times02,
                                      SRA=0\times03.
                                                      SYSCALL=0x0c,
};
```





Decodificação

http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html

https://en.wikipedia.org/wiki/MIPS_instruction_set





Cuidado com extensão do sinal

```
opcode = (ri \gg 26) \& 0x3F;
```

Se ri = 0xFFFFFFFF e for do tipo int32_t

```
opcode = (ri >> 26) = 0xFFFFFFFF = -1
opcode = ((uint32 t)ri >> 26) = 0x0000003F
```





Execução

Verifica-se o opcode/funct da instrução executada

Define-se registradores/imediato/endereço jump

Executa a instrução

```
void execute()
{
    switch (opcode) {
        case EXT:
        switch (funct) {
            case ADD: breg[rd] = breg[rs] + breg[rt]; break;
}
```



Instruções tipo LB e LH

Ponteiros!!