

数字电路设计第 4 章

组合逻辑设计

(Digital Design and Computer Architecture: ARM® Edition —Chapter 2)

考试重要性: ** (基础章节)

布尔代数、卡诺图是后续章节的基础。自动化简软件操作不考。

基于教材: Sarah L. Harris & David Money Harris,
Digital Design and Computer Architecture: ARM® Edition, Chapter 2

页数范围: 172 页 (课件全内容覆盖)

日期: 2026 年 6 月

目录

1 引言与基本概念	4
1.1 逻辑电路的基本组成	4
1.2 电路元素	4
1.3 两种逻辑电路类型	4
1.4 组合电路的构成规则 (Rules of Combinational Composition)	4
2 布尔方程 (Boolean Equations)	5
2.1 基本定义	5
2.2 积之和形式 (Sum-of-Products, SOP)	5
2.3 和之积形式 (Product-of-Sums, POS)	5
2.4 SOP 与 POS 的关系	6
3 布尔代数 (Boolean Algebra)	6
3.1 公理 (Axioms)	6
3.2 单变量定理 (Theorems of One Variable)	6
3.3 多变量定理 (Theorems of Several Variables)	7
3.4 T12: 德摩根定理 (DeMorgan's Theorem)	7
3.5 证明方法	7
3.6 化简方法总结	8
3.7 化简示例	8
4 从逻辑到门电路 (From Logic to Gates)	8
4.1 两级逻辑 (Two-Level Logic)	8
4.2 电路原理图规范	9
4.3 可编程逻辑器件 (PLD)	9
4.4 多输出电路: 优先级电路 (Priority Circuit)	9
4.5 无关项 (Don't Cares)	9
5 X 和 Z: 竞争与高阻 (X's and Z's, Oh My)	10
5.1 竞争 (Contention): X	10
5.2 高阻/浮空 (Floating): Z	10
5.3 三态总线 (Tristate Buses)	10
6 卡诺图化简 (Karnaugh Maps)	11
6.1 卡诺图基本原理	11
6.2 卡诺图定义	11
6.3 卡诺图画圈规则	11
6.4 三变量卡诺图	11
6.5 四变量卡诺图	12
6.6 含无关项的卡诺图	12

7 QM 方法 (Quine-McCluskey)	12
7.1 卡诺图的局限	12
7.2 QM 方法步骤	13
8 组合逻辑构建模块 (Combinational Building Blocks)	13
8.1 多路选择器 (Multiplexer, Mux)	13
8.2 Mux 的实现方式	13
8.3 用 Mux 实现逻辑函数	14
8.4 译码器 (Decoder)	14
8.5 用译码器实现逻辑函数	14
8.6 编码器 (Encoder) / 优先级编码器 (Priority Encoder)	14
9 时序分析 (Timing)	15
9.1 传播延迟与污染延迟	15
9.2 延迟产生的原因	15
9.3 关键路径与短路径	16
9.4 毛刺 (Glitches)	16
9.5 消除毛刺	16
10 组合电路设计方法	17
10.1 设计步骤 (Design Flow)	17
10.2 设计示例：三人表决电路	17
11 公式速查表	18
12 考试提示	19

1 引言与基本概念

1.1 逻辑电路的基本组成

逻辑电路的四大要素

一个逻辑电路由以下部分组成：

- 输入 (Inputs): 外部信号输入
- 输出 (Outputs): 计算结果输出
- 功能规范 (Functional Specification): 描述输出如何由输入确定
- 时序规范 (Timing Specification): 描述信号延迟约束

1.2 电路元素

- 节点 (Nodes): 分为输入节点（如 A, B, C）、输出节点（如 Y, Z）和内部节点（如 n1）
- 电路元件 (Circuit Elements): 每个元件本身也是一个电路（如 E1, E2, E3）

1.3 两种逻辑电路类型

组合逻辑 vs 时序逻辑	
组合逻辑 (Combinational)	时序逻辑 (Sequential)
无记忆 (Memoryless)	有记忆 (Has memory)
输出仅由当前输入决定	输出由过去和当前输入共同决定

1.4 组合电路的构成规则 (Rules of Combinational Composition)

1. 每个元件本身必须是组合逻辑元件
2. 每个节点要么是输入，要么只连接到一个输出（不能有多个驱动）
3. 电路中不存在循环路径（无反馈环）

[考点] 判断给定电路是否为组合逻辑电路，考三个规则。

2 布尔方程 (Boolean Equations)

2.1 基本定义

重要术语定义

- 补 (Complement): 变量上方加横线, 如 $\overline{A}, \overline{B}, \overline{C}$
- 文字 (Literal): 变量或其补, 如 $A, \overline{A}, B, \overline{B}, C, \overline{C}$
- 蕴含项 (Implicant): 文字的乘积 (AND), 如 ABC, AC, BC
- 最小项 (Minterm): 包含所有输入变量的乘积, 如 $A\overline{B}C$
- 最大项 (Maxterm): 包含所有输入变量的和 (OR), 如 $(A + \overline{B} + C)$

[考点] 区分 Implicant/Minterm/Maxterm 的定义, 是基本题。

2.2 积之和形式 (Sum-of-Products, SOP)

SOP 要点

- 所有布尔方程都可以写成 SOP 形式
- 真值表的每一行对应一个最小项 (minterm)
- 最小项 = 各文字的乘积 (AND), 该行输出为 1 时该最小项为 TRUE
- 构造方法: 将所有输出为 1 的行对应的最小项进行 OR 运算
- 记法: $Y = \Sigma(1, 3, \dots)$ 表示包含最小项 m1, m3 等

示例: 对于 $Y = F(A, B)$, 若 $Y = 1$ 仅在 $AB = 01$ 和 $AB = 11$ 时成立, 则 $Y = \overline{A}B + AB = \Sigma(1, 3)$ 。

2.3 和之积形式 (Product-of-Sums, POS)

POS 要点

- 所有布尔方程都可以写成 POS 形式
- 真值表的每一行对应一个最大项 (maxterm)
- 最大项 = 各文字的和 (OR), 该行输出为 0 时该最大项为 FALSE
- 构造方法: 将所有输出为 0 的行对应的最大项进行 AND 运算
- 记法: $Y = \Pi(0, 2, \dots)$ 表示包含最大项 M0, M2 等

示例: 对于 $Y = F(A, B)$, 输出 0 在行 0 和行 2, 则 $Y = (A + B)(\overline{A} + B) = \Pi(0, 2)$ 。

2.4 SOP 与 POS 的关系

对偶/互补关系

$\Sigma(0, 2)$ 的补是 $\Sigma(1, 3)$, 所以 $\Sigma(1, 3) = \Pi(0, 2)$ 。

即: **minterm** 编号的补集 = **maxterm** 编号集合。

示例 (食堂问题):

- 条件: 餐厅开门 (O) 且不只有玉米热狗 (C) 时才吃饭 (E)
- SOP: $E = OC = \Sigma(2)$
- POS: $E = (O + C)(O + \overline{C})(\overline{O} + C) = \Pi(0, 1, 3)$

3 布尔代数 (Boolean Algebra)

3.1 公理 (Axioms)

布尔代数中的变量只有两个值: 0 或 1。具有对偶性 (**Duality**): AND 与 OR 互换, 0 与 1 互换。

布尔代数公理 A1–A5

编号	公理	对偶	名称
A1	$B = 0 \text{ if } B \neq 1$	$B = 1 \text{ if } B \neq 0$	二进制域
A2	$\overline{\overline{0}} = 1$	$\overline{\overline{1}} = 0$	NOT
A3	$0 \cdot 0 = 0$	$1 + 1 = 1$	AND/OR
A4	$1 \cdot 1 = 1$	$0 + 0 = 0$	AND/OR
A5	$0 \cdot 1 = 1 \cdot 0 = 0$	$1 + 0 = 0 + 1 = 1$	AND/OR

3.2 单变量定理 (Theorems of One Variable)

单变量定理 T1–T5

编号	定理	对偶	名称
T1	$B \cdot 1 = B$	$B + 0 = B$	同一律 (Identity)
T2	$B \cdot 0 = 0$	$B + 1 = 1$	零元律 (Null Element)
T3	$B \cdot B = B$	$B + B = B$	重叠律 (Idempotency)
T4	$\overline{\overline{B}} = B$	(无对偶)	还原律 (Involution)
T5	$B \cdot \overline{B} = 0$	$B + \overline{B} = 1$	互补律 (Complements)

[考点] T1–T5 是核心考点, 必须熟记, 特别是对偶形式。

3.3 多变量定理 (Theorems of Several Variables)

多变量定理 T6–T11			
编号	定理	对偶	名称
T6	$B \cdot C = C \cdot B$	$B + C = C + B$	交换律
T7	$(B \cdot C) \cdot D = B \cdot (C \cdot D)$	$(B + C) + D = B + (C + D)$	结合律
T8	$B \cdot (C + D) = BC + BD$	$B + CD = (B + C)(B + D)$	分配律
T9	$B \cdot (B + C) = B$	$B + BC = B$	吸收律 (Covering)
T10	$B\overline{C} + BC = B$	$(B + \overline{C})(B + C) = B$	合并律 (Combining)
T11	$BC + \overline{B}D + CD = BC + \overline{B}D$	$(B + C)(\overline{B} + D)(C + D) = (B + C)(\overline{B} + D)$	一致律 (Consensus)

重要提醒

T8' 与传统代数不同: OR (+) 可以对 AND (·) 进行分配, 即: $B + CD = (B + C)(B + D)$ 。
这在普通代数中不成立!

3.4 T12: 德摩根定理 (DeMorgan's Theorem)

德摩根定理 T12

$$\overline{B_0 \cdot B_1 \cdot B_2 \cdots} = \overline{B_0} + \overline{B_1} + \overline{B_2} + \cdots$$
$$\overline{B_0 + B_1 + B_2 + \cdots} = \overline{B_0} \cdot \overline{B_1} \cdot \overline{B_2} \cdots$$

口诀:

- 乘积的补 = 补的和: $\overline{AB} = \overline{A} + \overline{B}$
- 和的补 = 补的乘积: $\overline{A + B} = \overline{A} \cdot \overline{B}$

[考点] 德摩根定理是必考点, 用于将电路转换为只用 NAND 或只用 NOR 实现。

3.5 证明方法

- 方法一: 完全归纳法 (Perfect Induction): 列出所有输入组合, 验证两边结果相同
- 方法二: 用已知公理和定理推导: 将等式一边化简为另一边

3.6 化简方法总结

核心化简方法

方法	公式
分配律	$B(C + D) = BC + BD; \quad B + CD = (B + C)(B + D)$
吸收律 (T9')	$A + AP = A$
合并律 (T10)	$PA + P\bar{A} = P$
展开	$P = PA + P\bar{A}; \quad A = A + AP$
复制	$A = A + A$
”简化”定理	$P\bar{A} + A = P + A; \quad \bar{P}A + A = \bar{P} + A$

3.7 化简示例

例 1: $Y = \bar{A}B + AB$

$$Y = B \quad (\text{T10: Combining})$$

$$\text{或 } Y = B(\bar{A} + A) = B(1) = B$$

例 2: $Y = A(\bar{A}B + \bar{A}BC)$

$$\begin{aligned} Y &= A(\bar{A}B(1 + C)) = A(\bar{A}B(1)) = A(\bar{A}B) \\ &= (A\bar{A})B = \bar{A}B \quad (\text{注意: 实际上 } A\bar{A} = 0, \text{ 所以 } Y = 0?) \end{aligned}$$

更直接: $Y = A(\bar{A}B(1 + C)) = A(\bar{A}B) = A\bar{A}B = 0 \cdot B = 0$ (若 $A\bar{A} = 0$)

例 4: $Y = \bar{A}BC + ABC + A\bar{B}C$

$$\begin{aligned} Y &= \bar{A}BC + ABC + ABC + A\bar{B}C \quad (\text{T3': 复制 } ABC) \\ &= (\bar{A}BC + ABC) + (ABC + A\bar{B}C) \quad (\text{T7': 结合}) \\ &= BC + AC \quad (\text{T10: Combining}) \end{aligned}$$

4 从逻辑到门电路 (From Logic to Gates)

4.1 两级逻辑 (Two-Level Logic)

两级逻辑结构

AND 阵列 + OR 阵列: 先求所有最小项的 AND, 再将结果 OR。

示例: $Y = \bar{A}BC + A\bar{B}C + ABC$

4.2 电路原理图规范

- 输入在左侧（或顶部），输出在右侧（或底部）
- 门电路从左到右流动
- 尽量用直线连接
- T 型交叉点 = 连接；点标记交叉 = 连接；无线无点交叉 = 不连接

4.3 可编程逻辑器件 (PLD)

PLD 发展简史			
年代	器件	特点	
1970s	PROM, PLA	熔丝编程, PLD 诞生	
1970s 末	PAL	或阵列固定, 与阵列可编程	
1980s 初	GAL	EEPROM 工艺, 可电擦除重复编程	
1980s 中	EPLD	更高集成度, EPROM/EEPROM 工艺	
1980s 末	CPLD	ISP 在系统可编程	
	FPGA	PAL/GAL/EPLD 基础上发展	

4.4 多输出电路：优先级电路 (Priority Circuit)

功能：输出对应最高有效位输入的位置。第 123–126 页详细展示了真值表和硬件实现。

4.5 无关项 (Don't Cares)

在优先级电路中使用“X”（无关项）简化真值表。例如：

- 输入 4'b01XX 时，输出只与 A2 有关，A1、A0 无所谓
- $Y_3 = A_3$, $Y_2 = \overline{A_3}A_2$, $Y_1 = \overline{A_3}\overline{A_2}A_1$, $Y_0 = \overline{A_3}\overline{A_2}\overline{A_1}A_0$

5 X 和 Z: 竞争与高阻 (X's and Z's, Oh My)

5.1 竞争 (Contention): X

X 值含义

当电路试图同时驱动输出为 1 和 0 时产生**竞争 (Contention)**:

- 实际值介于 0 和 1 之间, 可能处于禁止区域
- 会随电压、温度、时间、噪声变化
- 通常导致过大的功耗
- **注意:** X 同时用于表示”无关项”和”竞争”, 需要结合上下文区分

5.2 高阻/浮空 (Floating): Z

Z 值与三态缓冲器

浮空 (Floating) = 高阻抗 (High Impedance) = 开路 (Open):

- 浮空输出可能是 0、1 或中间值
- 电压表无法判断节点是否浮空

三态缓冲器 (Tristate Buffer):

E (使能)	A (输入)	Y (输出)
0	0	Z
0	1	Z
1	0	0
1	1	1

$E = 1$ 时, $Y = A$; $E = 0$ 时, $Y = Z$ (高阻态)。

5.3 三态总线 (Tristate Buses)

多个设备共享同一条总线, 通过使能信号控制**同一时刻只有一个设备驱动总线**。处理器、视频、以太网、存储器等设备通过三态缓冲器连接共享总线。

6 卡诺图化简 (Karnaugh Maps)

6.1 卡诺图基本原理

卡诺图核心思想

- 利用 $PA + P\bar{A} = P$ 的原理进行图形化化简
- 将布尔表达式用二维网格表示，相邻格仅有一位变量不同
- 将相邻的 1 圈起来，消去互补变量，得到最简表达式

6.2 卡诺图定义

卡诺图关键定义

- **主蕴含项 (Prime Implicant):** 卡诺图中对应最大可能的圈的蕴含项
- **本质主蕴含项 (Essential Prime Implicant):** 包含至少一个只被该圈覆盖的 1 的主蕴含项

6.3 卡诺图画圈规则

考试重点：卡诺图规则

1. 每个 1 必须至少被圈一次
2. 每个圈在每个方向上的大小必须是 2 的幂次方 (1, 2, 4, 8...)
3. 每个圈必须尽可能大
4. 圈可以跨越边界 (上下边界相邻、左右边界相邻)
5. 无关项 (X) 只有有助于化简时才圈入
6. 圈内只能包含 1 和 X，不能包含 0
7. 圈的个数尽可能少

6.4 三变量卡诺图

3 变量 K-Map 结构

	00	01	11	10
0	$\bar{A}\bar{B}\bar{C}$	$\bar{A}B\bar{C}$	$A\bar{B}\bar{C}$	$AB\bar{C}$
1	$\bar{A}\bar{B}C$	$\bar{A}BC$	ABC	$AB\bar{C}$

注意：AB 的排列顺序为 00-01-11-10 (格雷码顺序)，确保相邻格只有一位变化。

[考点] 三变量卡诺图化简是基本题型，需要熟练找出所有主蕴含项。

6.5 四变量卡诺图

4 变量 K-Map 结构

		00	01	AB ₁₁	10
00		m0	m4	m12	m8
01		m1	m5	m13	m9
CD					
11		m3	m7	m15	m11
10		m2	m6	m14	m10

注意：AB 和 CD 都使用格雷码排序。四角相邻（上下、左右边界环绕）。

[考点] 四变量卡诺图是考试核心题型，需要能够找到最优的圈法，得出最简 SOP 或 POS。

6.6 含无关项的卡诺图

Don't Care 处理策略

- X (Don't Care) 可以当作 1 来圈，也可以当作 0 来忽略
- 原则：X 只有能帮助形成更大的圈（简化更多变量）时才圈入
- X 不能被强制圈入—每个圈可以包含也可以不包含 X

示例（含 Don't Care）：若 $Y(A, B, C, D) = \Sigma(0, 2, 3, 6, 7, 8, 9) + d(5, 10, 11, 12, 13, 14, 15)$ ，化简结果可能极简（如 $Y = A + BD + C$ ）。

7 QM 方法 (Quine-McCluskey)

7.1 卡诺图的局限

为什么需要 QM 方法

- 卡诺图优点：直观
- 卡诺图缺点：
 1. 变量较多时（5 个以上）图变得复杂难用
 2. 不便于计算机自动化简
- QM 方法：可编程实现的系统化简算法

[考点] 自动化简软件不考！但 QM 方法的步骤原理可能考察。

7.2 QM 方法步骤

QM 算法四步法

1. 列出最小项：将逻辑函数表示为最小项之和。例如 $Y(A, B, C, D) = \Sigma(1, 3, 5, 7, 8)$
2. 按 1 的个数分组：按照最小项二进制表示中含 1 的个数进行分类
3. 合并最小项：
 - 两个项只有一个变量取值不同时，可以合并（该变量用“-”表示，即 0 或 1 均可）
 - 能继续合并的标记 $\checkmark$ ，不能继续合并的标记 P（Prime Implicant）
 - 迭代合并直到所有项都不能继续合并
4. 写出化简结果：所有标记为 P 的项之和即为最简表达式。例如： $Y = P_0 + P_1 = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}D$

8 组合逻辑构建模块 (Combinational Building Blocks)

8.1 多路选择器 (Multiplexer, Mux)

Mux 核心概念

- 功能：从 N 个输入中选择一个连接到输出
- 选择信号：需要 $\log_2 N$ 位选择输入（控制信号）
- 2:1 Mux 布尔方程： $Y = \overline{S}D_0 + SD_1$

S	D_1	D_0	Y
0	X	0	0
0	X	1	1
1	0	X	0
1	1	X	1

简化： $Y = \overline{S}D_0 + SD_1$

8.2 Mux 的实现方式

1. 逻辑门实现：SOP 形式 – 两级与或结构
2. 三态门实现： N 个三态缓冲器，同一时刻只使能一个

8.3 用 Mux 实现逻辑函数

Mux 作为查找表 (LUT)

将 Mux 的选择端作为输入变量，数据端接常数或子函数。

方法一：完全查找表。例如 $Y = AB$ ：

- 用 4:1 Mux, $S_1 = A, S_0 = B$ ，数据输入接真值表的输出值 (0,0,0,1)

方法二：缩减 Mux 规模。例如 $Y = AB$ ：

- 用 2:1 Mux, $S = A$ ，数据输入 $D_0 = 0, D_1 = B$

[考点] 用 Mux 实现给定逻辑函数是常考题型。

8.4 译码器 (Decoder)

Decoder 核心概念

- 功能：N 个输入， 2^N 个输出
- 独热码输出 (One-hot)：任何时候只有一个输出为高电平
- 示例 2:4 Decoder：

A_1	A_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- 每个输出对应一个最小项： $Y_0 = \overline{A_1}\overline{A_0}$, $Y_1 = \overline{A_1}A_0$, $Y_2 = A_1\overline{A_0}$, $Y_3 = A_1A_0$

8.5 用译码器实现逻辑函数

将译码器输出（最小项）通过 OR 门组合：例如 $Y = \overline{A}B + A\overline{B} = A \oplus B$ ，使用 2:4 译码器 + OR 门。

8.6 编码器 (Encoder) / 优先级编码器 (Priority Encoder)

与非优先级编码器的区别：优先级编码器只响应优先级最高的有效输入。第 123–126 页的优先级电路本质上就是一个 4:2 优先级编码器。

设计示例（第 169–171 页）：设计一个 4 信号优先级编码器（ A_3 最高， A_0 最低），输出

(Y_1, Y_0, V) :

$$Y_1 = \overline{A_3}A_2 + A_3$$

$$Y_0 = \overline{A_3}\overline{A_2}A_1 + A_3$$


$$V = A_3 + A_2 + A_1 + A_0$$

9 时序分析 (Timing)

9.1 传播延迟与污染延迟

延迟定义

- 传播延迟 t_{pd} (Propagation Delay): 输入变化到输出稳定 (变化完成) 的最大延迟
- 污染延迟 t_{cd} (Contamination Delay): 输入变化到输出开始变化的最小延迟



9.2 延迟产生的原因

- 电路中的电容和电阻 (RC 延迟)
- 光速限制
- 上升/下降延迟可能不同 (t_{pd} 与 t_{cd} 差异原因之一)
- 不同输入到输出路径速度不同
- 温度影响: 高温使电路变慢, 低温变快

9.3 关键路径与短路径

关键路径 (Critical Path) 与短路径 (Short Path)

- 关键路径 (Critical/Long Path): 电路中最长的延迟路径, 决定电路的最高工作频率
- 短路径 (Short Path): 电路中最短的延迟路径

示例: 两级电路 $Y = AB + CD$:

- 关键路径: $t_{pd} = 2 \times t_{pd_AND} + t_{pd_OR}$ (穿过两个 AND 和一个 OR)
- 短路径: $t_{cd} = t_{cd_AND}$ (只穿过一个 AND)

[考点] 计算给定电路的关键路径延迟是常见考题。

9.4 毛刺 (Glitches)

毛刺/竞争冒险

- 定义: 单个输入变化导致输出多次变化的现象
- 产生原因: 不同路径的延迟不同 (关键路径 vs 短路径)
- 毛刺示例: $Y = \overline{A}B + BC$, 当 $A = 0, C = 1, B: 1 \rightarrow 0$ 时产生毛刺

毛刺产生机制 (第 161–162 页):

- 关键路径: 经过 $\overline{A}B$ 项的延迟
- 短路径: 经过 BC 项的延迟
- 当 B 下降时, 短路径先使 Y 下降, 但关键路径延迟后使 Y 回升, 形成毛刺

9.5 消除毛刺

毛刺消除方法

在卡诺图中添加冗余项 (Redundant Term) 覆盖相邻的质蕴含项之间的过渡:

示例: $Y = \overline{A}B + BC$ 有毛刺, 改成 $Y = \overline{A}B + BC + \overline{A}C$ (添加 $\overline{A}C$ 项) 后毛刺消除。

关于毛刺的重要认识

- 毛刺在同步设计 (第 3 章) 中通常不会造成问题, 因为信号在时钟边沿采样
- 但在仿真或示波器上观察时需要能识别毛刺
- 多个输入同时变化也可能产生毛刺, 无法完全消除所有毛刺

10 组合电路设计方法

10.1 设计步骤 (Design Flow)

组合电路设计八步法 (DeepSeek 回答)

1. 需求分析：明确输入、输出及其逻辑关系，列出真值表
2. 逻辑表达式构建：根据真值表写出逻辑表达式，用布尔代数或卡诺图化简
3. 绘制逻辑电路：选择合适逻辑门，绘制电路图
4. 电路实现：选择器件（IC/分立元件），在实验板或仿真软件中搭建
5. 验证与测试：仿真验证 + 实际硬件测试
6. 优化与改进：优化延迟、功耗、成本
7. 文档编写：记录设计过程、编写用户手册
8. 生产与部署：批量生产、部署应用

10.2 设计示例：三人表决电路

典型考题：三人表决器

设计三人表决电路，少数服从多数，全部用与非门实现。

布尔方程： $Y = \overline{(AB)'}(BC)'(AC)'$ （即 $Y = ((AB)'(BC)'(AC)')'$ ）

提示： $AB + BC + AC = \overline{\overline{AB} \cdot \overline{BC} \cdot \overline{AC}}$

11 公式速查表

定理大全 T1–T12

编号	定理	对偶	名称
T1	$B \cdot 1 = B$	$B + 0 = B$	同一律
T2	$B \cdot 0 = 0$	$B + 1 = 1$	零元律
T3	$B \cdot B = B$	$B + B = B$	重叠律
T4	$\overline{\overline{B}} = B$	–	还原律
T5	$B \cdot \overline{B} = 0$	$B + \overline{B} = 1$	互补律
T6	$B \cdot C = C \cdot B$	$B + C = C + B$	交换律
T7	$(BC)D = B(CD)$	$(B + C) + D = B + (C + D)$	结合律
T8	$B(C + D) = BC + BD$	$B + CD = (B + C)(B + D)$	分配律
T9	$B(B + C) = B$	$B + BC = B$	吸收律
T10	$B\overline{C} + BC = B$	$(B + \overline{C})(B + C) = B$	合并律
T11	$BC + \overline{B}D + CD = BC + \overline{B}D$	$(B + C)(\overline{B} + D)(C + D) = (B + C)(\overline{B} + D)$	一致律
T12	$\overline{B_0 B_1 \cdots} = \overline{B_0} + \overline{B_1} + \cdots$	$\overline{B_0 + B_1 + \cdots} = \overline{B_0} \cdot \overline{B_1} \cdots$	德摩根

核心化简公式

- 吸收律: $A + AB = A$
- 合并律: $PA + P\overline{A} = P$
- 展开: $P = PA + P\overline{A}$, $A = A + AB$
- 简化定理: $P\overline{A} + A = P + A$
- 一致律: $BC + \overline{B}D + CD = BC + \overline{B}D$
- 德摩根: $\overline{AB} = \overline{A} + \overline{B}$, $\overline{A + B} = \overline{A} \cdot \overline{B}$

12 考试提示

考试重点与注意事项

1. 布尔代数定理 T1–T12: 必须熟练应用, 特别是对偶形式。T8' 与传统代数不同。
2. SOP/POS 转换: 根据真值表写出 SOP 和 POS 表达式, 理解 Σ 与 Π 的关系。
3. 卡诺图化简 (3/4 变量): 核心考点。圈法规则、含 Don't Care 的处理、边界环绕。
4. 德摩根定理: 用于 NAND/NOR 门转换, 气泡推演 (Bubble Pushing)。
5. Mux/Decoder 实现逻辑: 用 Mux 实现逻辑函数 (查找表法), 用 Decoder+OR 实现。
6. 时序分析: 传播延迟 t_{pd} 、污染延迟 t_{cd} 、关键路径、毛刺成因与消除。
7. 不考: 布尔方程自动化简软件操作 (Digital 软件的菜单操作)。
8. 可能涉及但不深入: QM 方法步骤 (了解即可)、PLD 发展史 (了解即可)。

本笔记覆盖 DDCA Ch2 全部 172 页课件内容, 页页有出处。

祝考试顺利!