

数字电路设计第 9 章—存储系统

(DDCA Ch8: Memory Systems)

考试重要性： （核心章节）

2026 年 6 月

本章考试地位

存储系统是计算机体系结构的核心内容。

任胜兵老师明确标注为 重点章节。

Cache 原理、局部性判断、失效率计算是必考题型。

目录

1	存储层次结构 (Memory Hierarchy)	3
1.1	存储墙问题 (Processor-Memory Gap)	3
1.2	存储器金字塔	3
1.3	命中与缺失 (Hit & Miss)	3
2	局部性原理 (Locality)	4
2.1	时间局部性 (Temporal Locality)	4
2.2	空间局部性 (Spatial Locality)	4
2.3	局部性判断例题	5
3	Cache 基础	6
3.1	Cache 术语	6
3.2	Cache 三种组织方式	6
3.3	三种组织方式对比表	7
4	直接映射 Cache 地址分割	7
4.1	地址字段划分	7
4.2	失效率计算示例	8

5 三种缺失类型 (Types of Misses)	8
5.1 三种缺失类型详解	8
5.2 三种缺失类型对比表	9
5.3 冲突缺失计算示例	10
6 LRU 替换策略	10
6.1 LRU 原理	11
6.2 LRU 替换示例	11
7 AMAT 公式	11
7.1 基本 AMAT 公式	11
7.2 AMAT 计算示例	12
7.3 Cache 参数对 AMAT 的影响	12
8 多级 Cache	12
8.1 L1 / L2 / L3 Cache	12
9 虚拟内存 (Virtual Memory)	12
9.1 虚拟内存的作用	12
9.2 Cache 与虚拟内存的类比	13
9.3 页表 (Page Table)	13
9.4 页表的挑战与 TLB	14
9.5 TLB (Translation Lookaside Buffer)	14
9.6 内存保护	14
10 Amdahl 定律简介	14
11 本章总结	14
11.1 各级问题与减少方法汇总	15
12 考试重点提示	16

1 存储层次结构 (Memory Hierarchy)

1.1 存储墙问题 (Processor-Memory Gap)

考试重点

处理器的速度远超内存速度。自 1980 年代起，单次内存访问就不止 1 个时钟周期。存储系统的设计目标：让内存看起来和处理器一样快。

1.2 存储器金字塔

存储层次从快到慢、从贵到便宜、从小容量到大容量依次为：

层次	技术	价格/GB	访问时间	带宽
寄存器 (Registers)	Flip-Flop	—	~0.1 ns	—
Cache (L1/L2/L3)	SRAM	\$10,000	~1 ns	25+ GB/s
主存 (Main Memory)	DRAM	\$10	10–50 ns	10 GB/s
固态硬盘 (SSD)	Flash	\$1	~100,000 ns	0.5 GB/s
机械硬盘 (HDD)	Magnetic	\$0.1	~10,000,000 ns	0.1 GB/s

考点提醒

设计约束：快、便宜、大容量只能三选二。

- Cache：快 + 贵 + 小
- 主存 (DRAM)：中等
- 虚拟内存 (HDD/SSD)：慢 + 便宜 + 大

1.3 命中与缺失 (Hit & Miss)

核心公式

命中 (Hit)：数据在该层次找到

缺失 (Miss)：数据不在该层次，需去下一层查找

$$\text{Hit Rate} = \frac{\# \text{hits}}{\# \text{memory accesses}} = 1 - \text{Miss Rate}$$

$$\text{Miss Rate} = \frac{\# \text{misses}}{\# \text{memory accesses}} = 1 - \text{Hit Rate}$$

例题

命中率计算示例：一个程序有 2,000 次访存 (load/store)，其中 1,250 次数据在 Cache 中找到。求 Cache 的命中率和缺失率。

解：

- Hit Rate = $1250/2000 = 0.625 = 62.5\%$
- Miss Rate = $750/2000 = 0.375 = 37.5\%$

2 局部性原理 (Locality)

考试重点

局部性 (Locality) 是 Cache 工作的理论基础。利用局部性使大部分的内存访问都可以在高层存储中满足。

2.1 时间局部性 (Temporal Locality)

时间局部性 (Temporal Locality)

- **定义：**如果某个数据被访问，那么在不久的将来它很可能再次被访问。
- **例子：**循环中的循环变量、累加器变量。
- **利用方式：**将最近访问的数据保留在 Cache 高层。

2.2 空间局部性 (Spatial Locality)

空间局部性 (Spatial Locality)

- **定义：**如果某个数据被访问，那么它附近的数据很可能在不久的将来被访问。
- **例子：**数组的顺序访问、指令的顺序执行。
- **利用方式：**一次读取一个块 (block)，包含相邻的数据一起放入 Cache。

2.3 局部性判断例题

例题

判断以下代码中体现的是哪种局部性：

```
MOV R0, #5           ; 初始化循环计数器
MOV R1, #0           ; 初始化基地址
LOOP:
  CMP R0, #0          ; 比较 R0 与 0
  BEQ DONE            ; 若 R0=0 则跳转
  LDR R2, [R1, #4]     ; 加载数组元素 1
  LDR R3, [R1, #12]    ; 加载数组元素 3
  LDR R4, [R1, #8]     ; 加载数组元素 2
  SUB R0, R0, #1       ; 计数器减 1
  B LOOP              ; 循环跳转
DONE:
```

分析：

1. **时间局部性：**指令本身（CMP, BEQ, SUB, B）在循环中被反复执行——同一指令短期内被重复访问。
2. **时间局部性：**寄存器 R0, R1, R2, R3, R4 在循环中被反复读写。
3. **空间局部性：**数组元素通过 R1 基地址偏移（#4, #8, #12）访问——相邻的数据在相近时间内被访问。
4. **空间局部性：**指令按顺序存储和执行（MOV → MOV → LOOP → ...）。

例题

快速判断表：

访问模式	局部性类型	原因
循环中的累加器变量	时间局部性	同一变量反复读写
顺序访问数组 arr[0], arr[1], arr[2], ...	空间局部性	相邻地址依次访问
循环体指令 (同一段代码反复执行)	时间局部性	同一指令地址反复取指
stride-1 的数据访问	空间局部性	每次访问紧邻的下一个数
链表遍历 next = node->next	时间局部性 (少量)/无空间局部性	指针不一定相邻

3 Cache 基础

3.1 Cache 术语

术语	符号	含义
容量 (Capacity)	C	Cache 中数据的总字节数
块大小 (Block size)	b	一次读入 Cache 的字节数
块数 (Number of blocks)	$B = C/b$	Cache 中块的总数
相联度 (Associativity)	N	每个组中的块数
组数 (Number of sets)	$S = B/N$	Cache 中的组数

3.2 Cache 三种组织方式

考试重点

Cache 的核心问题是：给定一个内存地址，它在 Cache 中的什么位置？
根据每个组中块的数量，分为三种组织方式。

1. 直接映射 (Direct Mapped)

- 每个组只有 1 个块 ($N = 1$)
- 每个内存地址只能映射到唯一的 Cache 位置
- 硬件简单，但易发生冲突失效
- $S = B$ (组数等于块数)

2. N-路组相联 (N-Way Set Associative)

- 每个组有 N 个块 ($1 < N < B$)
- 一个地址可以放在组内任意一个块 (Way)
- 在硬件开销和冲突减少之间折中
- $S = B/N$
- 常见：2-路、4-路、8-路组相联

3. 全相联 (Fully Associative)

- 所有块都在一个组中 ($N = B, S = 1$)
- 一个地址可以放在 Cache 任意位置
- 冲突失效最少，但硬件开销最大
- 适用于小容量 Cache (如 TLB)

3.3 三种组织方式对比表

组织方式	路数 N	组数 S	特点
直接映射	$N = 1$	$S = B$	简单；冲突多
N -路组相联	$1 < N < B$	$S = B/N$	折中方案
全相联	$N = B$	$S = 1$	灵活；硬件贵

4 直接映射 Cache 地址分割

4.1 地址字段划分

对于一个 32 位地址，直接映射 Cache 将其分为三个字段：

核心公式

Tag	Set (Index)	Byte Offset
高位	组号	块内偏移

- **Byte Offset**: 块内字节偏移， $\log_2(b)$ 位
- **Set (Index)**: 组号， $\log_2(S)$ 位
- **Tag**: 地址高位，用于判断 Cache 中的数据是否是需要的地址

例题

例：Cache 容量 $C = 8$ words，块大小 $b = 1$ word，直接映射。

- $B = C/b = 8$ 个块
- 直接映射 $\Rightarrow S = B = 8$ 组
- 设按字寻址：Offset = $\log_2(1) = 0$ 位（无偏移位）
- Index = $\log_2(8) = 3$ 位
- 剩余为 Tag（27 位，对 32-bit 地址）

Tag (27 bits)	Index (3 bits)
---------------	----------------

内存地址 0x00...10 映射到 Index = $10_{\text{bin}} = 2_{\text{dec}} \Rightarrow$ Set 2 (010)。
内存地址 0x00...24 映射到 Index = $100_{\text{bin}} = 4_{\text{dec}} \Rightarrow$ Set 4 (100)。

4.2 失效率计算示例

例题

场景：直接映射 Cache, $C = 8$ words, $b = 1$ word。执行以下 ARM 汇编代码：

```
MOV R0, #5
MOV R1, #0
LOOP:
  CMP R0, #0
  BEQ DONE
  LDR R2, [R1, #4]      ; 访问 mem[0x00...04]
  LDR R3, [R1, #12]     ; 访问 mem[0x00...0C]
  LDR R4, [R1, #8]      ; 访问 mem[0x00...08]
  SUB R0, R0, #1
  B LOOP
DONE:
```

问：Cache 的失效率 (Miss Rate) 是多少？

分析：

- 指令访问 (ICACHE) 和数据访问分开考虑。此例考察数据 Cache。
- 第一次循环：LDR R2 (mem[4])、LDR R3 (mem[12])、LDR R4 (mem[8])。每个地址都是首次访问 $\Rightarrow$ **Compulsory Miss** (3 次缺失)。
- 第二次及后续循环 (共 5 次循环)：数据已在 Cache 中 $\Rightarrow$ 全部命中。
- 总访存次数 = 3 loads $\times$ 5 循环 = 15 次
- 缺失次数 = 3 (仅第一次循环)

$$\text{Miss Rate} = \frac{3}{15} = 20\%$$

5 三种缺失类型 (Types of Misses)

考试重点

任胜兵老师强调：必须能区分三种缺失类型，这是考试必考概念！

5.1 三种缺失类型详解

1. 强制性缺失 (Compulsory Miss) — 也称冷启动缺失 (Cold Miss)

- 数据第一次被访问时必然发生

- 增大块大小 (b) 可以借助空间局部性减少该类缺失

2. 容量缺失 (Capacity Miss)

- Cache 太小，无法容纳当前需要的所有数据
- 即使使用全相联也会发生
- 增大 Cache 容量 (C) 可以减少该类缺失

3. 冲突缺失 (Conflict Miss) —也称碰撞缺失 (Collision Miss)

- 多个数据映射到同一个 Cache 位置，即使 Cache 有空位
- 只发生在直接映射和组相联 Cache 中
- 增大相联度 (N) 可以减少该类缺失

5.2 三种缺失类型对比表

2gray!10white			
缺失类型	原因	减少方法	说明
强制性缺失 (Compulsory)	数据首次被访问	增大块大小 (b)	也叫冷启动缺失；任何 Cache 都会发生
容量缺失 (Capacity)	Cache 总容量不足	增大 Cache 总容量 (C)	全相联也会有，但与块/组无关
冲突缺失 (Conflict)	多数据映射同一位置	增大相联度 (N)	直接映射最多，全相联为零

5.3 冲突缺失计算示例

例题

场景：直接映射 Cache, $C = 8$ words, $b = 1$ word, 执行：

```
MOV R0, #5
MOV R1, #0
LOOP:
  CMP R0, #0
  BEQ DONE
  LDR R2, [R1, #0x4]      ; mem[0x00...04] → Index = 001 (Set 1)
  LDR R3, [R1, #0x24]     ; mem[0x00...24] → Index = 001 (Set 1)
  SUB R0, R0, #1
  B LOOP
DONE:
```

分析：

- mem[0x00...04] 和 mem[0x00...24] 的 Index 都是 001, 映射到同一个 Set 1。
- 第一次循环：访问 0x04（缺失，载入 Set 1）→ 访问 0x24（缺失，驱逐 0x04，载入 Set 1）。
- 第二次循环（R0=4）：访问 0x04（又缺失，驱逐 0x24）→ 访问 0x24（又缺失，驱逐 0x04）。
- 每次循环两者互相驱逐——每次访问都缺失。
- 总访存次数 = 2 loads × 5 循环 = 10 次

$$\text{Miss Rate} = \frac{10}{10} = 100\% \quad \text{全是 Conflict Misses!}$$

对比：用 2-路组相联后，Miss Rate = 2/10 = 20%。

⇒ 增大相联度可消除冲突缺失。

6 LRU 替换策略

考试重点

当 Cache 满时，需要选择哪个块被换出。LRU (Least Recently Used) 是最常用的替换策略。

6.1 LRU 原理

- 每个块记录一个使用位 (Use bit / U bit)
- 当块被访问时, $U = 1$
- 需要替换时, 选择 $U = 0$ (最近未使用) 的块
- 当所有块的 U 都为 1 时, 将其他块清为 0

6.2 LRU 替换示例

对于 2-路组相联 Cache, 两个 Way (Way 0 和 Way 1):

- 先访问的数据进入 Way 0 ($U=1$)
- 再访问的新数据进入 Way 1 ($U=1$, Way 0 的 $U \rightarrow 0$)
- 第三个地址访问同一 Set, 替换 $U=0$ 的 Way 0

Miss Penalty: 从低层存储取回一个块所需的时间。

7 AMAT 公式

考试重点

AMAT (Average Memory Access Time) 是衡量存储系统性能的核心指标。必须熟记并会计算。

7.1 基本 AMAT 公式

核心公式

对于两级层次 (Cache + 主存):

$$AMAT = t_{\text{cache}} + MR_{\text{cache}} \times t_{\text{MM}}$$

对于三级层次 (Cache + 主存 + 虚拟内存):

$$AMAT = t_{\text{cache}} + MR_{\text{cache}} \times [t_{\text{MM}} + MR_{\text{MM}} \times t_{\text{VM}}]$$

其中:

- t_{cache} : Cache 命中时间
- t_{MM} : 主存访问时间
- t_{VM} : 虚拟内存 (硬盘) 访问时间
- MR : Miss Rate (缺失率)

7.2 AMAT 计算示例

例题

- 例：处理器有 2 级层次：Cache 和主存。
- $t_{\text{cache}} = 1$ 周期
 - $t_{\text{MM}} = 100$ 周期
 - 程序有 2000 次访存，其中 1250 次在 Cache 命中（MR = 0.375）

计算 AMAT：

$$AMAT = 1 + 0.375 \times 100 = 1 + 37.5 = \boxed{38.5 \text{ cycles}}$$

解释：虽然 Cache 命中只需 1 周期，但由于 37.5% 的缺失率，平均每次访问要等 38.5 周期。

7.3 Cache 参数对 AMAT 的影响

	参数变化	对 Miss Rate 的影响	副作用
2gray!10white	增大 Cache 容量 (C)	↓ 容量缺失	访问时间 t_{cache} 可能增加
	增大块大小 (b)	↓ 强制性缺失	↑ 冲突缺失
	增大相联度 (N)	↓ 冲突缺失	硬件复杂度增加

8 多级 Cache

8.1 L1 / L2 / L3 Cache

- L1 Cache: 小而快（如 16 KB，1 周期）
- L2 Cache: 更大更慢（如 256 KB，2–6 周期）
- L3 Cache: 更大（数 MB，共享）
- 多数现代 PC 都有 L1、L2 和 L3 Cache

9 虚拟内存 (Virtual Memory)

9.1 虚拟内存的作用

考试重点

虚拟内存给程序一个比物理内存大得多的地址空间的错觉。

- 虚拟地址 (Virtual Address): 程序使用的地址
- 物理地址 (Physical Address): DRAM 中的实际地址

- CPU 将虚拟地址翻译 (translate) 成物理地址
- 物理内存 (DRAM) 作为硬盘的”Cache”
- 内存保护：每个程序有自己的页表，互不干扰

9.2 Cache 与虚拟内存的类比

	Cache	虚拟内存
	Block	Page (页)
2gray!10white	Block Size	Page Size (页大小)
	Block Offset	Page Offset (页偏移)
	Miss	Page Fault (缺页)
	Tag	Virtual Page Number (虚拟页号)

9.3 页表 (Page Table)

- 页大小：一次从硬盘传送到 DRAM 的数据量（通常 4 KB）
- 地址翻译：从虚拟地址确定物理地址
- 页表：用于翻译虚拟地址到物理地址的查找表
- 每个虚拟页在页表中有一条目：Valid bit + Physical Page Number
- VPN (Virtual Page Number) 作为页表的索引

例题

页表地址翻译示例：

系统参数：

- 虚拟内存大小：2 GB = 2³¹ bytes
- 物理内存大小：128 MB = 2²⁷ bytes
- 页大小：4 KB = 2¹² bytes

地址划分：

- 虚拟地址：31 bits (VPN 19 bits + Page Offset 12 bits)
- 物理地址：27 bits (PPN 15 bits + Page Offset 12 bits)
- 虚拟页数 = 2¹⁹，物理页数 = 2¹⁵

翻译 VA 0x247C：

- VPN = 0x2 (高 19 位)
- 查页表：Entry 2 → PPN = 0x7FFF
- Page Offset = 0x47C (低 12 位)
- 物理地址 = 0x7FFF47C

9.4 页表的挑战与 TLB

考点提醒

页表的两大问题：

1. 页表很大（通常放在物理内存中）
2. 每次访存需要 2 次主存访问：一次查页表（翻译）+ 一次访问数据。性能减半！

9.5 TLB (Translation Lookaside Buffer)

考试重点

TLB：最近地址翻译的小型 Cache，将大多数访存从 2 次内存访问减少到 1 次。

- TLB 利用页表访问的高时间局部性（页较大，连续访存往往在同一页内）
- 小型、快速（ < 1 周期），通常 16–512 条目
- 多为全相联（Fully Associative）
- 命中率通常 $> 99\%$

9.6 内存保护

- 多个进程同时运行，每个进程有自己的页表
- 每个进程可以使用整个虚拟地址空间
- 一个进程只能访问其页表中映射的物理页面
- 一个程序（或病毒）不能破坏另一个程序的内存

10 Amdahl 定律简介

考试重点

Amdahl 定律：提高系统某一部分的性能，效果受限于该部分在总运行时间中所占的比例。

如果某子系统仅占总体性能的很小部分，优化它不会显著改善总体性能。

11 本章总结

1gray!5white

问题	答案
Cache 中存储什么数据？	最近使用的数据（时间局部性）和相邻数据（空间局部性）
如何找到数据？	由数据地址决定组号；组内由 Tag 匹配
替换什么数据？	最近最少使用的（LRU）

11.1 各级问题与减少方法汇总

	缺失类型	减少方法	副作用/代价
2gray!10white	强制性缺失	增大块大小 (b)	可能增加冲突缺失
	容量缺失	增大 Cache 容量 (C)	访问时间可能增加
	冲突缺失	增大相联度 (N)	硬件复杂度增加

12 考试重点提示

考试重点提示 (任胜兵老师)

1. 局部性判断 (必考)

- 给一段代码, 判断哪些访问体现时间局部性、哪些体现空间局部性
- 记忆口诀: 同一数据反复用 = 时间局部性; 相邻数据依次用 = 空间局部性

2. Cache 失效率计算 (必考计算题)

- 直接映射 Cache: 给访问序列, 手动模拟 Tag/Index 映射, 统计命中/缺失次数
- 公式: $\text{Miss Rate} = \text{缺失次数} / \text{总访存次数}$
- 典型考法: "15 次访问 3 次缺失 $\rightarrow 20\%$ "
- 注意: 区分 Compulsory Miss (首次访问) 和 Conflict Miss (映射冲突)

3. 三种缺失类型 (概念题)

- Compulsory (强制性/冷启动): 第一次访问必然发生
- Capacity (容量): Cache 太小装不下
- Conflict (冲突): 地址映射到同一位置, 即使有空位
- 易错点: 全相联 Cache 也有容量缺失, 但没有冲突缺失

4. 三种 Cache 组织方式对比

- 直接映射: 简单、便宜、冲突多
- 组相联: 折中方案, N -路 (N 通常是 2, 4, 8)
- 全相联: 灵活、硬件贵、冲突最少

5. AMAT 公式 (计算题)

- $AMAT = t_{hit} + MR \times t_{miss}$
- 给命中时间、缺失率、缺失代价 $\rightarrow$ 求平均访问时间

6. 虚拟内存 + TLB (概念题)

- 虚拟地址 $\rightarrow$ (页表/翻译) $\rightarrow$ 物理地址
- TLB = 页表的 Cache, 全相联
- Page Fault = 虚拟内存的 Miss
- 每个进程独立页表 $\rightarrow$ 内存保护

祝考试顺利！