

数字电路设计—DDCA 第 2 章

组合逻辑设计详细学习笔记

基于 *Digital Design and Computer Architecture: ARM[®] Edition*

Sarah L. Harris & David Money Harris, © 2015

2026 年 6 月 15 日

资料来源：DDCA ARM Edition Chapter 2 “Combinational Logic Design” (172 页)

笔记风格：中文考点总结，英文术语括注，每页标注 [p.X]

1 第 2 章总览与引言

1.1 章节主题

[p.2]

第 2 章涵盖以下核心主题：

- (1) 布尔方程 (Boolean Equations)
- (2) 布尔代数 (Boolean Algebra)
- (3) 从逻辑到门电路 (From Logic to Gates)
- (4) 多级组合逻辑 (Multilevel Combinational Logic)
- (5) X 和 Z 状态 (X's and Z's)
- (6) 卡诺图 (Karnaugh Maps / K-Maps)
- (7) 组合逻辑构建模块 (Combinational Building Blocks)
- (8) 时序 (Timing)

1.2 逻辑电路基本概念

[p.3–p.5]

一个逻辑电路由以下要素构成 [p.3]:

- **输入 (Inputs):** 外部信号进入电路的端口
- **输出 (Outputs):** 电路产生的结果信号
- **功能规范 (Functional specification):** 定义输入与输出之间的逻辑关系
- **时序规范 (Timing specification):** 定义信号变化的时间约束

两类逻辑电路 [p.5]:

1. **组合逻辑 (Combinational Logic)**——无记忆性，输出仅取决于当前输入值
2. **时序逻辑 (Sequential Logic)**——有记忆性，输出取决于当前及之前的输入值

1.3 组合电路构成规则

[p.6]

组合电路的三个必要规则:

- (1) 每个元件必须是组合逻辑元件
- (2) 每个节点要么是输入节点，要么连接到唯一一个输出
- (3) 电路中不包含环状路径 (no cyclic paths)

2 布尔方程 (Boolean Equations)

2.1 基本定义

[p.8]

补 (Complement) 带横线的变量，如 $\overline{A}, \overline{B}, \overline{C}$ 。表示对变量的取反操作 [p.8]

文字 (Literal) 变量或其补，如 $A, \overline{A}, B, \overline{B}, C, \overline{C}$ [p.8]

蕴含项 (Implicant) 文字的乘积 (AND)，如 $ABC, \overline{A}C, BC$ [p.8]

最小项 (Minterm) 包含所有输入变量的乘积 (AND) 项，如 $ABC, \overline{A}BC, \overline{A}\overline{B}C$ [p.8]

最大项 (Maxterm) 包含所有输入变量的和 (OR) 项，如 $(A+B+C), (\overline{A}+B+C), (\overline{A}+\overline{B}+C)$
[p.8]

2.2 SOP 形式（积之和，Sum-of-Products）

[p.9–p.13]

SOP 形式的基本原理：

- 所有布尔方程都可以写成 SOP 形式 [p.9]
- 真值表的每一行对应一个最小项 (minterm) [p.10]
- 最小项是文字的乘积 (AND)，且仅在该行取值为 TRUE [p.10]
- 通过将输出为 1 的各行最小项进行 OR 运算，得到 SOP 表达式 [p.11–p.13]

示例 [p.13]：

A	B	Y	最小项 (Minterm)
0	0	0	$\overline{A}\overline{B}$
0	1	1	$\overline{A}B$
1	0	0	$A\overline{B}$
1	1	1	AB

$$Y = F(A, B) = \overline{A}B + AB = \Sigma(1, 3)$$

2.3 POS 形式（和之积，Product-of-Sums）

[p.14–p.16]

POS 形式的基本原理：

- 所有布尔方程都可以写成 POS 形式 [p.14]
- 真值表的每一行对应一个最大项 (maxterm) [p.14]
- 最大项是文字的和 (OR)，且仅在该行取值为 FALSE [p.15]
- 通过将输出为 0 的各行最大项进行 AND 运算，得到 POS 表达式 [p.16]

示例 [p.16]：

$$Y = F(A, B) = (A + B)(\overline{A} + B) = \Pi(0, 2)$$

2.4 SOP 与 POS 的关系

[p.17]

SOP 和 POS 形式之间存在互补关系。例如：

- $\Sigma(0, 2)$ 与 $\Pi(0, 2)$ 互补
- $\Sigma(0, 2)$ 的补是 $\Sigma(1, 3)$
- 因此 $\Sigma(1, 3) = \Pi(0, 2)$

2.5 布尔方程示例：午餐问题

[p.18–p.21]

问题：去食堂吃饭，以下情况不吃 ($E=0$)：餐厅不开 ($O=0$) 或只有热狗 ($C=1$)。写出真值表并求 SOP/POS 形式。

真值表 [p.19]：

O	C	E
0	0	0
0	1	0
1	0	1
1	1	0

- SOP: $E = O\overline{C} = \Sigma(2)$ [p.21]

- POS: $E = (O + C)(O + \overline{C})(\overline{O} + \overline{C}) = \Pi(0, 1, 3)$ [p.21]

3 布尔代数 (Boolean Algebra)

3.1 对偶性 (Duality)

[p.23]

布尔代数中，公理和定理具有对偶性：将 AND($\cdot$) 与 OR($+$) 互换，0 与 1 互换，即可得到对偶形式。

3.2 布尔公理 (Boolean Axioms)

[p.24–p.26]

编号	公理 (原形式)	对偶形式
A1	$B = 0 \text{ if } B \neq 1$	$B = 1 \text{ if } B \neq 0$ (二元域)
A2	$\bar{0} = 1$	$\bar{1} = 0$ (NOT)
A3	$0 \cdot 0 = 0$	$1 + 1 = 1$ (AND/OR)
A4	$1 \cdot 1 = 1$	$0 + 0 = 0$ (AND/OR)
A5	$0 \cdot 1 = 1 \cdot 0 = 0$	$1 + 0 = 0 + 1 = 1$ (AND/OR)

3.3 单变量布尔定理 (T1–T5)

[p.27–p.40]

编号	定理 (原形式)	对偶形式	名称
T1	$B \cdot 1 = B$	$B + 0 = B$	同一律 (Identity)
T2	$B \cdot 0 = 0$	$B + 1 = 1$	零元律 (Null Element)
T3	$B \cdot B = B$	$B + B = B$	重叠律 (Idempotency)
T4	$\overline{\overline{B}} = B$	——	还原律 (Involution)
T5	$B \cdot \overline{B} = 0$	$B + \overline{B} = 1$	互补律 (Complements)

各定理说明:

- **T1 同一律** [p.30–p.31]: $B \cdot 1 = B$; $B + 0 = B$ 。与 1 相 AND 或与 0 相 OR 不变。
- **T2 零元律** [p.32–p.33]: $B \cdot 0 = 0$; $B + 1 = 1$ 。与 0 相 AND 得 0, 与 1 相 OR 得 1。
- **T3 重叠律** [p.34–p.35]: $B \cdot B = B$; $B + B = B$ 。自与或自或等于自身。
- **T4 还原律** [p.36–p.37]: $\overline{\overline{B}} = B$ 。双重否定等于自身。
- **T5 互补律** [p.38–p.39]: $B \cdot \overline{B} = 0$; $B + \overline{B} = 1$ 。变量与其补的 AND 为 0, OR 为 1。

3.4 多变量布尔定理 (T6–T11)

[p.41–p.63]

编号	定理 (原形式)	对偶形式	名称
T6	$B \cdot C = C \cdot B$	$B + C = C + B$	交换律 (Commutativity)
T7	$(B \cdot C) \cdot D = B \cdot (C \cdot D)$	$(B + C) + D = B + (C + D)$	结合律 (Associativity)
T8	$B(C + D) = BC + BD$	$B + CD = (B + C)(B + D)$	分配律 (Distributivity)
T9	$B(B + C) = B$	$B + BC = B$	吸收律 (Covering)
T10	$BC + B\bar{C} = B$	$(B + C)(B + \bar{C}) = B$	合并律 (Combining)
T11	$BC + \bar{B}D + CD$ $= BC + \bar{B}D$	$(B + C)(\bar{B} + D)(C + D)$ $= (B + C)(\bar{B} + D)$	一致律 (Consensus)

重要注意 [p.62]: T8 的对偶形式 $B + CD = (B + C)(B + D)$ 与传统代数不同——在布尔代数中, OR 也可以对 AND 分配!

3.5 定理证明方法

[p.43–p.44]

两种证明方法:

方法 1: 完全归纳法 (Perfect Induction) [p.44]: 也称穷举法, 检查所有可能输入值组合。如果对所有输入组合两种表达式产生相同输出, 则它们相等。

示例: T6 交换律证明 [p.45–p.46]

B	C	BC	CB
0	0	0	0
0	1	0	0
1	0	0	0
1	1	1	1

方法 2: 使用其它定理和公理推导 [p.43]: 将等式的一边化简为另一边。

T9 吸收律证明——方法 1 完全归纳 [p.52–p.54]:

B	C	$B + C$	$B(B + C)$
0	0	0	0
0	1	1	0
1	0	1	1
1	1	1	1

T9 吸收律证明——方法 2 定理推导 [p.56]:

$$\begin{aligned}
 B(B + C) &= B \cdot B + B \cdot C && \text{(T8 分配律)} \\
 &= B + BC && \text{(T3 重叠律)} \\
 &= B(1 + C) && \text{(T8 分配律)} \\
 &= B(1) && \text{(T2 零元律)} \\
 &= B && \text{(T1 同一律)}
 \end{aligned}$$

T10 合并律证明 [p.58]:

$$\begin{aligned}
 BC + B\bar{C} &= B(C + \bar{C}) && \text{(T8 分配律)} \\
 &= B(1) && \text{(T5' 互补律)} \\
 &= B && \text{(T1 同一律)}
 \end{aligned}$$

T11 一致律证明 [p.73]:

$$\begin{aligned}
 BC + \bar{B}D + CD &= BC + \bar{B}D + CD(B + \bar{B}) && \text{(T10 合并律/T5')} \\
 &= BC + \bar{B}D + BCD + \bar{B}CD && \text{(T6 交换律)} \\
 &= (BC + BCD) + (\bar{B}D + \bar{B}CD) && \text{(T7 结合律)} \\
 &= BC + \bar{B}D && \text{(T9' 吸收律)}
 \end{aligned}$$

4 化简方法与示例

4.1 化简方法汇总

[p.67–p.69, p.78, p.87, p.89]

化简布尔表达式的基本方法:

- (1) 分配律 (**T8, T8'**): $B(C + D) = BC + BD$; $B + CD = (B + C)(B + D)$
- (2) 吸收律 (**T9'**): $A + AP = A$
- (3) 合并律 (**T10**): $PA + P\bar{A} = P$
- (4) 展开: $P = PA + P\bar{A}$; $A = A + AP$
- (5) 重复: $A = A + A$
- (6) 简化定理: $PA + \bar{A} = P + \bar{A}$; $\bar{P}A + A = \bar{P} + A$

4.2 简化定理的证明

[p.70–p.71]

定理: $PA + \bar{A} = P + \bar{A}$

方法 1:

$$\begin{aligned}
 PA + \bar{A} &= PA + (\bar{A} + \bar{A}P) && \text{(T9' 吸收律)} \\
 &= PA + P\bar{A} + \bar{A} && \text{(T6 交换律)} \\
 &= P(A + \bar{A}) + \bar{A} && \text{(T8 分配律)} \\
 &= P(1) + \bar{A} && \text{(T5' 互补律)} \\
 &= P + \bar{A} && \text{(T1 同一律)}
 \end{aligned}$$

方法 2:

$$\begin{aligned}
 PA + \bar{A} &= (\bar{A} + A)(\bar{A} + P) && \text{(T8' 分配律)} \\
 &= 1 \cdot (\bar{A} + P) && \text{(T5' 互补律)} \\
 &= \bar{A} + P && \text{(T1 同一律)}
 \end{aligned}$$

4.3 化简示例

[p.76–p.92]

示例 1 [p.77]: $Y = A\bar{B} + AB$

$$Y = A\bar{B} + AB = A \quad \text{(T10 合并律)}$$

示例 2 [p.79–p.80]: $Y = \bar{A}(\bar{A}B + \bar{A}BC)$

$$\begin{aligned}
 Y &= \bar{A}(\bar{A}B(1 + C)) && \text{(T8)} \\
 &= \bar{A}(\bar{A}B(1)) && \text{(T2')} \\
 &= \bar{A}(\bar{A}B) && \text{(T1)} \\
 &= (\bar{A}\bar{A})B = \bar{A}B && \text{(T3, T7)}
 \end{aligned}$$

示例 3 [p.83]: $Y = \bar{A}BC + \bar{A}$ (其中 $\bar{A} = A'$)

$$Y = \bar{A} \quad \text{(T9' 吸收律: } X + XY = X\text{)}$$

示例 4 [p.84–p.86]: $Y = A\bar{B}C + ABC + \bar{A}BC$

$$\begin{aligned}
 Y &= A\bar{B}C + ABC + ABC + \bar{A}BC && \text{(T3' 重叠律)} \\
 &= (A\bar{B}C + ABC) + (ABC + \bar{A}BC) && \text{(T7')} \\
 &= AC + BC && \text{(T10 合并律)}
 \end{aligned}$$

示例 5 [p.88]: $Y = AB + BC + \overline{B}\overline{D} + A\overline{C}\overline{D}$

方法 1: 使用 T11 一致律和 T9 吸收律。方法 2:

$$\begin{aligned} Y &= AB + BC + \overline{B}\overline{D} + A\overline{C}\overline{D} + A\overline{D} \quad (\text{T11}) \\ &= AB + BC + \overline{B}\overline{D} + A\overline{D} \quad (\text{T9}) \\ &= AB + BC + \overline{B}\overline{D} \quad (\text{T11}) \end{aligned}$$

示例 6 [p.90–p.92]: $Y = (A + BC)(A + DE)$

使用 T8' (优先使用!): $W + XZ = (W + X)(W + Z)$

$$\begin{aligned} Y &= (A + BC)(A + DE) \\ &\stackrel{\text{令 } X=BC, Z=DE}{=} (A + X)(A + Z) \\ &= A + XZ \quad (\text{T8'}) \\ &= A + BCDE \end{aligned}$$

4.4 乘开为 SOP 形式 (Multiplying Out)

[p.93–p.94]

SOP 形式: 所有乘积仅包含文字 (不能有括号内的 OR 运算)。[p.93]

示例 [p.94]: $Y = (A + C + D + E)(A + B)$

$$\begin{aligned} Y &= (A + (C + D + E))(A + B) \\ &\stackrel{\text{令 } X=C+D+E, Z=B}{=} (A + X)(A + Z) \\ &= A + XZ = A + (C + D + E)B \\ &= A + BC + BD + BE \end{aligned}$$

标准 SOP 形式示例: $Y = AB + B\overline{C} + DE$; $Z = A + BC + \overline{D}EF$

4.5 因式分解为 POS 形式 (Factoring)

[p.96–p.98]

POS 形式: 所有和项仅包含文字。[p.96]

示例 1 [p.97]: $Y = A + \overline{B}CDE$

$$\begin{aligned} Y &= (A + \overline{B}C)(A + DE) \quad (\text{T8' 令 } X = \overline{B}C, Z = DE) \\ &= (A + \overline{B})(A + C)(A + D)(A + E) \quad (\text{T8'}) \end{aligned}$$

示例 2 [p.98]: $Y = AB + \overline{C}DE + F$ (略, 多步 T8' 展开)

标准 POS 形式示例: $Y = (A + B)(C + D)(\overline{E} + F)$; $Z = A(B + C)(\overline{D} + E)$

5 德摩根定理 (DeMorgan's Theorem)

5.1 T12 德摩根定理

[p.99–p.109]

编号	定理	对偶形式	名称
T12	$\overline{B_0 B_1 B_2 \dots} = \overline{B_0} + \overline{B_1} + \overline{B_2} + \dots$	$\overline{B_0 + B_1 + B_2 + \dots} = \overline{B_0} \cdot \overline{B_1} \cdot \overline{B_2} \dots$	德摩根定理

关键含义 [p.100–p.103]:

- 原形式: 乘积的补等于补的和—— $\overline{A \cdot B} = \overline{A} + \overline{B}$
- 对偶形式: 和的补等于补的积—— $\overline{A + B} = \overline{A} \cdot \overline{B}$

示例 1 [p.105–p.106]: $Y = \overline{(A + BD)C}$

$$\begin{aligned} Y &= \overline{(A + BD)C} \\ &= \overline{(A \cdot \overline{BD})} + \overline{C} \\ &= \overline{A} \overline{\overline{BD}} + \overline{C} \end{aligned}$$

示例 2 [p.107–p.108]: $Y = \overline{(\overline{ACE} + D)} + B$

$$\begin{aligned} Y &= \overline{(\overline{ACE} + D)} \cdot \overline{B} \\ &= \overline{(\overline{ACE} \cdot \overline{D})} \cdot \overline{B} \\ &= ((\overline{AC} + \overline{E}) \cdot \overline{D}) \cdot \overline{B} \\ &= (AC\overline{D} + \overline{D}\overline{E}) \cdot \overline{B} \\ &= AC\overline{B}\overline{D} + \overline{B}\overline{D}\overline{E} \end{aligned}$$

6 气泡推送 (Bubble Pushing)

6.1 气泡推送规则

[p.110–p.117]

两种方向 [p.110]:

- 向后推送: 气泡在门的输入端, 便于人理解。改变门体 (Body), 向输入端添加气泡。
- 向前推送: 气泡在门的输出端, 便于晶体管实现。改变门体, 向输出端添加气泡。

规则 [p.113]:

- (1) 从输出端开始，向输入端方向工作
- (2) 将最终输出端的气泡向后推送
- (3) 绘制门，使气泡相互抵消

示例 [p.117]: 对给定的含气泡电路，经过气泡推送后得到 $Y = \overline{A}BC + D$

7 从逻辑到门电路 (From Logic to Gates)

7.1 两级逻辑

[p.118]

两级逻辑 (Two-level logic): AND 门后接 OR 门。示例: $Y = \overline{A}BC + A\overline{B}C + ABC\overline{C}$

7.2 电路原理图规则

[p.119, p.122]

- 输入在左侧 (或顶部)，输出在右侧 (或底部) [p.119]
- 门从左到右排列
- 使用直线连接最佳
- T 形交叉点表示导线连接
- 交叉处有圆点表示连接，无圆点表示不连接 [p.122]

7.3 多输出电路：优先级电路 (Priority Circuit)

[p.123–p.125]

优先级电路：输出对应于最高有效的输入位。

真值表 [p.124]:

A_3	A_2	A_1	A_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	X	0	0	1	0
0	1	X	X	0	1	0	0
1	X	X	X	1	0	0	0

7.4 无关项 (Don't Cares)

[p.126]

在优先级电路中使用无关项 ('X'/'Don't Care') 可以大大简化真值表。无关项表示输入组合不会出现或输出可以任意取值的条件。

化简后的逻辑表达式 [p.126]:

$$\begin{aligned} Y_3 &= A_3 \\ Y_2 &= \overline{A_3} A_2 \\ Y_1 &= \overline{A_3} \overline{A_2} A_1 \\ Y_0 &= \overline{A_3} \overline{A_2} \overline{A_1} A_0 \end{aligned}$$

8 X 和 Z 状态 (X's and Z's)

8.1 竞争: X 状态 (Contention)

[p.127]

- **竞争 (Contention):** 电路同时尝试将输出驱动为 1 和 0 [p.127]
- 实际值处于中间状态——可能是 0、1 或在禁止区域
- 可能随电压、温度、时间和噪声而变化
- 通常导致过大的功耗
- **警告:** 竞争通常表示电路存在 bug。X 同时用于“无关项” (Don't Care) 和竞争状态——需要根据上下文区分 [p.127]

8.2 浮空: Z 状态 (Floating / High Impedance)

[p.128–p.130]

- **浮空 (Floating / High-Z):** 高阻抗、开路状态 [p.128]
- 浮空输出可能是 0、1 或中间值——电压表无法判断节点是否浮空
- **三态缓冲器 (Tristate Buffer)** [p.128–p.129]: 当使能端 $E=0$ 时输出高阻 Z, $E=1$ 时输出跟随输入 A

三态缓冲器真值表 [p.128]:

E	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1

三态总线 (Tristate Busses) [p.130]:

- 多个驱动器共享同一条总线
- 任何时刻恰好只有一个驱动器处于活动状态
- 当设备处于高阻抗状态时，不与总线交互，其他设备可以无干扰地通信
- 典型应用：处理器、视频、以太网、内存之间的共享总线

9 卡诺图 (Karnaugh Maps / K-Maps)

9.1 卡诺图基本原理

[p.131–p.135]

卡诺图是一种图形化的布尔表达式化简方法。其核心思想：

$$PA + P\bar{A} = P$$

卡诺图规则 [p.135]:

- (1) 每个 1 必须至少被圈一次
- (2) 每个圈在每一维上必须跨越 2 的幂次个方格（即 1, 2, 4 个）
- (3) 每个圈必须尽可能大
- (4) 圈可以环绕边界
- (5) 无关项 (X) 仅在有助于最小化方程时才被圈入

圈的内容： 1 和 X，不能是 0。**圈的长宽：** 2 的幂次方。**圈的个数：** 尽可能少。**边界：** 可以环绕。

9.2 关键定义

[p.134]

蕴含项 (Implicant) 文字的乘积，如 ABC, AC, BC

主蕴含项 (Prime Implicant) 对应于 K 图中最大可能圈的蕴含项

9.3 3 变量卡诺图

[p.131–p.133]

3 变量 K 图的布局:

		AB		
		00	01	11
10	$\begin{array}{c} C \\ \hline \overline{A}\overline{B}\overline{C} \\ \hline \overline{A}\overline{B}C \end{array}$	0	$\overline{A}\overline{B}\overline{C}$	$\overline{A}B\overline{C}$
		1	$\overline{A}BC$	ABC

注意: K 图布局为格雷码 (Gray Code) 编码——相邻方格之间只有一个变量发生变化。

3 变量 K 图化简示例 [p.132–p.133]:

A	B	C
0	0	0
1	0	0
0	0	1
1	0	1
0	1	0
0	1	1
0	1	0
1	0	0
0	0	1
1	0	1
0	1	1
0	1	0
1	1	1
0	1	0

Y
AB
10
$\begin{array}{c} C \\ \hline 0 \end{array}$
0

$$Y = \overline{A}$$

第二个例子 [p.133]:

$$Y = \overline{A}\overline{B} + \overline{A}C = \overline{A}(\overline{B} + C)$$

9.4 4 变量卡诺图

[p.136–p.138]

4 变量 K 图的布局:

Y				
AB				
	00	01	11	
10				
CD m_8	00	m_0	m_4	m_{12}
m_9	01	m_1	m_5	m_{13}
m_{11}	11	m_3	m_7	m_{15}
m_{10}	10	m_2	m_6	m_{14}

4 变量 K 图化简示例 [p.136–p.138]:

真值表 [p.136]:

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

K 图 [p.137–p.138]:

Y					
AB					
10	CD	00	01	11	
	1	00	1	0	0
1	1	01	0	1	0
		11	1	1	0
0	1	10	1	1	1

化简结果 [p.138]:

$$Y = \overline{A}\overline{C} + \overline{A}BD + A\overline{B}\overline{C} + BD$$

9.5 含无关项的卡诺图

[p.139–p.141]

当存在无关项 (Don't Care, X) 时, 可以将 X 视为 1(如果有助于形成更大圈) 或 0(如果没有帮助)。

含无关项的 K 图示例 [p.139–p.141]:

K 图含 X [p.140]:

Y					
AB					
10	CD	00	01	11	
	1	00	1	0	X
1	1	01	0	X	X
		11	1	1	X
X	1	10	1	1	X

化简结果 [p.141]:

$$Y = \overline{A} + BD + \overline{C}$$

10 QM 化简法 (Quine-McCluskey Method)

10.1 QM 方法概述

[p.143–p.146]

卡诺图的优缺点 [p.143]:

- 优点: 直观, 适合手工化简
- 缺点: 输入变量较多时处理困难 (超过 5-6 个变量), 不便于计算机编程实现

QM 方法 (Quine-McCluskey method) [p.143–p.146]: 一种系统化的化简方法, 适合计算机编程实现。

QM 步骤:

步骤 1: 将逻辑函数表示为最小项之和

例如: $Y(A, B, C, D) = \sum(1, 3, 5, 7, 8)$ [p.143]

步骤 2: 按照含有 1 的个数将各最小项进行分类 [p.143]

步骤 3: 合并两个最小项

两个项只有一个逻辑变量的取值不同 (一个为 0, 一个为 1), 就可以合并成一个项。那个不同的变量取 “-” (即随便 0 或 1)。

不能继续合并的项标记 P(PI, Prime Implicant), 可以继续合并的标记 $\checkmark$ 。 [p.144]

步骤 4: 继续合并, 直到所有项不能合并为止 [p.145]

步骤 5: 写出布尔表达式

对示例得到: $Y = P_0 + P_1 = A\bar{B}\bar{C}\bar{D} + \bar{A}D$ [p.146]

示例详细过程 [p.143–p.146]:

- 函数: $Y(A, B, C, D) = \sum m(1, 3, 5, 7, 8)$
- 二进制表示: 1=0001, 3=0011, 5=0101, 7=0111, 8=1000
- 按 1 的个数分组:
 - 含 1 个 1: m8 (1000)
 - 含 2 个 1: m1 (0001), m3 (0011 含 2 个 1? 实际 m1=0001 含 1 个 1, m8=1000 含 1 个 1, m3=0011 含 2 个 1, m5=0101 含 2 个 1, m7=0111 含 3 个 1)
- 最终结果: $Y = A\bar{B}\bar{C}\bar{D} + \bar{A}D$

11 组合逻辑构建模块 (Combinational Building Blocks)

11.1 多路选择器 (Multiplexer / MUX)

[p.148–p.152]

基本功能 [p.148]: 从 N 个输入中选择一个连接到输出。需要 $\log_2 N$ 位选择输入 (control input)。

2:1 MUX [p.148]:

- 选择信号 S : $S=0$ 选 D_0 , $S=1$ 选 D_1
- 布尔表达式: $Y = \bar{S}D_0 + SD_1$

2:1 MUX 真值表 [p.148]:

S	D_1	D_0	Y
0	X	0	0
0	X	1	1
1	0	X	0
1	1	X	1

MUX 的两种实现方式 [p.149]:

(1) **逻辑门实现**——使用 SOP 形式: $Y = \bar{S}D_0 + SD_1$

(2) **三态门实现**——使用 N 个三态门, 一次只打开一个

用 MUX 实现逻辑函数——查找表 (LUT) [p.150]:

对于函数 $Y = AB$:

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

用 4:1 MUX 实现, 将 A B 作为选择信号, 数据输入分别连接 00、01、10、

11 对应的 Y 值

缩小 MUX 尺寸 [p.152]: 通过将输入变量分配到选择信号和数据输入, 可以用更小的 MUX 实现逻辑函数。如 $Y = AB$ 可以用 2:1 MUX 实现:

A	数据输入	Y
0	0	0
1	B	B

即 $D_0 = 0, D_1 = B$ 。

11.2 译码器 (Decoder)

[p.153–p.155]

基本功能 [p.153]: N 个输入, 2^N 个输出。每次只有一个输出为高 (One-hot 编码)。

2:4 译码器 [p.153]:

A_1	A_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

译码器实现 [p.154]: 用 AND 门实现, 每个输出对应一个最小项。

用译码器实现逻辑 [p.155]: 将译码器的对应输出通过 OR 门组合:

$$Y = \overline{A}B + A\overline{B} = A \oplus B$$

11.3 可编程逻辑器件 (PLD)

[p.120–p.121]

PLD 发展史 [p.120–p.121]:

- 1970 年代: PROM 和 PLA 的出现标志着 PLD 的诞生 (熔丝编程)
- 1970 年代末: AMD 推出 PAL (与阵列可编程, 或阵列固定)
- 1980 年代初: Lattice 推出 GAL (首次采用 EEPROM 工艺, 可电擦除重复编程)
- 1980 年代中期: Altera 推出 EPLD (采用 EPROM/EEPROM 工艺, 更高集成度)
- 1980 年代末: Lattice 提出在系统可编程 (ISP) 概念, 推出 CPLD
- FPGA: 在 PAL、GAL、EPLD 基础上进一步发展而来

分类:

- **简单 PLD:** 逻辑门数 500 以下, 包括 PROM、PLA、PAL、GAL
- **复杂 PLD:** 芯片集成度高, 逻辑门数 500 以上, 包括 EPLD、CPLD

12 时序分析 (Timing Analysis)

12.1 延迟 (Delay)

[p.156]

延迟: 从输入变化到输出变化之间的时间。时序分析的目标是构建快速电路。

12.2 传播延迟与污染延迟

[p.157–p.158]

传播延迟 t_{pd} (Propagation Delay) 输入到输出的最大延迟 [p.157]

污染延迟 t_{cd} (Contamination Delay) 输入到输出的最小延迟 [p.157]

延迟产生原因 [p.158]:

- 电路中的电容和电阻
- 光速限制

t_{pd} 和 t_{cd} 不同的原因 [p.158]:

- 上升和下降延迟不同
- 多个输入和输出, 某些路径比其他路径快
- 电路在高温下变慢, 低温下变快

12.3 关键路径与短路径

[p.159]

关键路径 (Critical/Long Path) 最慢的信号路径, 决定电路最大工作频率

短路径 (Short Path) 最快的信号路径

示例 [p.159]: 对于两级 AND-OR 电路:

- 关键路径: $t_{pd} = 2t_{pd_AND} + t_{pd_OR}$
- 短路径: $t_{cd} = t_{cd_AND}$

12.4 竞争冒险 (Glitches / Hazards)

[p.160–p.164]

定义 [p.160]: 一个输入变化导致输出多次变化的现象。

产生原因: 关键路径和短路径的延迟差异导致暂时的错误输出。

毛刺示例 [p.161–p.162]:

当 $A = 0, C = 1$, B 从 1 变为 0 时的毛刺:

K 图 [p.161]:

Y				
AB				
	00	01	11	
10				
C	0	1	0	0
0	1	1	1	1
0				

$$Y = \overline{A}\overline{B} + BC$$

- 关键路径 (n1): B 变化经过 AND 门到 n1 再到 OR 门
- 短路径 (n2): B 变化经过 AND 门到 n2 再到 OR 门
- 由于路径延迟差异, 输出 Y 出现短暂的毛刺 (glitch) [p.162]

消除毛刺 [p.163]: 添加冗余项覆盖相邻的 1。在 K 图中添加 AC 圈:

$$Y = \overline{A}\overline{B} + BC + \overline{A}C$$

当 $A = 0, C = 1$ 时, $\overline{A}C = 1$, B 的变化不会影响输出。

为什么理解毛刺 [p.164]:

- 在同步设计中毛刺通常不造成问题 (见第 3 章)
- 在仿真或示波器中识别毛刺很重要
- 无法消除所有毛刺——多个输入同时变化也可能导致毛刺

13 组合电路设计步骤

13.1 完整设计流程

[p.165–p.168]

步骤 1: 需求分析 [p.165]

- 明确功能: 确定电路的输入、输出及其逻辑关系
- 列出真值表: 根据功能需求, 列出所有可能的输入组合及其对应输出

步骤 2: 逻辑表达式构建 [p.165]

- 写出逻辑表达式: 根据真值表, 使用布尔代数写出输出与输入之间的逻辑表达式

- 简化表达式：通过布尔代数或卡诺图等方法简化逻辑表达式，减少逻辑门数量

步骤 3：绘制逻辑电路 [p.166]

- 确定逻辑门类型：根据简化后的逻辑表达式，选择合适的逻辑门（如与门、或门、非门等）
- 绘制逻辑图：根据逻辑表达式和选定的逻辑门，绘制电路图

步骤 4：电路实现 [p.166]

- 选择器件：根据设计要求，选择合适的集成电路或分立元件
- 搭建电路：在实验板或仿真软件中搭建电路

步骤 5：验证与测试 [p.167]

- 仿真验证：使用仿真工具验证电路功能是否符合预期
- 实际测试：在硬件上测试电路，检查输入输出是否与真值表一致

步骤 6：优化与改进 [p.167]

- 性能优化：根据测试结果，优化电路以减少延迟、功耗或成本
- 改进设计：必要时重新设计部分电路，确保满足所有需求

步骤 7：文档编写 [p.168]

- 记录设计过程：详细记录设计步骤、测试结果和优化措施
- 编写用户手册：提供电路的使用说明和维护指南

步骤 8：生产与部署 [p.168]

- 批量生产：完成设计验证后，进行批量生产
- 部署应用：将电路应用到实际系统中

14 综合设计示例

14.1 优先级编码器设计示例

[p.169–p.171]

需求：设计一个数字电路，对四个信号中优先级别高的信号进行编码，对其他优先级别低的信号不予理睬，并给出编码是否有效的信号。[p.169]

步骤 1：需求分析 [p.169]

- 输入： A_3, A_2, A_1, A_0 （从左至右，优先级降低）
- 输出： Y_1, Y_0, V （ Y_1 和 Y_0 为编码信号， V 表示编码是否有效）

真值表 [p.169]:

A_3	A_2	A_1	A_0	Y_1	Y_0	V
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
1	X	X	X	1	1	1

步骤 2：逻辑表达式 [p.170]:

$$Y_1 = \overline{A_3}A_2 + A_3$$

$$Y_0 = \overline{A_3}\overline{A_2}A_1 + A_3$$

$$V = A_3 + A_2 + A_1 + A_0$$

步骤 3-4：绘制电路并搭建（使用 Digital 仿真工具）。

14.2 三人表决电路练习

[p.172]

需求：设计一个三人表决电路，结果按“少数服从多数”的原则确定，逻辑门电路全部用与非门实现。

提示：电路布尔方程为：

$$Y = \overline{(AB)}\overline{(BC)}\overline{(AC)}$$

15 核心考点速查表

考点		核心内容
布 尔 公 理	A1-A5	二元域基本规则。A1: $B = 0$ if $B \neq 1$ 。A2: $\overline{\overline{0}} = 1$ 。A3-A5: AND/OR 基本运算。注意对偶性 ($AND \leftrightarrow OR, 0 \leftrightarrow 1$)。
[p.24-p.26]		
单 变 量 定 理	T1-T5	T1 同一律: $B \cdot 1 = B$; T2 零元律: $B \cdot 0 = 0$; T3 重叠律: $B \cdot B = B$; T4 还原律: $\overline{\overline{B}} = B$; T5 互补律: $B \cdot \overline{B} = 0$ 。所有定理都有对偶形式。
[p.27-p.40]		

(续)

多变量定理 T6–T11 [p.41–p.63]	T6 交换律、T7 结合律、T8 分配律 (注意 T8' 与传统代数不同! OR 对 AND 分配)、T9 吸收律、T10 合并律、T11 一致律。T11 常考证明和化简。
德摩根定理 T12 [p.99–p.103]	$\overline{AB\dots} = \overline{A} + \overline{B} + \dots$ (积的补 = 补的和)。对偶: $\overline{\overline{A} + \overline{B} + \dots} = \overline{A} \cdot \overline{B} \dots$ (和的补 = 补的积)。是 SOP/POS 转换基础。
SOP 形式 [p.9–p.13]	Sum-of-Products: Σ (为 1 的最小项) = OR(AND(literals))。如 $Y = \overline{A}B + AB = \Sigma(1, 3)$ 。最小项: 所有变量都出现的 AND 项。
POS 形式 [p.14–p.16]	Product-of-Sums: Π (为 0 的最大项) = AND(OR(literals))。如 $Y = (A + B)(\overline{A} + B) = \Pi(0, 2)$ 。最大项: 所有变量都出现的 OR 项。
化简方法 [p.67–p.92]	六大方法: 分配律 T8/T8'、吸收律 T9'(A + AP = A)、合并律 T10(PA + P $\overline{A}$ = P)、展开 (P = PA + P $\overline{A}$)、重复 (A = A + A)、简化定理 (PA + $\overline{A}$ = P + $\overline{A}$)。
气泡推送 [p.110–p.117]	向后推送 (人易理解): 改门体 + 输入端加气泡。向前推送 (晶体管实现): 改门体 + 输出端加气泡。从输出端向输入端推进, 消除气泡。
X 与 Z 状态 [p.127–p.130]	X= 竞争 (Contention): 同时驱动 1 和 0 导致不确定。Z= 高阻抗 (High-Z/Floating): 三态输出未使能时为高阻态。三态总线: 任何时刻只有一个驱动活动。
卡诺图 (K-Map) [p.131–p.141]	图形化简法, 核心 $PA + P\overline{A} = P$ 。规则: (1) 每个 1 至少圈一次 (2) 圈大小为 2 的幂 (3) 圈尽量大 (4) 可环绕边界 (5) X 仅有利时圈入。3 变量/4 变量 K 图布局格雷码。
QM 方法 [p.143–p.146]	系统化简法, 适合计算机编程。步骤: 最小项之和 $\rightarrow$ 按 1 的个数分组 $\rightarrow$ 逐组合并 (仅一位不同) $\rightarrow$ 标记 PI $\rightarrow$ 写出最简式。当 K 图变量多于 5-6 个时优先使用。
多路选择器 MUX [p.148–p.152]	从 N 输入选 1 到输出, 需 $\log_2 N$ 选择位。2:1 MUX: $Y = \overline{S}D_0 + SD_1$ 。可作查找表 (LUT) 实现任意逻辑。可用更小 MUX 通过变量重分配实现逻辑。
译码器 Decoder [p.153–p.155]	N 输入 2^N 输出, One-hot 编码 (每次仅一个输出为高)。2:4 译码器输出最小项。逻辑实现: OR 译码器的对应输出。
传播延迟 t_{pd} [p.157–p.158]	输入到输出的最大延迟。污染延迟 t_{cd} : 最小延迟。延迟来源: 电容电阻 + 光速限制。差异原因: 上升/下降不对称、多路径、温度影响。
关键路径与短路径 [p.159]	关键路径 (Critical Path): 最慢路径 $t_{pd} =$ 各级 t_{pd} 之和。短路径 (Short Path): 最快路径 t_{cd} 。关键路径决定最大工作频率。

(续)

竞争冒险 (Glitches) [p.160–p.164]	单个输入变化导致输出多次变化。原因: 路径延迟差异。消除: 添加冗余项覆盖 (加 AC 圈)。同步设计中通常不造成问题, 但仿真/示波器中需识别。
组合电路设计流程 [p.165–p.168]	(1) 需求分析 → 真值表 (2) 逻辑表达式 + 化简 (3) 选门 + 画逻辑图 (4) 电路实现 (Digital 仿真) (5) 验证测试 (6) 优化改进 (7) 文档编写 (8) 生产部署。
可编程逻辑器件 PLD [p.120–p.121]	PROM→PLA→PAL (或阵列固定) →GAL (EEPROM 可擦写) →EPLD→CPLD (ISP 在系统编程) →FPGA。

——第 2 章组合逻辑设计笔记完结——

基于 DDCA ARM Edition, Chapter 2 (172 页)

2026 年 6 月 15 日