

数字电路设计—DDCA 第 8 章详细学习笔记

Memory System: Caches, Virtual Memory, and Memory-Mapped I/O

2026 年 6 月 15 日

本笔记全面覆盖 DDCA ARM Edition 第 8 章（共 68 页）的全部考点，
涵盖存储层次结构、Cache 设计原理、缺失分析、虚拟内存与 TLB、内存
保护等核心内容。

每条知识点标注来源页码 [p.X]，便于对照教材复习。

目录

1 引言与处理器-内存差距 (Introduction & Processor-Memory Gap)	4
2 存储层次与局部性原理 (Memory Hierarchy & Locality)	4
2.1 存储层次结构	4
2.2 局部性原理 (Locality)	4
3 存储性能分析 (Memory Performance Analysis)	5
3.1 命中与缺失 (Hit & Miss)	5
3.2 命中率与缺失率	5
3.3 平均存储访问时间 (AMAT)	5
3.4 计算例题	5
3.5 Amdahl 定律 (Amdahl's Law)	6
4 Cache 设计原理 (Cache Design)	6
4.1 Cache 概述	6
4.2 Cache 设计的三个核心问题	6
4.3 数据选择策略	6
4.4 Cache 术语 (Cache Terminology)	6
5 Cache 组织结构 (Cache Organizations)	6
5.1 三种组织方式	6
5.2 直接映射 Cache (Direct Mapped Cache)	7
5.2.1 直接映射性能例题 (一)	7
5.2.2 直接映射冲突缺失例题	8
5.3 N-路组相联 Cache (N-Way Set Associative)	8
5.4 全相联 Cache (Fully Associative Cache)	8
5.5 增大块大小 (Larger Block Size)	8
5.5.1 大块的性能	8
6 缺失类型与替换策略 (Miss Types & Replacement)	9
6.1 三种缺失类型	9
6.2 缺失惩罚 (Miss Penalty)	9
6.3 LRU 替换策略	9
6.4 缺失率变化趋势	9
7 多级 Cache (Multilevel Caches)	10

8 虚拟内存 (Virtual Memory)	10
8.1 核心概念	10
8.2 Cache 与虚拟内存的类比	10
8.3 关键定义	10
8.4 地址转换 (Address Translation)	11
8.5 虚拟内存计算例题	11
8.6 页表 (Page Table)	12
8.7 页表的挑战	12
9 TLB (Translation Lookaside Buffer)	12
9.1 TLB 特性	13
9.2 TLB 硬件结构示例 (2-entry TLB)	13
10 内存保护 (Memory Protection)	13
11 虚拟内存总结 (Virtual Memory Summary)	13
12 核心公式速查 (Formula Quick Reference)	14
13 考点总结与复习建议	14
13.1 重点概念	14
13.2 易错点提醒	15

1 引言与处理器-内存差距 (Introduction & Processor-Memory Gap)

- 计算机性能依赖: 不仅取决于处理器性能, 同样取决于存储系统性能 [p.3]。
- 处理器-内存接口: 处理器通过 CLK、MemWrite、Address、WriteData、ReadData 等信号与内存通信 [p.3]。
- 处理器-内存性能差距 (Processor-Memory Gap): 在早期章节中, 假设内存访问仅需 1 个时钟周期, 但自 1980 年代以来这个假设就不再成立 [p.4]。
- 存储系统的核心挑战: 使存储系统看起来和处理器一样快, 同时兼顾三者——快 (Fast)、便宜 (Cheap)、大容量 (Large), 但三者只能取其二 [p.5]。

核心矛盾: 速度、成本、容量三者不可兼得—需要存储层次 (Memory Hierarchy) 来解决。

2 存储层次与局部性原理 (Memory Hierarchy & Locality)

2.1 存储层次结构

存储层次按速度从快到慢、价格从高到低、容量从小到大的顺序组织 [p.6]:

层次	技术	价格/GB	访问时间	带宽 (GB/s)
Cache (缓存)	SRAM	\$10,000	1 ns	25+
Main Memory (主存)	DRAM	\$10	10–50 ns	10
SSD (固态硬盘)	Flash	\$1	100,000 ns	0.5
HDD (机械硬盘)	Magnetic	\$0.1	10,000,000 ns	0.1

表 1: 存储层次各层对比 [p.6, p.45]

2.2 局部性原理 (Locality)

利用局部性使存储访问变快 [p.7]:

- 时间局部性 (Temporal Locality): 最近使用过的数据很可能再次被使用。利用方法: 将最近访问过的数据保留在存储层次的高级层次中 [p.7]。

- **空间局部性 (Spatial Locality):** 最近使用过的数据附近的数据很可能被使用。利用方法: 访问某数据时, 将其附近的数据也一并带入高层存储 [p.7]。

3 存储性能分析 (Memory Performance Analysis)

3.1 命中与缺失 (Hit & Miss)

- **Hit (命中):** 数据在某一层次中找到 [p.8]。
- **Miss (缺失):** 数据未找到, 必须去下一层次查找 [p.8]。

3.2 命中率与缺失率

$$\text{Hit Rate} = \frac{\# \text{hits}}{\# \text{memory accesses}} = 1 - \text{Miss Rate} \quad [\text{p.8}]$$

$$\text{Miss Rate} = \frac{\# \text{misses}}{\# \text{memory accesses}} = 1 - \text{Hit Rate} \quad [\text{p.8}]$$

3.3 平均存储访问时间 (AMAT)

$$\text{AMAT} = t_{\text{cache}} + \text{MR}_{\text{cache}} \cdot [t_{\text{MM}} + \text{MR}_{\text{MM}} \cdot (t_{\text{VM}})] \quad [\text{p.8}]$$

其中 t_{cache} 为缓存访问时间, MR_{cache} 为缓存缺失率, t_{MM} 为主存访问时间, t_{VM} 为虚拟内存访问时间。

3.4 计算例题

例题 1 —命中率/缺失率

程序有 2000 次 load/store, 其中 1250 个数据值在 cache 中。

$$\text{Hit Rate} = \frac{1250}{2000} = 0.625 = 62.5\%, \quad \text{Miss Rate} = \frac{750}{2000} = 0.375 = 37.5\% \quad [\text{p.9-10}]$$

例题 2 —AMAT 计算

假设 $t_{\text{cache}} = 1 \text{ cycle}$, $t_{\text{MM}} = 100 \text{ cycles}$ 。

$$\text{AMAT} = t_{\text{cache}} + \text{MR}_{\text{cache}} \cdot t_{\text{MM}} = 1 + 0.375 \times 100 = 38.5 \text{ cycles} \quad [\text{p.11-12}]$$

3.5 Amdahl 定律 (Amdahl's Law)

Amdahl's Law: 花费精力提高某个子系统的性能是浪费的，除非该子系统影响整体性能的很大百分比 [p.13]。

由 Gene Amdahl (1922–) 提出，他于 1970 年共同创立了 Amdahl 公司 [p.13]。

4 Cache 设计原理 (Cache Design)

4.1 Cache 概述

- Cache 是存储层次中最高的一层 [p.14]。
- 速度快（通常约 1 个时钟周期访问时间）[p.14]。
- 理想情况下向处理器提供大部分数据 [p.14]。
- 通常保存最近访问过的数据 [p.14]。

4.2 Cache 设计的三个核心问题

Q1: 哪些数据放在 Cache 中？ (What data is held?) [p.15]

Q2: 如何找到数据？ (How is data found?) [p.15]

Q3: 替换哪些数据？ (What data is replaced?) [p.15]

4.3 数据选择策略

利用过去预测未来 [p.16]:

- 时间局部性: 将新访问的数据复制到 cache。
- 空间局部性: 将相邻数据也复制到 cache。

4.4 Cache 术语 (Cache Terminology)

5 Cache 组织结构 (Cache Organizations)

5.1 三种组织方式

Cache 被组织为 S 个 set，每个内存地址映射到唯一一个 set。根据每个 set 中的块数分类 [p.18]:

参数	符号	说明
容量 (Capacity)	C	cache 中数据的总字节数 [p.17]
块大小 (Block size)	b	一次读入 cache 的数据字节数 [p.17]
块数 (Number of blocks)	$B = C/b$	cache 中的块数量 [p.17]
相联度 (Associativity)	N	每个 set 中的块数 [p.17]
组数 (Number of sets)	$S = B/N$	每个内存地址映射到唯一一个 set [p.17]

表 2: Cache 基本参数 [p.17]

组织方式	每 set 块数 (N)	Set 数 ($S = B/N$)
直接映射 (Direct Mapped)	1	B
N -路组相联 (N -Way Set Associative)	$1 < N < B$	B/N
全相联 (Fully Associative)	B	1

表 3: Cache 组织方式对比 [p.34]

5.2 直接映射 Cache (Direct Mapped Cache)

- 每个 set 只有 1 个 block [p.18]。
- 硬件结构: 地址分为 Tag (27 位)、Set (3 位)、Offset (2 位, 按字节) [p.21]。
- 优点: 硬件简单、成本低。
- 缺点: 容易产生冲突缺失 (Conflict Miss)。

5.2.1 直接映射性能例题 (一)

ARM 汇编代码 ($b = 1$ word, $C = 8$ words) [p.22]:

```
MOV R0, #5
MOV R1, #0
LOOP  CMP R0, #0
      BEQ DONE
      LDR R2, [R1, #4]      ; 地址 0x04
      LDR R3, [R1, #12]    ; 地址 0x0C
      LDR R4, [R1, #8]     ; 地址 0x08
      SUB R0, R0, #1
      B LOOP
DONE
```

结果: $\text{Miss Rate} = 3/15 = 20\%$ 。包含强制性缺失 (Compulsory Misses), 同时展示了时间局部性 [p.23]。

5.2.2 直接映射冲突缺失例题

修改上述代码: LDR R3 访问地址 0x24 (与 0x04 映射到同一 set 0) [p.24]:

```
LDR R2, [R1, #0x4]      ; set 0
LDR R3, [R1, #0x24]     ; set 0 — 冲突!
```

结果: $\text{Miss Rate} = 10/10 = 100\%$ 。全部为冲突缺失 (Conflict Misses) [p.25]。

5.3 N-路组相联 Cache (N-Way Set Associative)

- 每个 set 有 N 个 block (way), $1 < N < B$ [p.18]。
- 硬件在每个 set 中有多个 way, 并行比较 Tag [p.26]。
- 同一冲突场景用 2-way set associative: $\text{Miss Rate} = 2/10 = 20\%$ [p.27–28]。
- 结论: 提高相联度可以减少冲突缺失 [p.28]。

5.4 全相联 Cache (Fully Associative Cache)

- 所有 block 在一个 set 中, $S = 1, N = B$ [p.34]。
- 极大减少冲突缺失 [p.29]。
- 缺点: 硬件构建昂贵, 需要大量比较器 [p.29]。

5.5 增大块大小 (Larger Block Size)

- 当 $b = 4$ words, $C = 8$ words, 直接映射 $\Rightarrow B = 2$ blocks [p.30]。
- 地址划分: Tag (27 位) | Set (1 位) | Block Offset (2 位) | Byte Offset (2 位) [p.30]。
- 利用空间局部性: 一次取回连续的 4 words [p.30–31]。

5.5.1 大块的性能

对原始程序 (访问 0x04, 0x0C, 0x08), 使用 $b = 4$ words 直接映射 [p.32–33]:

结果: $\text{Miss Rate} = 1/15 = 6.67\%$ 。更大块通过空间局部性减少了强制性缺失, 但也可能增加冲突缺失 [p.33, p.41]。

6 缺失类型与替换策略 (Miss Types & Replacement)

6.1 三种缺失类型

类型 1: 强制性缺失 (Compulsory Miss): 数据第一次被访问时发生。不可避免 [p.36]。

类型 2: 容量缺失 (Capacity Miss): Cache 太小, 无法同时容纳所有感兴趣的数据 [p.35–36]。

类型 3: 冲突缺失 (Conflict Miss): 感兴趣的数据映射到 cache 中的同一位置 [p.36]。

6.2 缺失惩罚 (Miss Penalty)

从较低存储层次检索一个 block 所需的时间 [p.36]。

6.3 LRU 替换策略

- 当 cache 满时需要替换 (evict) 一个 block [p.35]。
- LRU (Least Recently Used): 替换 set 中最近最少使用的 block [p.35]。
- 每个 way 有一个 U (Used) 位来跟踪访问情况 [p.37–38]。

LRU 例题 [p.37–38]:

```
MOV R0, #0
LDR R1, [R0, #4]      ; 访问 set 1
LDR R2, [R0, #0x24]   ; 也映射到 set 1
LDR R3, [R0, #0x54]   ; 也映射到 set 1 — 触发 LRU 替换!
```

2-way set associative with LRU: 第三次访问 0x54 与现有 block 在同一 set, 根据 U 位替换最近最少使用的块。

6.4 缺失率变化趋势

- 更大 cache → 减少容量缺失 [p.40]。
- 更高相联度 → 减少冲突缺失 [p.40]。
- 更大块 → 减少强制性缺失 (通过空间局部性) [p.41]。
- 更大块也可能增加冲突缺失 [p.41]。

7 多级 Cache (Multilevel Caches)

- 更大的 cache 有更低的缺失率但更长的访问时间 [p.42]。
- 解决方案: 将存储层次扩展为多级 cache [p.42]:
 - **L1 (Level 1)**: 小而快 (如 16 KB, ~1 cycle)。
 - **L2 (Level 2)**: 更大更慢 (如 256 KB, 2–6 cycles)。
- 大多数现代 PC 有 L1、L2 和 L3 cache [p.42]。

8 虚拟内存 (Virtual Memory)

8.1 核心概念

- 虚拟内存提供更大内存的错觉 [p.44]。
- 主存 (DRAM) 作为硬盘的 cache [p.44]。
- 物理内存 (**Physical Memory**): DRAM (主存) [p.45]。
- 虚拟内存 (**Virtual Memory**): 硬盘—慢、大、便宜 [p.45]。

8.2 Cache 与虚拟内存的类比


Cache	Virtual Memory
Block	Page (页)
Block Size	Page Size (页大小)
Block Offset	Page Offset (页内偏移)
Miss	Page Fault (缺页)
Tag	Virtual Page Number (虚拟页号)

表 4: Cache 与虚拟内存的术语类比 [p.48]

8.3 关键定义

- **Page size (页大小)**: 一次从硬盘传输到 DRAM 的内存量 [p.49]。
- **Address translation (地址转换)**: 从虚拟地址确定物理地址的过程 [p.49]。
- **Page table (页表)**: 用于将虚拟地址转换为物理地址的查找表 [p.49]。

8.4 地址转换 (Address Translation)



8.5 虚拟内存计算例题

系统参数 [p.52–53]:

- 虚拟内存大小: $2\text{ GB} = 2^{31}\text{ bytes}$
- 物理内存大小: $128\text{ MB} = 2^{27}\text{ bytes}$
- 页大小: $4\text{ KB} = 2^{12}\text{ bytes}$

分析 [p.53]:

- 虚拟地址: 31 bits
- 物理地址: 27 bits
- 页内偏移 (Page Offset): 12 bits
- 虚拟页数: $2^{31}/2^{12} = 2^{19}$ (VPN = 19 bits)
- 物理页数: $2^{27}/2^{12} = 2^{15}$ (PPN = 15 bits)

例题 1: 虚拟地址 0x247C 对应的物理地址? [p.55–56]

- VPN = 0x2 (高 19 位), PPN = 0x7FFF (查页表)
- 12-bit page offset = 0x47C
- $\Rightarrow$ 物理地址 = **0x7FFF47C**

8.6 页表 (Page Table)

- 每个虚拟页有一个条目 [p.57]。
- 条目字段:
 - **Valid bit (V)**: 1 表示该页在物理内存中。
 - **Physical Page Number**: 该页所在物理页号。
- VPN 作为页表的索引 [p.58]。

页表例题 1: 虚拟地址 0x5F20 [p.59–60]

- $\text{VPN} = 5 \Rightarrow$ 页表第 5 项 $\text{PPN} = 1$ (Valid)
- $\Rightarrow$ 物理地址 = **0x1F20**

页表例题 2: 虚拟地址 0x73E0 [p.61–62]

- $\text{VPN} = 7 \Rightarrow$ 页表第 7 项 $V = 0$ (无效)
- $\Rightarrow$ **缺页 (Page Fault)**: 该虚拟页必须从硬盘调入物理内存。

8.7 页表的挑战

- 页表很大—通常位于物理内存中 [p.63]。
- 每次 load/store 需要 **2 次主存访问** [p.63]:
 1. 一次用于地址转换 (读页表)
 2. 一次用于访问数据 (翻译后)
- 这将存储性能减半 [p.63]。

9 TLB (Translation Lookaside Buffer)

- TLB 是最近地址转换的小型缓存 [p.64]。
- 将大多数 load/store 的内存访问次数从 **2 次减少到 1 次** [p.64]。
- **为什么有效**: 页表访问具有高度时间局部性—大页大小意味着连续的 load/store 很可能访问同一页 [p.65]。

9.1 TLB 特性

- 小型：访问时间 < 1 cycle [p.65]。
- 通常 16–512 个条目 [p.65]。
- 全相联 (Fully Associative) [p.65]。
- 典型命中率 $> 99\%$ [p.65]。
- 将大多数 load/store 的内存访问次数从 2 减到 1 [p.65]。

9.2 TLB 硬件结构示例 (2-entry TLB)

- 每个 TLB 条目包含: V (Valid bit), Virtual Page Number, Physical Page Number [p.66]。
- 虚拟地址的 VPN 与所有 TLB 条目并行比较 [p.66]。
- **TLB Hit**: 直接从 TLB 获取物理页号, 拼接 Page Offset 得到物理地址 [p.66]。
- **TLB Miss**: 需访问页表获取翻译, 然后更新 TLB。

10 内存保护 (Memory Protection)

- 多个进程（程序）同时运行 [p.67]。
- 每个进程有自己的页表 [p.67]。
- 每个进程可以使用整个虚拟地址空间 [p.67]。
- 一个进程只能访问自己页表中映射的物理页 [p.67]。
- **安全性**: 一个程序（或病毒）不能破坏另一个程序使用的内存 [p.47, p.67]。

11 虚拟内存总结 (Virtual Memory Summary)

1. 虚拟内存增加容量—整个虚拟地址空间存在硬盘上 [p.68]。
2. 一部分虚拟页在物理内存中 [p.68]。
3. **页表**将虚拟页映射到物理页—地址转换 [p.68]。
4. **TLB** 加速地址转换 [p.68]。
5. 不同程序使用不同页表 = **内存保护** [p.68]。

12 核心公式速查 (Formula Quick Reference)

公式	含义
$\text{Hit Rate} = \frac{\# \text{hits}}{\# \text{accesses}}$	命中率 [p.8]
$\text{Miss Rate} = 1 - \text{Hit Rate}$	缺失率 [p.8]
$\text{AMAT} = t_{\text{cache}} + \text{MR}_{\text{cache}} \cdot t_{\text{MM}}$	两级平均访问时间 [p.8, p.12]
$B = C/b$	块数 = 容量 / 块大小 [p.17]
$S = B/N$	组数 = 块数 / 相联度 [p.17]
$\# \text{Virtual Pages} = \frac{\text{VM size}}{\text{Page size}}$	虚拟页数 [p.53]
$\# \text{Physical Pages} = \frac{\text{PM size}}{\text{Page size}}$	物理页数 [p.53]
$\text{Physical Address} = \text{PPN} \parallel \text{Page Offset}$	物理地址拼接 [p.56]

表 5: 核心公式汇总

13 考点总结与复习建议

13.1 重点概念

1. **存储层次**: SRAM → DRAM → SSD → HDD, 速度容量成本的权衡。
2. **局部性**: 时间局部性和空间局部性及其利用方式。
3. **AMAT 计算**: 给定各级命中率/缺失率和访问时间, 计算平均访问时间。
4. **Cache 三种组织**: 直接映射、 N -路组相联、全相联的区别、优缺点和硬件结构。
5. **三种缺失**: 强制性 (Compulsory)、容量 (Capacity)、冲突 (Conflict) 的成因和区别。
6. **LRU 替换**: 如何选择被替换的 block。
7. **缺失率趋势**: 改变 cache 大小、相联度、块大小对各类缺失的影响。
8. **虚拟内存地址转换**: 给定虚拟地址、页大小、页表, 计算物理地址。
9. **TLB**: 作用、特性、全相联设计的原因。
10. **内存保护**: 每个进程独立页表, 隔离和保护。

13.2 易错点提醒

- AMAT 公式中的缺失率是 **cache 层级**的缺失率，不是全局缺失率。
- 直接映射的 miss rate 在冲突情况下可达 100%，理解为什么。
- 大块同时减少强制性缺失 和可能增加冲突缺失，不要混淆。
- 页表位于物理内存中，VPN 是页表的索引，不要搞混虚拟和物理。
- TLB miss 不等于 page fault —TLB miss 可能只需查页表 (在内存中)，而 page fault 需要访问硬盘。

本笔记基于 *Digital Design and Computer Architecture: ARM® Edition* (Harris & Harris, 2015) 第 8 章整理

涵盖全部 68 页内容，每条 [p.X] 标注对应页码