

数字电路设计

——I/O 系统详细学习笔记

基于课件 “Computer Principles and Architecture”

中南大学计算机学院软件工程系

主讲教师：任胜兵

整理日期：2026 年 6 月 15 日

共 50 页课件

目录

1 I/O 接口概述	3
1.1 I/O 接口的功能与分类 [p.3]	3
1.2 I/O 接口的基本组成 [p.4]	4
1.3 外围设备的速度分级 [p.5]	4
2 直接程序控制方式 [p.10–13]	4
2.1 概述 [p.10]	4
2.2 立即程序传送 [p.11]	5
2.3 程序查询方式 [p.13]	5
3 程序中断方式 [p.14–18]	5
3.1 中断的基本概念 [p.14]	5
3.2 中断处理过程 [p.15]	6
3.3 单级中断 [p.16]	6
3.4 中断源的识别及中断向量的产生 [p.17]	6
3.5 多级中断 [p.18]	6
4 DMA 方式 [p.19–24]	7
4.1 DMA 基本概念 [p.19]	7
4.2 DMA 基本构成 [p.20]	7
4.3 DMA 传送过程 [p.21]	7
4.4 DMA 传送一个数据块的三阶段 [p.22]	7
4.5 DMA 的特点 [p.23]	8
4.6 中断与 DMA 的区别 [p.24]	8
5 系统总线 [p.25–37]	8
5.1 总线分类 [p.25]	8
5.2 AMBA 片内总线 [p.26–27]	9
5.3 系统总线架构 [p.28–37]	9
5.3.1 单总线结构 [p.28]	9
5.3.2 双总线结构 [p.29–30]	10
5.3.3 三总线结构 [p.32–33]	10
5.3.4 四总线结构 [p.34]	10
5.3.5 PCI 总线结构 [p.35–36]	10
5.3.6 南北桥芯片 [p.37]	10

6	总线控制 [p.38–42]	10
6.1	总线控制概述 [p.38]	10
6.2	集中控制优先权仲裁方式 [p.39–41]	11
6.2.1	链式查询 (Daisy Chain) [p.39]	11
6.2.2	计数器定时查询 [p.40]	11
6.2.3	独立请求方式 [p.41]	11
6.3	总线通信控制 [p.42]	12
7	总线通信方式 [p.43–49]	12
7.1	四种通信方式概览 [p.43]	12
7.2	同步通信 [p.43–44]	12
7.3	异步通信 [p.45–47]	13
7.4	半同步通信 [p.48]	13
7.5	分离式通信 [p.49]	14
8	重点考点总结	14
9	关键术语中英文对照	15

1 I/O 接口概述

1.1 I/O 接口的功能与分类 [p.3]

I/O 接口 (Input/Output Interface) 是主机与外设之间进行信息交换的桥梁。其核心功能包括:

- **寻址功能:** 通过地址信息识别特定的外设。
- **输入/输出功能:** 实现数据在主机与外设间的双向传输。
- **访问方式支持:** 支持主机采取程序查询、中断、DMA 等方式访问外设。
- **缓冲、暂存和驱动能力:** 提供满足负载要求和时序要求的电气接口。
- **数据转换:** 进行数据类型、格式等方面的转换 (如串并转换)。
- **其他功能:** 联络、复位、可编程、错误检测等。

I/O 接口的分类

1. 按数据传送格式:

- 串行接口: 逐位传输, 如 UART、SPI。
- 并行接口: 多位同时传输。

2. 按主机访问的控制方式:

- 程序查询接口
- 中断接口
- DMA 接口
- 通道控制器
- I/O 处理机

3. 按时序控制方式:

- 同步接口
- 异步接口

I/O 接口编址方式

考点：两种编址方式

1. 与存储器统一编址 (**Memory-Mapped I/O**): I/O 端口和存储器共用一个地址空间, 使用相同的指令访问。典型体系结构: **ARM**。
2. I/O 端口单独编址 (**Isolated I/O / Port-Mapped I/O**): I/O 端口有独立的地址空间, 需要使用专门的 I/O 指令 (如 IN/OUT)。典型体系结构: **x86**。

1.2 I/O 接口的基本组成 [p.4]

一个典型的 I/O 接口由以下部分组成:

- **地址信息/外设识别**: 译码电路, 用于识别 CPU 发出的地址, 选定目标外设。
- **数据通道**: 数据/命令/状态信息的传输路径, 可支持并行或串行格式。
- **控制联络电路**: 生成和响应控制联络信号, 协调主机与外设的通信时序。
- **控制电路**: 整体控制逻辑, 管理接口的工作状态。

1.3 外围设备的速度分级 [p.5]

外设种类繁多, 数据传输速率差异巨大, 同一种设备在不同时刻速率也可能不同。高速 CPU 与速度参差不齐的外设需要时间同步。

解决办法: 在 CPU 和外设之间数据传送时加以定时。

1. **速度极慢或简单的外设**: 只需要接收或发送数据即可 (CPU 直接控制即可)。
2. **慢速或中速设备**: 采用**异步定时方式** (握手协议)。
3. **高速外设**: 采用**同步定时方式** (统一时钟控制)。

2 直接程序控制方式 [p.10-13]

2.1 概述 [p.10]

直接程序控制方式的特点: CPU 直接通过 I/O 指令对 I/O 接口进行操作访问, 主机与外设交换信息的每一步过程都在程序中表示出来。分为两种方式:

1. **立即程序传送方式**: 无需询问接口的状态, 直接利用 CPU 的 I/O 指令访问相应端口。

2. **程序查询方式**：CPU 主动查询接口状态，若未准备好则等待；若准备好则执行 I/O 指令。

2.2 立即程序传送 [p.11]

要点

无需查询接口状态，CPU 直接执行 I/O 指令访问端口。适用于简单的、始终就绪的外设（如 GPIO 控制 LED 闪烁）。

典型应用示例 [p.12]:Raspberry Pi GPIO 控制 LED 闪烁。Python 程序通过 RPi.GPIO 库直接设置 GPIO18 引脚输出高低电平，无需查询设备状态。

2.3 程序查询方式 [p.13]

工作流程

1. CPU 在程序中**循环查询**接口状态寄存器。
2. 若接口未准备好（忙碌），CPU **等待**（轮询）。
3. 若接口已准备好（就绪），CPU 执行 I/O 指令进行数据传送。
4. 传送完成后返回继续查询下一次。

缺点：CPU 大量时间花在查询等待上，效率低下，称为“忙等”（Busy Waiting）。

3 程序中断方式 [p.14-18]

3.1 中断的基本概念 [p.14]

程序中断方式的核心思想：**外设主动发出请求**，CPU 接到请求后暂停执行原有程序，转去执行中断处理程序，处理完毕后 CPU 恢复原程序的继续执行。

中断 vs 程序查询

- 程序查询：CPU 主动、外设被动；CPU 在查询等待中浪费大量时间。
- 程序中断：外设主动、CPU 被动响应；CPU 在外设准备数据期间可执行其他任务，效率更高。

3.2 中断处理过程 [p.15]

标准的中断处理流程包括：中断请求 → 中断响应 → 中断服务 → 中断返回。

3.3 单级中断 [p.16]

单级中断特点

- 所有中断源处于同一优先级，离 CPU 越近优先级越高。
- 中断服务程序不能被其他中断打断。
- 只有当前中断服务程序执行完毕后才能响应新的中断请求。

3.4 中断源的识别及中断向量的产生 [p.17]

当没有更高优先级的中断请求时（INTI=1），若有中断请求 IR1=1，CPU 发出中断响应信号 INTA 后 IR1 被选中，经过与门送入编码电路，产生中断向量。

- **IR (Interrupt Request)**: 中断请求信号。
- **IS (Interrupt Selected)**: 中断选中信号。
- **INTA (Interrupt Acknowledge)**: 中断响应信号。
- **INTI (Interrupt Input/Output)**: 中断排队输入/输出。

中断向量：用于索引中断服务程序入口地址。例如向量 001010 对应特定的中断处理程序。

3.5 多级中断 [p.18]

多级中断

- 中断事件分为多个级别，每级有独立的中断优先权。
- **一维多级中断**：所有中断源按一维优先级排队。
- **二维多级中断**：中断源有主优先级和子优先级两级结构。
- 高优先级的中断可以打断低优先级的中断服务程序（中断嵌套）。

4 DMA 方式 [p.19–24]

4.1 DMA 基本概念 [p.19]

DMA (Direct Memory Access, 直接存储器访问) 是为了在主存储器与 I/O 设备间高速交换批量数据而设置的方式。

基本思想: 通过硬件控制实现主存与 I/O 设备间的直接数据传送, 在传送过程中无需 CPU 干预。数据传送在 DMA 控制器 (DMAC) 控制下进行。

优点: 速度快, 有利于发挥 CPU 的效率 (CPU 可与 DMA 并行工作)。

4.2 DMA 基本构成 [p.20]

DMA 控制器包含: 主存地址寄存器、字计数器、状态/控制寄存器、数据缓冲寄存器、中断逻辑等。

4.3 DMA 传送过程 [p.21]

DMA 工作流程

1. **申请阶段:** DMA 接收外设发出的 DMA 请求, 并向 CPU 发出总线请求信号 **HOLD**。
2. **接管阶段:** CPU 响应该总线请求, 发出总线响应信号 **HLDA** (Hold Acknowledge), DMA 控制器接管总线控制权, 进入 DMA 操作周期。
3. **传送阶段:** DMA 控制器根据主存地址、传送数据个数确定传送方向, 发出读写等控制信号, 执行数据传送。
4. **结束阶段:** DMA 向 CPU 报告操作结束 (通过中断方式)。

4.4 DMA 传送一个数据块的三阶段 [p.22]

1. **初始化阶段 (预处理):** 通过程序 (CPU/I/O 方式) 给 DMA 控制器预置初值, 包括主存起始地址、传送字数、传送方向等参数。
2. **数据交换阶段:** DMA 控制器控制外设与主存之间的数据交换, CPU 不参与。
3. **后处理阶段:** 传送完成后, DMA 控制器通过中断通知 CPU 进行后处理。若需继续交换数据, 重新初始化 DMA; 若出错, 转错误处理程序。

4.5 DMA 的特点 [p.23]

- 主存与 CPU 的固定联系脱钩，主存既可以被 CPU 访问，又可被外设访问。
- 数据块传送时，主存地址确定和传送计数都由硬件电路直接实现。
- 主存中需开辟专用缓冲区，及时供给和接收外设数据。
- 传送速度快，DMA 和 CPU 可并行工作，提高系统效率。
- 传送开始前通过程序进行预处理，结束后通过中断进行后处理。

4.6 中断与 DMA 的区别 [p.24]

重要考点：中断 vs DMA		
比较维度	中断方式	DMA 方式
本质	程序的切换	硬件控制数据传送
CPU 占用	全程需要 CPU 干预	仅开始/结束需要 CPU
响应时机	每条指令执行完毕时	每个机器周期结束时
数据传输速率	较低	很高，适合高速外设成组传送
优先级	低于 DMA 请求	高于中断请求
处理能力	可处理异常事件	仅限于传送数据块的 I/O 操作

5 系统总线 [p.25-37]

5.1 总线分类 [p.25]

总线按照不同维度有多种分类方式：

按传输方式

- 串行传输总线：逐位传送，线数少，距离远。
- 并行传输总线：多位同时传送，速度快，线数多，距离受限。

按使用范围

- 计算机总线
- 测控总线
- 网络通讯总线

按连接部件（三层次）

1. **片内总线**：芯片内部的总线，连接 CPU 核与片上外设。典型标准：**AMBA**（ARM）。
2. **系统总线**：CPU、内存、I/O 设备（通过 I/O 接口）各大部件之间的信息传输线。
3. **通信总线**：计算机系统之间或计算机与其他系统之间的通信线路。

系统总线的三分类（按传输信息类型）

- **数据总线（Data Bus）**：双向，传输数据信息。
- **地址总线（Address Bus）**：单向，传输地址信息。
- **控制总线（Control Bus）**：传输控制信号。

5.2 AMBA 片内总线 [p.26–27]

AMBA（Advanced Microcontroller Bus Architecture）是 ARM 于 1996 年推出的开放标准片内总线接口，用于连接 SoC 芯片内 ARM 核与其他元件，而非芯片与外设间的接口。

AMBA 2.0 标准定义了三组总线：

- **AHB（AMBA High-performance Bus）**：高性能总线，用于 CPU、DMA、DSP 等高性能高吞吐部件间的连接。
- **ASB（AMBA System Bus）**：系统总线，用作处理器与外设间的互连，逐渐被 AHB 取代。
- **APB（AMBA Peripheral Bus）**：外设总线，为低速外部设备提供低功耗的简易互连。

5.3 系统总线架构 [p.28–37]

5.3.1 单总线结构 [p.28]

单总线结构

只有一条系统总线，CPU、内存、I/O 设备全部连接在这条总线上，所有设备间的通信都通过系统总线。结构简单，但总线成为瓶颈。

5.3.2 双总线结构 [p.29–30]

1. 面向 CPU 的双总线结构 [p.29]: CPU 和内存间用单独的 M 总线 (Memory Bus, 存储总线) 连接; CPU 和其他 I/O 设备通过 I/O 总线连接。
2. 面向存储器的双总线结构 [p.30]: 主存一边通过存储总线与 CPU 通信; 另一边通过系统总线与其他设备通信。
3. 带通道的结构 [p.31]: I/O 设备统一通过通道管理。通道是一种特殊处理器, 负责 I/O 设备与其他设备的通信。

5.3.3 三总线结构 [p.32–33]

- 标准三总线结构 [p.32]: 新增一条 DMA 总线 (直接存储访问总线), 让高速 I/O 设备和主存直接通信。但低速 I/O 设备仍需经过 CPU。
- 带 Cache 的三总线结构 [p.33]: CPU 只与 Cache 通信, Cache 未命中时与主存通信。所有 I/O 设备通过扩展总线和系统总线与主存通信。

5.3.4 四总线结构 [p.34]

新增一条高速总线, 连接高速 I/O 设备 (离 CPU 和主存较近, 通信较快); 扩展总线上连接低速 I/O 设备。实现了高速与低速设备的分离。

5.3.5 PCI 总线结构 [p.35–36]

PCI 总线结构是现代计算机使用的典型总线结构。CPU 通过系统总线 (前端总线 FSB) 与存储器连接。系统总线上连接了一个 PCI 桥 (PCI Bridge), 通过 PCI 桥连接 PCI 总线。PCI 总线下可连接符合 PCI 接口的 I/O 设备。

多层 PCI 总线结构 [p.36]: PCI 总线下可再连接 PCI 桥, 形成 PCI 总线的级联扩展 (有数量限制)。

5.3.6 南北桥芯片 [p.37]

传统 PC 芯片组架构: 北桥 (North Bridge) 连接 CPU、内存、高速图形接口; 南桥 (South Bridge) 连接低速外设 (USB、SATA、音频等)。

6 总线控制 [p.38–42]

6.1 总线控制概述 [p.38]

总线控制主要包括两个方面的内容:

1. **判优控制（仲裁逻辑）**：决定谁获得总线使用权。
2. **通信控制**：在通信时间上按分时方式处理，获得使用权的部件在对应时间内占用总线传输。

主设备与从设备

- **主设备（Master/主模块）**：对总线有控制权，能够启动总线上的信息传送。只有获得总线控制权的主设备才能开始传送数据。
- **从设备（Slave/从模块）**：只能响应从主设备发来的总线命令，对总线没有控制权。

6.2 集中控制优先权仲裁方式 [p.39–41]

6.2.1 链式查询（Daisy Chain） [p.39]

链式查询

- 离总线控制部件（仲裁器）最近的设备具有最高的优先级。
- **优点**：只需很少几根线就能按优先次序实现总线控制；很容易扩充设备。
- **缺点**：对电路故障很敏感；优先级低的设备可能很难获得请求（饥饿问题）。

6.2.2 计时器定时查询 [p.40]

- **优点**：对电路故障不如链式查询方式敏感。
- **缺点**：增加了控制线（设备地址）数量，控制较为复杂。

6.2.3 独立请求方式 [p.41]

每个设备有独立的请求线和响应线连接到仲裁器。

- **优点**：响应速度快；优先次序控制灵活（可通过程序改变优先级）。
- **缺点**：控制线数量多；总线控制更复杂。

考点：三种仲裁方式对比

特性	链式查询	定时查询	独立请求
控制线数量	最少（2-3 根）	中等	最多
响应速度	较慢	中等	最快
故障敏感度	高	低	低
优先级灵活性	固定	固定	可编程
扩展性	好	中等	复杂

6.3 总线通信控制 [p.42]

一次总线操作的时间称为**总线周期**，分为四个阶段：

1. **申请分配阶段**：主模块提出申请，仲裁机构决定总线使用权归属。
2. **寻址阶段**：主模块发出从模块地址和有关命令，启动目标模块。
3. **传输阶段**：主模块和从模块进行数据交换。
4. **结束阶段**：主模块撤出信息，让出总线使用权。

7 总线通信方式 [p.43-49]

7.1 四种通信方式概览 [p.43]

总线通信有四种方式：**同步通信**、**异步通信**、**半同步通信**、**分离式通信**。

7.2 同步通信 [p.43-44]

通信双方由统一时标（全局时钟）控制数据传送。所有操作在固定时钟周期中完成。

- **适用场合**：总线长度较短，各部件存取时间较统一的场合。
- **典型协议**：SPI（Serial Peripheral Interface）[p.44]。

SPI 简介 [p.44]

SPI 是一种简单、易用且相对高速的同步串行协议。物理接口包含三根关键引脚：

- **SCK（Serial Clock）**：串行时钟线。
- **MOSI / SDO（Master Out Slave In）**：主机发送、从机接收。
- **MISO / SDI（Master In Slave Out）**：从机发送、主机接收。

7.3 异步通信 [p.45–47]

没有公共的时钟标准，不要求所有部件严格统一操作时间，采用**应答方式（握手方式，Handshaking）**。主模块发出 Request 信号后等待从模块返回 Acknowledge 信号后开始通信。

异步通信的三种应答方式

1. **不互锁**：主模块发出请求后预设时间即开始通信。
2. **半互锁**：主模块发出请求后等待从模块应答；从模块应答后等待预设时间。
3. **全互锁**：请求和应答信号互相锁定确认，最可靠。

异步串行通信字符格式 [p.46]

约定字符格式为：

1 个起始位（低电平）+ 5–8 个数据位 + 1 个奇偶校验位 + 1/1.5/2 个停止位（高电平）

- 起始位后紧跟的是要传送字符的**最低位**（LSB 优先）。
- 字符结束时为高电平停止位。
- **波特率（Baud Rate）**：单位时间内传送二进制数据的位数，单位是 bps（位/秒）。

UART 简介 [p.47]

UART（Universal Asynchronous Receiver/Transmitter，通用异步收发器）是一种串行 I/O 外设，在两系统间不发送时钟信号的情况下进行通信。传输是异步的（时钟不同步）。UART 广泛应用于 RS-232、RS-485 等协议中。

7.4 半同步通信 [p.48]

半同步通信

增设了一条 **WAIT（等待）** 响应信号线。当从设备来不及响应时，通过 WAIT 信号插入等待时钟周期，协调通信双方的配合。结合了同步通信的速度优势和异步通信的灵活性。

7.5 分离式通信 [p.49]

基本思想：将一个传输周期分解为两个子周期。

- **第一个子周期：**主模块 A 获得总线使用权后，将命令、地址及自身编号等信息发送到总线，从模块 B 接收。发送完毕后立即放弃总线使用权，让其他模块使用。
- **第二个子周期：**从模块 B 准备好数据后，由 B 模块申请总线使用权，获准后将 A 编号、B 地址、数据等发送到总线供 A 接收。

特点：总线利用率高，但控制复杂，在微型计算机系统中很少采用。

8 重点考点总结

高频考点速查

1. **Memory-Mapped I/O vs Port-Mapped I/O：**统一编址（ARM）vs 独立编址（x86），指令区别。[p.3]
2. **直接程序控制方式：**立即传送 vs 程序查询，忙等缺点。[p.10–13]
3. **程序中断方式：**中断响应条件、中断处理流程、单级 vs 多级、中断向量。[p.14–18]
4. **DMA 方式：**HOLD/HLDA 握手协议、传送三阶段（初始化/交换/后处理）。[p.19–23]
5. **DMA vs 中断：**本质区别、CPU 占用、响应时机、优先级、适用场景。[p.24]
6. **总线分类：**片内/系统/通信总线，数据/地址/控制总线。[p.25]
7. **系统总线架构演变：**单总线 → 双总线 → 三总线（DMA 总线）→ 四总线（高速 + 低速分离）。[p.28–34]
8. **PCI 总线结构：**PCI 桥、级联扩展、南北桥架构。[p.35–37]
9. **AMBA 总线：**AHB/ASB/APB 三组总线的用途。[p.26–27]
10. **总线仲裁：**链式查询/定时查询/独立请求方式对比。[p.39–41]
11. **总线周期四阶段：**申请分配 → 寻址 → 传输 → 结束。[p.42]
12. **通信方式：**同步（SPI）/异步（UART，握手）/半同步（WAIT）/分离式。[p.43–49]
13. **异步串行帧格式：**起始位 + 数据位 + 校验位 + 停止位；波特率定义。[p.46]

9 关键术语中英文对照

术语对照表

- | | |
|--|--|
| • I/O —Input/Output 输入/输出 | • APB —AMBA Peripheral Bus |
| • DMA —Direct Memory Access 直接存储器访问 | • PCI —Peripheral Component Interconnect |
| • DMAC —DMA Controller DMA 控制器 | • SPI —Serial Peripheral Interface |
| • HOLD —总线请求信号 | • SCK —Serial Clock 串行时钟 |
| • HOLDA —Hold Acknowledge 总线响应信号 | • MOSI —Master Out Slave In |
| • IR —Interrupt Request 中断请求 | • MISO —Master In Slave Out |
| • INTA —Interrupt Acknowledge 中断响应 | • UART —Universal Asynchronous Receiver/Transmitter |
| • ISR —Interrupt Service Routine 中断服务程序 | • RS-232/RS-485 —串行通信标准 |
| • AMBA —Advanced Microcontroller Bus Architecture | • 波特率 (Baud Rate) —bps |
| • AHB —AMBA High-performance Bus | • 握手 (Handshaking) —异步通信应答方式 |
| | • 忙等 (Busy Waiting) —程序查询方式 |
| | • 南北桥—North Bridge / South Bridge |