

数字设计与计算机原理复习要点

第三章：DDCA Chapter 1 – 数字设计基础

1 复杂度管理艺术 (pp.5–12)

- 抽象 (Abstraction): 隐藏不重要的细节, 抓主要矛盾 [p.6]
- 约束 (Discipline): 有意限制设计选择。数字约束: 用离散电压代替连续值 [p.7]
- 三 Y 原则 (Three-y's) [pp.8–12]:
 - 层次化 (Hierarchy): 系统划分为模块和子模块
 - 模块化 (Modularity): 定义清晰的功能和接口
 - 规整化 (Regularity): 鼓励统一性, 模块可复用

2 数字抽象与二进制 (pp.13–17)

- 分析机 (Analytical Engine): Charles Babbage 设计 (1834–1871), 第一台数字计算机 [p.14]
- Ada Lovelace: 第一个程序员, 编写了伯努利数求解算法 [p.15]
- George Boole (1815–1864): 引入二进制变量和三种基本逻辑运算 (AND, OR, NOT) [p.17]
- Bit (Binary digit): 二进制位, 1/0, TRUE/FALSE, HIGH/LOW [p.16]

3 数制系统 (pp.18–40)

十进制与二进制

- $5374_{10} = 5 \times 10^3 + 3 \times 10^2 + 7 \times 10^1 + 4 \times 10^0$ [p.19]
- $1101_2 = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 13_{10}$

2 的幂次 (必记至 2^9) [p.21]

$2^0 = 1, 2^1 = 2, 2^2 = 4, 2^3 = 8, 2^4 = 16, 2^5 = 32, 2^6 = 64, 2^7 = 128, 2^8 = 256, 2^9 = 512,$
 $2^{10} = 1024, 2^{11} = 2048, 2^{12} = 4096, 2^{13} = 8192, 2^{14} = 16384, 2^{15} = 32768$

进制转换方法 [pp.22–29]

十进制 $\rightarrow$ 二进制 (两种方法):

1. 找最大 2 的幂, 减去并重复: $53_{10} \rightarrow 32 + 16 + 4 + 1 = 110101_2$ [p.26]
2. 反复除 2 取余: $53/2 = 26R1 \rightarrow 26/2 = 13R0 \rightarrow \dots = 110101_2$

二进制值范围 [pp.30–31]

- N 位十进制: 10^N 个值, 范围 $[0, 10^N - 1]$

- N 位二进制: 2^N 个值, 范围 $[0, 2^N - 1]$

十六进制 (Hexadecimal) [pp.32–36]

- 基 16, 二进制缩写。0–9, A(10)–F(15)
- 十六进制转二进制: $4AF_{16} = 0100\ 1010\ 1111_2$
- 十六进制转十进制: $16^2 \times 4 + 16^1 \times 10 + 16^0 \times 15 = 1199_{10}$

大 2 的幂 [p.38]

$2^{10} = 1\text{ kilo} \approx 10^3$, $2^{20} = 1\text{ mega} \approx 10^6$, $2^{30} = 1\text{ giga} \approx 10^9$
 1TB=1024GB, 1PB=1024TB, 1EB=1024PB, 1ZB=1024EB, 1YB=1024ZB

4 二进制运算 (pp.41–46)

加法与溢出 (Overflow) [pp.41–46]

- 二进制加法: 逐位相加, 逢 2 进 1 [p.42]
- 溢出: 当结果超出可用位数时发生。例: 4 位下 $11 + 6$ 导致溢出 [p.46]

5 有符号二进制数 (pp.47–68)

原码 (Sign/Magnitude) [pp.48–51]

- 最高位为符号位 (0= 正, 1= 负), 其余位表示数值
- 例: $+6 = 0110$, $-6 = 1110$ (4 位)
- 范围: $[-(2^{N-1} - 1), 2^{N-1} - 1]$
- 问题: 加法不对 ($-6 + 6$ 出错), 0 有两个表示 (± 0) [p.51]

补码 (Two's Complement) [pp.52–60] 【重点】

- 定义: $[x]_{\text{补}} = M + x \pmod{M}$, 其中 $M = 2^n$ [p.52]
- 例: 机器字长 4 位, $x = -3$, 则 $[x]_{\text{补}} = 2^4 + (-3) = 1101_2$
- msb 权重为 -2^{N-1} , 范围: $[-2^{N-1}, 2^{N-1} - 1]$ [p.54]
- 优势: 加法正确 (符号位参与运算), 0 唯一表示

取补码 (Taking Two's Complement) [pp.55–58]

方法: 按位取反后加 1。例: $3_{10} = 0011_2 \rightarrow 1100 + 1 = 1101_2 = -3_{10}$

符号扩展 vs 零扩展 [pp.61–63]

- 符号扩展 (Sign-Extension): 复制符号位到高位, 数值不变。-5: $1011 \rightarrow 11111011$
- 零扩展 (Zero-Extension): 高位补 0, 负数会改变值

其他编码 [pp.64–68]

- 移码 (增码/偏置码): $[x]_{\text{移}} = 2^n + x$, 常用于浮点数阶码
- 反码: 负数按位取反, 是由原码求补码的过渡码
- 4 位表示范围对比:
 - 无符号数 (Unsigned): $[0, 2^N - 1]$
 - 原码 (Sign/Magnitude): $[-(2^{N-1} - 1), 2^{N-1} - 1]$
 - 补码 (Two's Complement): $[-2^{N-1}, 2^{N-1} - 1]$

6 逻辑门 (Logic Gates) (pp.69–79)

基本逻辑门

- NOT (非): $Y = \overline{A}$ [p.71]
- AND (与): $Y = AB$ [p.73]
- OR (或): $Y = A + B$ [p.73]
- XOR (异或): $Y = A \oplus B$, 不同为 1 [p.75]
- NAND (与非): $Y = \overline{AB}$ [p.75]
- NOR (或非): $Y = \overline{A + B}$ [p.75]
- XNOR (同或): $Y = \overline{A \oplus B}$, 相同为 1 [p.75]
- BUF (缓冲器): $Y = A$

7 逻辑电平与噪声容限 (pp.80–89)

DC 传输特性与噪声容限 [pp.84–85]

- V_{OH} : 输出高电平; V_{OL} : 输出低电平
- V_{IH} : 输入高电平阈值; V_{IL} : 输入低电平阈值
- 高噪声容限: $NM_H = V_{OH} - V_{IH}$
- 低噪声容限: $NM_L = V_{IL} - V_{OL}$
- 噪声容限越大, 抗干扰能力越强。 NM_H 和 NM_L 必须大于 0 [p.85]

VDD 缩放 [pp.88–89]

5V → 3.3V → 2.5V → 1.8V → 1.5V → 1.2V → 1.0V (节省功耗、避免烧毁晶体管)

8 CMOS 晶体管 (pp.91–110)

MOS 晶体管基础 [pp.91–98]

- 硅 (Silicon): 半导体, 纯硅导电性差; 掺杂硅导电性好
- n 型 (n-type): 自由电子 (负电荷); p 型 (p-type): 空穴 (正电荷) [p.93]
- nMOS: Gate=1 时 ON (源漏导通), 适合传递 0 [p.95]
- pMOS: Gate=0 时 ON, 适合传递 1 [p.96]
- CMOS 门结构: pMOS 上拉网络 + nMOS 下拉网络 [p.98]

CMOS 门实现 [pp.99–110]

- NOT 门: 1 个 pMOS (上拉) + 1 个 nMOS (下拉) [p.100]
- NAND 门: 2 个 pMOS 并联 + 2 个 nMOS 串联 [p.103]
- 传输门 (Transmission Gate): nMOS 和 pMOS 并联, EN=1 时导通, 能良好传递 0 和 1 [p.111]
- 伪 nMOS 门 (Pseudo-nMOS): 用弱 pMOS 替代上拉网络 [p.112]

Gordon Moore 与摩尔定律 [pp.114–115]

晶体管数量每两年翻一番 (1975 年修正)。

9 功耗 (Power Consumption) (pp.116–119)

- 动态功耗: $P_{dynamic} = \frac{1}{2}CV_{DD}^2f$ [p.117]
- 静态功耗: $P_{static} = I_{DD}V_{DD}$ [p.118]
- 例: $V_{DD} = 1.2V$, $C = 20nF$, $f = 1GHz$, $I_{DD} = 20mA \rightarrow P \approx 14.4W$ [p.119]

10 习题 (p.120)

用 nMOS 和 pMOS 设计 1 位全加器 (带进位 C_{in}), 输入 A、B、 C_{in} , 输出 S、 C_{out} 。
提示: $S = A \oplus B \oplus C_{in}$, $C_{out} = AB + AC_{in} + BC_{in}$