PROPOSAL PESERTA HACKATHON CHIP 2026

Kategori: Secure Identity & Security Element Chip

Identitas Tim

Judul Ide Desain Chip	**RootPrint: IP Core Hardware Root-of-Trust Berbasis PUF untuk Autentikasi Device-Bound pada DE10-Nano**
Nama Tim	Lodon Chip
Ketua	Simforianus Jonathan Flonas Harefa – Universitas Indonesia – jonathanharefa9@gmail.com
Anggota 1	Dicky Bayu Sadewo – Universitas Indonesia – diki.bayu0608@gmail.com
Anggota 2	Farrel Athalla Muljawan – Universitas Indonesia – farrelathalla@gmail.com


1. Ringkasan Ide (Executive Summary)

Masalah yang Diangkat

Perangkat identitas, terminal keamanan, dan secure embedded system membutuhkan *root secret* unik untuk membuktikan identitas perangkat. Pada arsitektur yang menyimpan secret sebagai data non-volatile atau melalui provisioning eksternal, keamanan tidak hanya bergantung pada algoritma kriptografi tetapi juga pada media penyimpanan dan rantai provisioning tersebut. Proposal ini meneliti cara menjaga keterikatan identitas kriptografis pada perangkat fisik **tanpa menyimpan device root key secara permanen pada media non-volatile perangkat**.

Solusi yang Ditawarkan

Kami merancang IP core *hardware root-of-trust* yang merekonstruksi material kunci dari variasi delay fisik silikon menggunakan *weak Ring Oscillator PUF* (RO-PUF). Respons PUF distabilkan dan direkonstruksi melalui *fuzzy extractor*, diturunkan menjadi kunci autentikasi melalui KDF, lalu digunakan oleh AES-CMAC untuk menjawab nonce verifier. Kunci kerja hanya hidup sementara di FPGA fabric dan dihapus melalui mekanisme *zeroization* setelah transaksi atau alarm keamanan.



Gambar 1: Inti solusi: identitas kriptografis tidak disimpan sebagai device root key permanen, tetapi direkonstruksi dari karakteristik fisik silikon saat diperlukan. FE: *fuzzy extractor*.

Implementasi pada DE10-Nano

RO-PUF, rekonstruksi kunci, KDF, AES-CMAC, register kunci volatil, serta Security FSM ditempatkan di FPGA fabric Cyclone V. HPS hanya berfungsi sebagai transport/host bridge dan tidak memiliki jalur baca terhadap raw PUF, root material, maupun device key. Laptop verifier diposisikan sebagai pihak tepercaya yang terpisah. Target awal sistem adalah clock 50 MHz dengan penggunaan kurang dari 30% ALM.

Kebaruan & Keunggulan

Keunggulan utama desain adalah **integrasi end-to-end lifecycle kunci yang device-bound dan dapat diverifikasi pada FPGA**: karakterisasi multi-board, rekonstruksi kunci dari PUF, pembatasan secret path di fabric, autentikasi AES-CMAC, Security FSM fail-closed, serta perbandingan langsung terhadap baseline stored-key. Kami tidak mengklaim primitive PUF baru; kontribusi berada pada integrasi sistem, verifikasi, dan bukti terukur pada DE10-Nano. Target demo: aset digital Board A disalin ke Board B; identitas A harus tidak ikut berpindah pada sistem usulan, sedangkan baseline dengan kunci pada storage copyable dapat ikut tersalin.

Bukti yang ditargetkan: minimal 3 board, idealnya 5; inter-device Hamming distance, raw BER/reliability, keberhasilan rekonstruksi, clone/replay rejection, latency, utilisasi FPGA, dan zeroization latency. Seluruh angka saat ini adalah **target desain**, bukan hasil eksperimen. Prototipe ini bukan secure element bersertifikasi.

2. Latar Belakang & Rumusan Masalah (Problem Statement)

Latar Belakang

Root secret merupakan fondasi identitas pada banyak secure embedded system. Software dapat menjalankan MAC atau signature, tetapi tidak dapat menggantikan sumber variasi fisik maupun enforcement jalur secret yang tertutup di hardware. PUF telah lama diteliti untuk device authentication dan key generation [1–3], dan produk komersial berbasis PUF juga telah tersedia [4, 5]. Karena itu, proposal ini tidak menjual PUF sebagai penemuan baru, tetapi sebagai komponen dalam arsitektur root-of-trust yang terbuka, terukur, dan dapat diprototipekan di FPGA.

PUF juga bukan selalu lebih baik daripada OTP/eFuse atau secure element. Nilainya berada pada keputusan arsitektural *di mana root secret hidup* dan bagaimana lifecycle kunci dikendalikan.

Tabel 1: Trade-off sumber device root secret.

Sumber Secret	Keunggulan	Trade-off / Batasan
Berkas / storage eksternal	Sederhana, stabil, mudah diprovision	Secret dapat ikut tersalin jika storage/image dicopy; menjadi baseline eksperimen.
OTP / eFuse	Stabil dan terikat penyimpanan on-chip	Tetap memerlukan provisioning/proteksi akses; tidak dievaluasi melalui copy SD.
Secure element	Produk keamanan matang dan terintegrasi	Subsistem yang lebih lengkap; proposal ini tidak mengklaim lebih aman.
PUF-derived root	Device root key tidak disimpan eksplisit sebagai secret NVM	Membutuhkan karakterisasi, ECC/fuzzy extraction, helper-data design, dan kontrol layout.

Rumusan Masalah & Perancangan

Rumusan masalah utama adalah:


1. apakah RO-PUF dengan layout yang sama dapat menunjukkan variasi antar-board yang berguna sekaligus stabil pada board yang sama;
2. apakah noise dapat dikoreksi sehingga root material dapat direkonstruksi secara konsisten dalam resource dan latency yang layak;
3. apakah aset digital yang disalin ke board lain gagal memindahkan identitas perangkat, sementara host tetap tidak memiliki read path terhadap secret.

Tantangan teknis utama adalah memastikan variasi yang diukur berasal dari perbedaan fisik antar-device, bukan artefak deterministic routing; menentukan ECC dari BER terukur; mengelola helper data dan entropy leakage; serta menutup jalur secret ke HPS. **Batasan desain** meliputi DE10-Nano/Cyclone V, target <30% ALM, clock sistem 50 MHz, minimal 3 board untuk screening multi-board, serta tidak ada klaim side-channel/tamper fisik bersertifikasi.

Threat model. Dalam cakupan: copy firmware/SD/helper data/configuration ke FPGA lain, replay, command/helper mutation, repeated attempts, dan logical fault yang didefinisikan. Di luar cakupan: malicious reprogramming board asli dengan bitstream pembaca PUF, invasive probing, decapsulation, laser/EM, side-channel resistance, physical voltage glitch, relay attack, dan sertifikasi tamper resistance. Kejujuran scope ini merupakan bagian dari desain verifikasi.

3. Proposed Chip Design

3.1 Solusi & Arsitektur Sistem




Gambar 2: Diagram blok sistem. HPS berperan sebagai transport; raw PUF dan seluruh material kunci tetap berada di FPGA fabric.

Trust boundary dan key lifecycle. Raw PUF, reconstructed root, device key, AES key schedule, dan internal state tidak memiliki alamat baca pada interface produksi. Tag autentikasi dan status non-secret adalah satu-satunya output protokol. Build karakterisasi/enrollment dipisahkan dari build produksi.

Rincian modul RTL utama.

Modul RTL	Fungsi Utama
RO-PUF Array + Pair Selector	Mengaktifkan pasangan ring oscillator yang terkendali dan menghasilkan sumber variasi fisik device.
Counter / CDC / Reliability Filter	Mengukur perbedaan frekuensi, menangani domain clock, dan memilih response bit yang stabil.
Fuzzy Extractor / Key Reconstruction	Mengoreksi error berbasis helper data dan menurunkan stable root material.
KDF + AES-CMAC Engine	Menurunkan domain-specific authentication key dan menghitung response autentikasi.
Security FSM + Zeroize Controller	Mengatur state, timeout, failure policy, lockout, output gating, dan wipe material rahasia.
Host Bridge / Command Guard	Menerima nonce, device ID, context, dan capsule publik tanpa memberikan read path terhadap secret.

Alur enrollment dan autentikasi.



Gambar 3: Flow enrollment dan autentikasi. Respons PUF mentah tidak digunakan sebagai public challenge-response dan tidak diekspos pada build produksi.

Estimasi penggunaan resource FPGA.

Komponen Resource	Estimasi Penggunaan	Kapasitas DE10-Nano (template)
Logic Elements / LUT	Target <30% ALM; working budget sekitar 11.9k ALM	110,000 LEs / 41,910 ALMs
Registers / Flip-Flops (FF)	Working budget sekitar 31.3k FF; final dari Quartus Fitter	415,000 (sesuai template panitia)
Block RAM (M10K)	Working budget sampai 64 M10K-equivalent blocks / sesuai fitting aktual	5,570 Kbits
DSP Blocks	Target 0 DSP	112 DSP

Tabel 2: Budget pra-sintesis; bukan hasil fitting. Terminologi/ketersediaan register aktual akan mengikuti laporan Quartus untuk part 5CSEBA6U23I7.

Perangkat Lunak & Tools Perancangan. Intel Quartus Prime, Platform Designer (Qsys), TimeQuest, SignalTap Logic Analyzer, ModelSim/Verilator atau simulator RTL setara, SystemVerilog, Python untuk reference model dan automation, serta C/Python untuk host bridge/verifier. Versi tool, seed fitter, constraints, dan hash build akan dicatat agar eksperimen dapat direproduksi.

3.2 Rencana Pengujian

Simulasi RTL. Testbench otomatis memeriksa reset, timeout, bus malformed, busy-write, illegal state, helper-data mutation, error injection pada fuzzy extractor, dan known-answer vectors untuk AES-CMAC/KDF. Model digital RO hanya memvalidasi alur; tidak digunakan sebagai bukti entropy atau unclonability.

Uji Hardware Board FPGA DE10-Nano. Minimal 3, idealnya 5 board menggunakan region PUF yang identik. Setiap build diarsipkan bersama version/constraint hash. Pengujian meliputi preservation RO pasca-fit, pengukuran inter-device HD, intra-device BER, key reconstruction, end-to-end authentication, copy experiment, replay, zeroization, timing closure, dan resource report. SignalTap pada build produksi hanya merekam state/status non-secret.

Metrik Keberhasilan Target.

Metrik	Target / Acceptance Criterion	Metode Ukur
Inter-device uniqueness	Screening mean HD 40–60%; tidak ada kandidat response identik	Semua pasangan board pada posisi kanonik yang sama
Reliability / raw BER	Setelah mask, target raw BER $\leq 1\%$ atau cukup untuk ECC yang dipilih	≥ 1000 response/board/kondisi
Key reconstruction	Target $\geq 99.9\%$; gate awal 0 gagal pada campaign terdefinisi	Authentication/reference match per board
Clone + replay campaign	0 accepted pada campaign usulan; baseline copyable berhasil meniru A	≥ 100 nonce/pasangan + replay cases
Latency	p95 fabric authentication ≤ 100 ms sebagai target awal	On-chip timestamp; transport dipisahkan
Resource + timing	<30% ALM, target 50 MHz dengan slack non-negatif	Quartus Fitter + TimeQuest
Zeroization	Output diblok segera; wipe target ≤ 1024 active clock cycles	Assertion + board instrumentation

Demo singkat. Board A dienroll dan lolos; image/storage/helper data A disalin ke B dan autentikasi sebagai A harus ditolak; baseline stored-key copyable harus lolos setelah storage disalin; replay tag ditolak; alarm logis memicu output suppression, zeroize, dan LOCKED. Baseline ini **bukan** pembanding eFuse/secure element, melainkan representasi secret yang berada pada storage copyable.

Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
Simforianus Jonathan Flonas Harefa	Arsitektur sistem, RTL security, integrasi	Ketua tim; menetapkan architecture contract dan threat model; memimpin integrasi Security FSM, key lifecycle, KDF/AES-CMAC; review interface/trust boundary; mengoordinasikan keputusan teknis, integrasi end-to-end, dan demo final.
Dicky Bayu Sadewo	FPGA implementation, RO-PUF, characterization	Mengembangkan RO-PUF/counter/CDC dan placement constraints; menjalankan Quartus synthesis/fitter/TimeQuest; mengelola build karakterisasi dan produksi; melakukan multi-board measurement, BER/HD/bit-aliasing, serta resource/timing report.
Farrel Athalla Muljawan	Verification, host/verifier software, experiment automation	Menulis testbench SystemVerilog/Python dan reference model; mengembangkan verifier/host bridge; menjalankan replay/copy/negative campaigns; mengotomasi logging/metrics; membantu dokumentasi teknis, visualisasi hasil, dan video/demo.

Catatan: seluruh anggota tetap melakukan cross-review RTL, hasil pengukuran, dan materi presentasi sebelum submission/final demo.

Rencana Bootcamp (3 Hari)

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Finalisasi region RO-PUF, compile/fit, ukur multi-board awal, evaluasi HD/BER/bit-aliasing, freeze candidate mask/ECC.	Locked PUF layout, build manifest, preliminary characterization, keputusan Gate G1–G3.
Hari 2	Integrasi FE/KDF/AES-CMAC/Security FSM dengan host/verifier; RTL regression dan board authentication.	End-to-end authentication, resource/timing report, verifier log, keputusan Gate G4.
Hari 3	Copy baseline/usulan, replay, zeroization, final metric collection, video/live demo rehearsal.	Demo final, metric table aktual, reproducible logs, Gate G5–G6, materi presentasi.

4. Referensi
References

[1] G. E. Suh and S. Devadas, “Physical Unclonable Functions for Device Authentication and Secret Key Generation,” *Proc. 44th Design Automation Conference*, pp. 9–14, 2007. doi: 10.1145/1278480.1278484.

[2] J. Guajardo, S. S. Kumar, G.-J. Schrijen, and P. Tuyls, “FPGA Intrinsic PUFs and Their Use for IP Protection,” *CHES 2007*, pp. 63–80, 2007. doi: 10.1007/978-3-540-74735-2_5.

[3] R. Maes, A. Van Herrewege, and I. Verbauwhede, “PUFKY: A Fully Functional PUF-Based Cryptographic Key Generator,” *CHES 2012*, pp. 302–319, 2012. doi: 10.1007/978-3-642-33027-8_18.

[4] Analog Devices, “ChipDNA Embedded Security PUF Technology,” documentation, accessed 7 Oct. 2026.

[5] Synopsys, “PUF Base/Premium IP,” DesignWare security IP documentation, accessed 7 Oct. 2026.

[6] Y. Dodis, R. Ostrovsky, L. Reyzin, and A. Smith, “Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noisy Data,” *SIAM Journal on Computing*, 38(1), pp. 97–139, 2008. doi: 10.1137/060651380.

[7] M. Dworkin, *Recommendation for Block Cipher Modes of Operation: The CMAC Mode for Authentication*, NIST SP 800-38B, 2005.

[8] L. Chen, *Recommendation for Key Derivation Using Pseudorandom Functions*, NIST SP 800-108 Rev.1 Update 1, 2022/2024.

[9] PERURI, “PERURI Hadirkan Chip Hackathon 2026, Dorong Inovasi Talenta Muda untuk Memperkuat Kedaulatan Digital Indonesia,” siaran pers, 26 Sep. 2026.

5. Lampiran

Lampiran memuat rincian teknis yang diperlukan untuk verifikasi tanpa membebani pembacaan pertama: interface RTL, register map, verification matrix, planned measurements, resource budget detail, Security FSM, serta development workflow/gates.

Lampiran A - RTL Module Interface (ringkas)

Modul	Purpose	Clock	Verification
ro_puf_array	Ring oscillator pairs sebagai physical source	RO	Netlist/post-fit + board counter
ro_counter / CDC	Frequency counting dan safe snapshot ke SYS	RO/SYS	phase/frequency sweep, overflow
stability_filter	Majority/margin filter pada response bit	SYS	tie, timeout, mask freeze
fuzzy_extractor	Secure sketch/ECC + extraction	SYS	error 0..t, burst, >t
kdf_core / aes_cmac	Key derivation dan authentication MAC	SYS	NIST vectors/reference model
security_fsm / zeroize	Fail-closed lifecycle, lockout, wipe	SYS	illegal state, alarm precedence
host_bridge	Avalon-MM public interface	SYS	register fuzzing/access policy

Lampiran B - Illustrative Register Map


Offset	Register	Akses	Semantik
0x000	CONTROL	W	START / ABORT / ACK; tidak ada UNLOCK/ENROLL produksi.
0x004	STATUS	R	IDLE, BUSY, TAG_VALID, ZEROIZED, LOCKED.
0x010–01C	NONCE_INPUT[0:3]	R/W	Nonce publik 128-bit; write hanya saat idle.
0x020–02C	DEVICE_ID[0:3]	R/W	Device ID publik; harus cocok dengan pinned ID.
0x040–04C	MAC_OUTPUT[0:3]	R	Tag 128-bit; nol jika TAG_VALID=0.
0x050	CAPSULE_LEN	R/W	Panjang capsule publik dengan batas tetap.
0x058	LOCAL_FAIL_-COUNT	R	Saturating local failure counter.

Tidak ada register/alias produksi untuk: PUF_RAW_RESPONSE, ROOT_SECRET, DEVICE_KEY, AES_INTERNAL_STATE, key schedule, atau debug injection. Build karakterisasi/enrollment menggunakan image terpisah.

Lampiran C - Verification Matrix (inti)

Requirement	RTL Test	Board Test	Pass Criterion
RO preserved	pulse/gate model	netlist/placement + counter	seluruh RO target terukur
PUF stability	injected flip/tie	repeated response	BER sesuai ECC budget
Uniqueness	indexing/mask correctness	all board pairs	screening HD berguna, no identical response
Key reconstruction	0..t, burst, >t	repeated reconstruction	no unexplained failure in campaign
AES/CMAC/KDF	KAT + endian/length	independent model match	0 mismatch
Replay rejection	old/duplicate/expired	record and replay	0 accepted
Clone-copy	two-device harness	all directed board pairs	0 accepted on proposal; baseline succeeds
Zeroization	alarm/state assertions	alarm input + observation build	no valid tag after alarm; wipe bound met
Secret path	address/alias scan	production register fuzzing	0 secret read path

Lampiran D - Security FSM dan Development Gates



Gambar 4: Ringkasan transisi Security FSM. Jalur normal menyelesaikan autentikasi, melakukan ZEROIZE, lalu kembali ke IDLE. Fault, timeout, atau illegal state dari state sensitif masuk ke jalur fail-closed: ZEROIZE diikuti LOCKED. LOCKED hanya dapat dipulihkan melalui reset tepercaya.

Gate	Bukti untuk Lanjut	Jika Gagal
G1	RO tidak dieliminasi dan seluruh pasangan target terukur	perbaiki preservation/counter/routing
G2	variasi lintas board dan bit-aliasing berguna	ganti pairing/placement; jangan klaim clone-evident
G3	BER mendukung ECC dalam resource budget	ulang mask/acquisition atau kurangi klaim
G4	reconstruction stabil pada holdout/power cycle	revisi ECC/drift handling
G5	authentication, copy baseline, replay, wipe campaign valid	revisi protocol/reference model/setup
G6	no secret-read path, fail-closed, timing closure	hapus debug path/revisi FSM/CDC