ZM9000 5G M.2 模块产品硬件规格书

ZM9000 5G M.2 Module Product Technical Specification

文档版本 V1.2

发布日期 2019-12-03

声明

Copyright © 2019 ZTE CORPORATION

版权所有,保留所有权利

本资料著作权属中兴通讯股份有限公司所有。未经著作权人书面许可,任何单位或个人不得以任何方式摘录、复制或翻译本手册部分或全部内容。不得以任何形式或任何方式(电子、机械、影印、录制或其他可能的方式)进行商品传播或用于任何商业、盈利目的。

商标声明

"ZTE"、"ZTE 中兴"、"中兴"为中兴通讯股份有限公司注册商标。 本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

注意

本手册中的所有图片、陈述及文字信息仅供参考,请以实际产品为准。如有内容更新, 恕不另行通知。这些更新会编入新版手册中,中兴通讯保留最终解释权。

责任限制

在任何情况下,对于伴随本产品的使用而带来的任何损失(包括依照手册说明使用而导致的损失),诸如:公司利润的损失、信誉损失、营业中断、或存储数据的丢失/改变等,以及因此导致的任何特别的、意外的、连带的或间接的损失,本公司不承担任何责任。

对由于不当使用非本公司指定的通讯硬件或软件而导致的损失,本公司不承担任何责任。

对于通过使用本产品获得的信息、资料、文件或其他产品与服务,本公司不提供任何形式的保证与技术支持,且对于用户对这些信息、资料、文件或其他产品与服务的使用,本公司不承担任何责任。

对于通过本产品使用的第三方软件,本公司不承担任何形式的担保与技术支持责任。 本手册的内容按"现状"提供。除非适用法律另有规定,否则本公司不对本文档的准确性、可靠性和内容做出任何类型的、明确的或默许的保证。

进出口管制

若需将本手册描述的产品(包括但不限于产品中的软件及技术数据等)出口、再出口或者进口,您应遵守适用的进出口管制法律法规。



安全警告和注意事项

在设备二次开发、使用和返修过程中,都必须遵循本章节的安全警告及注意事项。设备的集成商等必须将如下的安全信息传递给用户、操作人员或写入产品的使用手册中:

- 在使用包括本设备在内的射频设备时可能会对一些屏蔽性能不好的电子设备造成干扰, 如机动车辆中的某些电子系统。必要时,使用本设备前请咨询该设备制造商。
- 在某些医用设备如助听器、植入耳涡和心脏起搏器旁使用本设备时需注意:保持本设备与这些医用设备之间至少 20 厘米的距离;必要时请关闭本设备。如有其他问题请在使用之前向医用设备生产厂家咨询了解。
- 在油料仓库,化学工厂等有爆炸性生产过程的地点,在医院等有特殊要求的场所,请注意本设备的使用限制。若有要求,请勿使用本设备。
- 请将本设备放在儿童难以触及的地方,以免儿童将其当成玩具,造成人身伤害。
- 在飞机起飞前请关闭设备。为防止对飞机通信系统的干扰,在飞行中禁止使用本设备。 在飞机未起飞时使用,应按照安全规定征得机组人员许可。
- 请不要将设备暴露在强烈阳光下,以免过度受热而损坏。
- 清洁模块时请先关机,并使用干净的防静电布清理。



修改记录

版本	日期	说明		
V1.0	2019.07.31	初始版本		
V1.1	2019.09.23	一、模块进入待机方式变更: 从 PIN38 引脚 WAKEUP_IN 信号高电平正常工作,低电平进入待机,更改为 PIN38 为冗余、不生效,优先方案为通过 USB_D+/D-信号发起 USB 挂起命令进入待机: 二、增加说明: 1)PIN62/64 UART 为模块和 BT/WIFI 共存控制专用 UART,无法用于其它 UART 2)增加 LED 状态指示说明; 3) PCIE_PEWAKE#和 PCIE_CLKREQ#信号在 A版 OD 属性基础上,增加说明需大板外部上拉 3. 3V; 4) USB 增加说明: 模块下载版本仅支持 USB2. 0,因为高通驱动原因,无法通过 USB3. 0 下载版本; 5) 增加推荐的连接器品牌和尺寸,客户设计大板时可参考该封装尺寸; 三、内容修改; 1) PIN23 WOWWAN#引 脚属性由 0 改为 OD,需大板外部上拉 1. 8V/3. 3V,低有效; 2) 统一全文中 PIN38 信号名为 WAKEUP_IN,以及输入电压推荐值为 3. 3V 或 5V,PIN67 信号名为 RESET#; 3) 删除 3. 4. 5USB2. 0/3. 0 中关于 USB_VBUS 的描述; 4) USIM1/2_DETECT 默认由低有效改为高有效; 5) 修改表 3-18 ZM9000 模块 USIM1/USIM2 管脚中 UIM2 的引脚序号修改为和表 3-1 ZM9000 模块管脚信号定义表一致; 6) 1. 2. 1 综述增加 FDD-NR 7)表 2-1 的 Anterna 更改为提供 6 路天线接口测试座。 8) 第四章射频特性的表格进行了重新编排。 9) 4. 2. 1 章节射频频段增加 FDD-NR,N1/3/5/8。 10)表 4-2、表 4-7、表 4-8、表 4-10、表 4-12 增加 N1/3/5/8 频段。 11)表 4-7、表 4-8 的说明 1 增加了 FDD NR 频段的测试条件说明。 12)表 4-9、表 4-10 频段列表去掉了 POWER CLASS,在说明 1 里添加了支持 HPUE 的频段说明。 13)表 5-6 里的数据删除,待更新。 14) 增加图 4-1,天线连接器频段分配示意图。 15) 增加说明:模块需连接外置无源 GPS 天线,不支持有源 GPS 天线;		
V1.2	2019.12.03	一、内容修改: 1) 4.2.1 章节 射频 NR 频段分成 FDD-NR 和 TDD-NR;		

- 2) 4.2.4 章节 表 4-3 RF 制式 NR 分成 FDD-NR 和 TDD-NR;
- 3) 表 4-10 增加 NR N1/3/5/8, N78 支持 HPUE, 传导功率门限和 测试数值更新;
- 4)图 4-1 mb3A 编码模块单板天线连接器频段分配示意图 天线 5 支持频段中 n1/2/3/5/7/8/34/39/40/41 TRX 改为

B1/2/3/5/7/8/34/39/40/41 TRX。

- 5)4.5.1 章节增加射频测试座和射频线说明介绍。
- 6)2.3、4.2.1、4.2.3、4.4.1.2、4.4.2.2 章节工作频段增加 n28。
- 7) 图 4-1 mb3A 编码模块单板天线连接器频段分配示意图更新,增加 n28。
- 8) 表 4-12 增加 n28 频段。
- 9) SIM 卡检测信号和 PCIE_PERST#增加备注;

目 录

1. 简介	10
1.1. 概述	11
1.2. 模块介绍	11
1.2.1. 综述	11
1.2.2. 接口	11
1.2.3. 物理规格	12
2. 总体介绍	13
2.1. 概述	13
2.2. 功能框图	13
	14
2.4. 应用框图	16
	16
3. 管脚定义及接口说明	
	17
	17
	21
	23
	23
	24
	26
	26
	28
	32
	34
	37
	40
	43
	46
	49
	53
	54
4. 射频特性	
	57
	57
	57
	57
	57
	58
	58
	59
4.3.1. 测重坏境	59

4.3.2. 测量标准	59
4.4. 传导射频特性	59
4.4.1. 传导接收灵敏度	59
4.4.1.1. LTE	59
4.4.1.2. NR	60
4.4.2. 传导发射功率	61
4.4.2.1. LTE	61
4.4.2.2. NR	62
4.5. GNSS	62
4.6. 天线设计要求	64
4.6.1. 天线工作频段	64
4.6.2. 天线指标要求	67
4.6.3. 天线安装要求	67
5. 电气性能和可靠性	68
5.1. 概述	68
5.2. 工作与存储环境	68
5.3. 绝对最大值	68
5.4. 标称值	68
5.5. 模块功耗	69
5.6. 接口信号电特性	69
5.7. 内部时钟频率	
5.8. ESD 特性	72
6. 机械尺寸与封装	74
6.1. 概述	74
6.2. 模块尺寸	74
6.3. 模块俯视图	76
7. 存储和散热要求	77
7.1. 存储要求	77
7.2. 散热要求	77
8. 附录	78
8.1. 管脚功能复用表	78
8.2. 常用缩略词	
83 参考文档	85

图片目录

图	2-1	ZM9000 模块内部电路逻辑框图	13
图	2-2	ZM9000 模块的外部应用框图	16
图	3-1	ZM9000 模块管脚序号/尺寸图	18
图	3-3	ZM9000 模块电源输入参考设计	24
图	3-8	ZM9000 模块复位参考设计	26
图	3-13	LED1#信号参考设计	.27
图	3-16	USB 全速模式波形图	
图	3-17	全速/高速模式设备连接检测	29
图	3-13	ZM9000 模块 USB 接口参考设计	
图	3-22	USIM 接口的激活和冷复位时序	
图	3-23	USIM 接口的热复位时序	36
图	3-24	USIM 接口时钟停止时序	36
图	3-25	USIM 接口去激活时序	36
图	3-26	USIM 接口参考设计	
图	3-27	ZM9000 模块 UART 功能框图	
图	3-28	UART 时序图	
图	3-29	ZM9000 模块连接 MCU 参考设计	40
图	3-31	ZM9000 模块 SPI 功能框图	
图	3-32	ZM9000 模块 SPI 四种配置模式	
图	3-33	SPI 时序图	
图	3-34	SPI 接口外扩 FLASH	.42
图	3-35	SPI 接口连接多个 SPI 外设	.43
图	3-36	ZM9000 模块 I2C 功能框图	44
图	3-37	I2C 位传输时序图	44
图	3-38	I2C 时序 START/STOP 条件	44
图	3-39	I2C 数据传输时序图	45
图	3-40	I2C 总线应答时序图	45
图	3-41	I2C 接口扩展多个 I2C 外设	45
图	3-47	ZM9000 模块 PCM 功能框图	.47
图	3-48	ZM9000 模块 PCM 时钟功能框图	.47
图	3-49	PCM_SYNC 时序图	47
图	3-50	PCM 外设到 ZM9000 模块时序图	.48
图	3-51	ZM9000 模块到外设时序图	48
图	3-52	PCM 接口电路参考设计	.49
图	3-53	ZM9000 模块 I2S 发送功能框图	.50
图	3-54	ZM9000 模块 I2S 发送功能框图	.50
图	3-55	I2S 时序图	.51
图	3-56	I2S 接口收发时序图	.51
图	3-57	I2S 接口电路参考设计	.52
图	3-62	JTAG 功能框图	54

ZM9000 5G M. 2 模块产品规格书

图 3-63	JTAG 接口定时图	55
图 3-64	模块内部板板连接器 JTAG 接口	55
图 3-65	JTAG 连接器信号定义	56
图 6-1	ZM9000 模块尺寸图	74
	ZM9000 模块引脚焊盘尺寸图	
	ZM9000 模块俯视图	

表格目录

表	1-1	ZM9000 模块物理规格	. 12
表	2-1	ZM9000 模块功能特性	. 14
表	3-1	ZM9000 模块管脚信号定义表	. 18
表	3-2	IO 参数定义	. 21
表	3-3	ZM9000 模块电源管脚	. 23
表	3-4	ZM9000 模块开机/复位管脚	. 24
表	3-5	RESIN_N 定时 T	
表	3-6	ZM9000 模块 WAKEUP 管脚	
表	3-7	ZM9000 模块 LED_MODE 管脚	
表	3-12	ZM9000 模块 USB 管脚	
表	3-13	USB2.0 高速模式电特性	29
表	3-14	USB2.0 全速模式电特性	29
表	3-20	ZM9000 模块 USIM1/USIM2 管脚	. 34
表	3-21	USIM 电源电压特性	. 35
表	3-22	USIM 电源电流特性	. 35
表	3-23	ZM9000 模块 UART 管脚	.38
表	3-24	ZM9000 模块 SPI 管脚	40
表	3-25	50MHz 时钟的时序参数	. 42
表	3-26	ZM9000 模块 I2C 管脚	. 43
表	3-29	ZM9000 模块 PCM 管脚	.46
表	3-30	PCM 时序参数	.48
表	3-31	ZM9000 模块 I2S 管脚	
表	3-32	I2S 定时参数表	.51
表	3-38	ZM9000 模块 JTAG 管脚	
表	3-39	JTAG 定时参数	. 55
表	5-1	ZM9000 模块工作温湿度表	. 68
表	5-2	ZM9000 模块绝对最大值	. 68
表	5-3	ZM9000 模块标称值	. 68
表	5-5	ZM9000 模块不同制式下的待机电流	. 69
表	5-6	ZM9000 模块不同制式不同频率下的电流	. 69
表	5-7	ZM9000 模块各接口信号电源域	. 69
表	5-9	ZM9000 模块 1.8V 接口电特性	. 70
表	5-10	ZM9000 模块 1.8V/2.95V 接口电特性	.71
表	5-11	ZM9000 模块内部时钟	. 71
表	5-13	ZM9000 模块管脚 ESD 性能参数	.72

1. 简介

1.1. 概述

文档描述了 ZM9000 模块的功能、关键特性、硬件应用接口、空中接口、电气特性、射频特性及结构相关等内容,供用户使用本模块时做设计参考。

本文档的各章节内容构成如下:

第一章: 简介

简要介绍 ZM9000 模块的接口、应用场合、物理规格等。

第二章: 总体介绍

主要描述 ZM9000 模块内部构成、ZM9000 模块主要支持的功能、ZM9000 模块应用功能框图、支持模块应用的开发板及开发环境等。

第三章:管脚定义及接口说明

详细介绍 ZM9000 模块所有管脚的信号定义、性能指标、时序要求、参考设计及注意事项等。

第四章:射频特性

描述 ZM9000 支持的通信制式、频段、射频指标,天线设计要求等。

第五章: 电气性能与可靠性

包括绝对最大值、工作与存储环境要求、电源输入范围、UVLO、模块功耗、接口信号电特性、可靠性、EMC 及 ESD 要求等。

第六章: 机械尺寸与封装

本章提供 ZM9000 模块的机械尺寸、模块焊盘、推荐封装等。

第七章:存储和散热

本章介绍 ZM9000 模块的存储、散热设计要求等。

第九章: 附录

附录给出了管脚功能复用表、常用缩略词、参考文档等

1.2. 模块介绍

1.2.1. 综述

ZM9000 模块是一款 M.2 封装的嵌入式工业级 5G 无线通信模块,可以提供 FDD-LTE、TDD-LTE、NR 网络的数据连接、语音通讯,同时也提供 GNSS 定位功能。

1.2.2. 接口

ZM9000 模块提供了如下硬件接口,配合各类外部设备,可与主机进行通信,实现数据连接及语音通话功能:

- USB2.0/3.0 interface
- I2S interface
- USIM1/2 interface



- LED status
- Antenna interface
- MIPI interface
- PCIE interface
- SPI interface (默认无、需定制)
- I2C interface (默认无、需定制)
- UART interface(默认 1 路模块和 BT/WIFI 共存交互专用 UART、可配的 UART 需定制)
- GPIO (默认无、需定制)

1.2.3. 物理规格

ZM9000 模块采用 M.2 封装, 物理规格参见下表

表 1-1 ZM9000 模块物理规格

参数	典型值	单位
尺寸	30*52	mm
总厚度	3.6	mm
PCB 厚度	0.8	mm
重量	11	g



2. 总体介绍

2.1. 概述

本章主要对 ZM9000 模块进行总体性介绍,包括:

- 功能框图
- 功能特性
- 应用框图
- 开发环境

2.2. 功能框图

ZM9000 模块采用高通 7nm 低功耗 SOC CMOS 工艺的 SDX55 芯片平台设计,模块内部电路根据功能可划分成 3 个主要部分:

● 基带部分:

该部分实现空中协议的解析,完成信号的调制解调。主要组成有:高通公司的 SDX55 芯片、MCP:

● 电源部分:

该部分主要完成 ZM9000 模块的供电,外部典型电源电压 3.3V 给 ZM9000 模块供电:通过高通的电源管理芯片 PMX55 为模块提供各路工作电源;

● 射频部分:

该部分主要完成 ZM9000 模块的无线信号调制解调、接收发射。其主要组成有:高通公司的收发芯片 SDR865、高通射前端集成模组、Triplexer、天线开关等;




图 2-1 ZM9000 模块内部电路逻辑框图



2.3. 功能特性

ZM9000 模块的主要功能特性参见表 2-1。

表 2-1 ZM9000 模块功能特性

		LM19000 侯庆功庇村住	
序号	产品特性	描述	
物理特	· f性		
1	封装	M.2	
2	尺寸	30x52x3.6mm	
3	重量	11g	
环境要	求		
1	存储温度	-40°C to +90°C	
2	工作温度	正常工作温度: -30°C to +75°C	
		扩展工作温度: -40℃ to +85℃ 【注 1】	
3	湿度	5%~ 95%	
电源特	· f性		
1	电源范围	3.3V to 4.2V (Typical 3.3V)	
2	待机电流	6mA	
处理器			
1	处理器	ARM Cortex A7 up to 1.5GHz with 256 kB L2 cache	
		QDSP6 processor at up to 1.5 GHz (Turbo)	
		Cortex M3	
2	存储空间	4Gb RAM + 4Gb FLASH (LPDDR4x)	
工作频	i段	170	
1	TDD LTE	Band 34/39/40/41	
2	FDD LTE	Band 1/2/3/5/7/8	
3	TDD NR	N1/3/5/8/28/41/78/79	
定位功	7能		
1	GNSS	BeiDou/GLONASS/GPS/Galileo,支持 L1/L5 双频	
硬件接	₹ □		
1	USIM	提供 2 路 USIM 卡接口(1.8V/3.0V)	
2	USB	USB2.0、USB3.0	
3	UART	1 组模块和 WIFI/BT 共存专用 UART(PIN 62/64),无法用于其	
		他 UART 通信;	
		可软件定制配置再提供 1 路 UART, 最高支持 4Mbps 的速率,和	
		I2C/SPI 不兼容只能选其一	
4	SPI	默认无,可定制 1 路 SPI,和 UART/I2C 不兼容只能选其一,且	
		模块只能配置为 master 模式	
5	I2C	默认无,可定制 1 路 I2C,	
6	I2S	提供 1 路 12S 数字音频接口, SCLK 最大支持 12.288MHz	
7	LED Status	指示网络状态	
8	PCIE	提供 1 路 PCIE3.0	
9	MIPI	提供 1 路 MIPI 信号	
10	GPIO	默认无,可根据需求删减功能后定制复用 GPIO	
	l .	İ	



 11
 Anterna
 提供 6 路天线接口测试座

说明:

注 1: 推荐工作温度-30-75° C, 当温度-40° C~-30° C 或+75° C~+85° C 范围内时, ZM9000 模块部分射频指标可能会有所下降;



2.4. 应用框图

基于 ZM9000 模块的典型外部参考电路框图如图 2-2 所示。




图 2-2 ZM9000 模块的外部应用框图

2.5. 开发环境

ZM9000 模块开发环境包括硬件开发板,可以实现以下功能的开发、调试及演示:

- 基本通讯(上网、短消息)
- 音频(Codec 芯片、MIC、音频 PA、Speaker)
- 其他接口功能



3. 管脚定义及接口说明

3.1. 概述

本章主要对 ZM9000 模块进行管脚定义及接口说明,包括:

- 模块封装图
- IO 参数定义
- 管脚描述

主要包括 USIM1 接口、USIM2 接口、I2C 接口(默认无,需软件版本专门配置)、SPI 接口(默认无,需软件版本专门配置)、UART 接口(默认无,需软件版本专门配置)、USB2.0 接口、USB3.0 接口、I2S 接口、PCIE 接口、MIPI接口、RF 接口、状态指示接口、开关机/复位接口、电源接口及其他管脚。

3.2. 模块封装图

ZM9000 模块采用 M.2 封装,模块正面俯视的管脚序号图如图 3-1:








图 3-1 ZM9000 模块管脚序号/尺寸/屏蔽架图(注:序号/尺寸图中未显示屏蔽架罩)

ZM9000 模块的各管脚信号定义如表 3-1

表 3-1 ZM9000 模块管脚信号定义表

PIN	管脚名	类型	说明	电平
			WWAN, PCIe, USB3.0	
	CONFIG_3		interface type	
1		0	configuration	模块内部 NC
2	+3. 3V	PI	Power input	+3. 3V
3	GND	10	GND	
4	+3. 3V	PΙ	Power input	+3. 3V
5	GND	_	GND	
1	FULL_CARD_ POWER_OFF#(I/PU/CMOS		Power enable, high poweron, low poweroff	
6	1.8_3.3V)	I		1.8V/3.3V
7	USB D+	I/0	USB2. 0	
8	W_DISABLE1#	I	Active low to disable radio operation on the module	1. 8V/3. 3V
9	USB D-	I/0	USB2. 0	
10	LED1#	OD	System status LED	OD
11	GND	_	GND	



***************************************	***************************************	*************		
12	Notch			
13	Notch			
14	Notch			
15	Notch			
16	Notch			
17	Notch			
18	Notch			
19	Notch			
20	I2S_BCLK/PC M_CLK	0	I2S Serial clock	1. 8V
			WWAN, PCIe, USB3.0	
	CONFIG_0		interface type	
21		0	configuration	模块内部 NC
22	I2S_DIN/PCM _DIN	I	I2S Serial receive data	1.8V
	WOWWAN#		Wake up host	1.8V/3.3V, 需大板外
23		OD	wake up nost	部上拉
24	I2S_DOUT/PC M_DOUT	0	I2S Serial transmit data	1.8V
25	DPR	Ic	Body SAR Detect, active low	1. 8V/3. 3V
			Active low to disable	
	W_DISABLE2#		radio operation on the	
26		Ι	module	1.8V/3.3V
27	GND	70)	GND	
00	I2S_WS/PCM_		I2S Word	1.07
28	SYNC	0	alignment/select	1.8V
29	USB3. 0_TX-	0	USB3. 1 TX	1 01/0 01/
30	UIM1_RESET	0	SIM reset signal	1. 8V/3. 0V
31	USB3. 0_TX+	0	USB3. 1 TX	1.01/0.01/
32	UIM1_CLK	0	SIM clock Signal	1. 8V/3. 0V
33	GND	- T /0	GND	1.01/0.01/
34	UIM1_DATA	I/0	SIM data input/output	1. 8V/3. 0V
35	USB3. 0_RX-	Ι	USB3. 1 RX	
36	UIM1_PWR	0	SIM power supply	1.8V/3.0V
37	USB3. 0_RX+	Ι	USB3.1 RX	
38	WAKEUP_IN	I	WAKEUP_IN	3.3V/5V,默认不使用 该信号,优先使用 USB 挂起方式进入待机和 唤醒模块



39	GND	_	GND	
40	SIM2_DETECT	Ι	SIM2 Detect	1. 8V
41	PETn0	0	PCIe TX	
42	UIM2 DATA	I/0	SIM data input/output	1. 8V/3. 0V
43	PETp0	0	PCIe TX	
44	UIM2 CLK	0	SIM clock Signal	1. 8V/3. 0V
45	GND	_	GND	
46	UIM2 RESET	0	SIM reset signal	1. 8V/3. 0V
47	PERn0	Ι	PCIe RX	
48	UIM2_PWR	0	SIM power supply, 1.8/3V	1.8V/3.0V
49	PERp0	I	PCIe RX	7.0
50	PERST#	I	Asserted to reset module PCIe interface default.3.3V high level	3. 3V
51	GND	_	GND	
52	CLKREQ#	OD	Asserted by device to request a PCIe reference clock be available (active clock state) in order to transmit data	OD, 需大板外部上拉 3.3V
53	REFCLKN	I	PCIe Reference Clock signal	
54	PEWAKE#	OD	Asserted to wake up system and reactivate PCIe link	OD, 需大板外部上拉 3.3V
55	REFCLKP	I	PCIe Reference Clock signal	
56	RFFE_SCLK	0	MIPI Interface Tunable ANT	1. 8V
57	GND	_	GND	
58	RFFE_SDATA	I/0	MIPI Interface Tunable ANT	1. 8V
59	ANTCTLO/SPI _MOSI/UART_ TX	0	默认为 GPIO,可配置为 SPI_MOSI 或 UART_TX	1. 8V
60	COEX3	I/0	Wireless Coexistence between WWAN and WiFi/BT modules	1. 8V
61	ANTCTL1/SPI _MISO/UART_ RX	0	默认为 GPIO,可配置为 SPI_MISO 或 UART_RX	1. 8V



			Wireless Coexistence	
	COEX_RXD		between WWAN and WiFi/BT	
62		Ι	modules	1.8V
	ANTCTL2/SPI		 默认为 GPIO,可配置为	
	_CS_N/UART_		SPI_CS_N或UART_CTS_N或	
63	CTS_N/I2C_S DA	0	I2C_SDA	1.8V
03	DA	U	W: 1 C : 4	1. 67
	COEX TXD		Wireless Coexistence between WWAN and WiFi/BT	
64	COEX_TAD	0	modules	1. 8V
01	ANTCTL3/SPI			1.07
	CLK/UART R		默认为 GPIO,可配置为	V '/
	TS N/I2C SC		SPI_CLK 或 UART_RTX_N 或	
65	L	0	I2C_SCL	1.8V
66	SIM1_DETECT	Ι	SIM1 Detect	1. 8V
67	RESET#	I	reset input, active low	1. 8V
	ANT CONFIG		Host antenna	
68	ANI_CONFIG	I	configuration detect	1.8V
			WWAN, PCIe, USB3.0	
	CONFIG_1		interface type	
69		0	configuration	模块内部 GND
70	+3. 3V	PΙ	Power input	+3.3V
71	GND	_	GND	
72	+3. 3V	PI	Power input	+3. 3V
73	GND	- 6	GND	
74	+3. 3V	PI	Power input	+3. 3V
	C.		WWAN, PCIe, USB3.0	
	CONFIG_2		interface type	
75		0	configuration	模块内部 NC

3.3. IO 参数定义

表 3-2 给出了管脚属性的描述说明。

表 3-2 IO 参数定义

类型	描述			
	管脚属性			
AI	模拟输入			
AO	模拟输出			
10	输入/输出			
DI	数字输入			
DO	数字输出			
PI	电源输入			



P0	电源输出	
В	双向	
Z	高阻	
管脚	默认上/下拉说明	
OD	开漏输出	
PU	内部上拉	
PD	内部下拉	
NP	没有内部上拉或下拉	



3.4. 管脚描述

ZM9000 模块采用 M.2 封装, 75 管脚按功能可分为如下:

- 电源
- 开机、复位
- Wake Up Host
- LED Status
- USB2.0, USB3.0
- USIM1, USIM2
- UART(默认 1 路模块和 BT/WIFI 共存专用 UART、其它 UART 需专门配置)
- SPI (默认无、需专门配置)
- I2C (默认无、需专门配置)
- I2S
- PCM (默认无、需专门配置)
- PCIE
- GPIO (默认无、需专门配置)
- MIPI 接口
- RF接口

下面将按功能分类对各功能单元的管脚定义、关键特性、时序要求、参考设计、设计注意事项等进行详细说明。

3.4.1. 电源

(1) 管脚说明

ZM9000 模块有 5 个 VPH PWR 管脚用于给模块做供电输入,具体如下:

名称	管脚号	类型	描述	备注
VPH_PWR	2,4,70,72,74	PI		建议选择 2A 以上电流输出能力的 DC-DC 电源
	3,5,11,27,33,39, 45,51,57,71,73	-	地	

表 3-3 ZM9000 模块电源管脚

(2) 关键特性

ZM9000模块通过 VPH_PWR 管脚供电,要求其电压输入范围 3.3V-4.2V,典型值为 3.3V。 推荐供电 3.3V,建议用户采用输出电流能力在 2A 以上的 DC-DC 为 ZM9000 模块供电。

(3) 参考设计

外部电源为 ZM9000 模块供电时,电源电压要求在 3.3V-4.2V 范围,推荐供电 3.3V,在 模块管脚输入端就近放置不同容值的电容,布放原则为多个大容量电容加小容量电容,越小容量电容越靠近模块布放。具体容值大小根据电源波动情况、纹波大小及 EMC 测试情况经过调试后确定。

ZM9000 模块电源输入端应加 ESD 保护器件对电源输入管脚进行瞬态浪涌/静电保护,防止电源输出异常损坏模块电源管脚。



建议在模块电源输入端串接磁珠,一方面起到 EMC 滤波作用,另一方面也方便产品调试期间监测模块的工作电流。




图 3-2 ZM9000 模块电源输入参考设计

(5) 注意事项

- 确保 VPH_PWR 管脚供电电源输入范围为 3.3 V~4.2 V,建议选择 3.3 V,纹波范围要求在 5%以内;
- 选择动态响应比较快的 DC-DC 为模块供电,输出电流 2A 以上;
- 模块电源输入放置多个大容量电容与小容量电容组合, 预留 EMC 滤波调试环节:
- 电容布放原则:靠近模块电源输入管脚布放,越小容量电容越靠近电源输入管脚;
- 输入电容选型需选择低 ESR 电容:
- PCB 电源走线应走内层,尽可能短且宽,最小宽度应大于 2mm。
- 模块输入电源若有过压的风险,建议增加 OVP,避免电源管脚出现物理性损坏。

3.4.2. 开机/复位

(1) 管脚说明

ZM9000 模块开机复位有关的管脚:

- 1 个 FULL CARD POWER OFF N 管脚: 用于 ZM9000 模块开机或关机;
- 1 个 RESIN N 管脚: 用于 ZM9000 模块的复位或异常关机;

名称 管脚号 类型 描述 备注 保持外部高电平 3.3V/1.8V 为 FULL CARD DI, NP |开机输入信号 POWER OFF# 开机, 低电平为关机 RESET# 模块内部上拉至 1.8V, 低电平 67 DI, PU 复位输入信号 有效

表 3-4 ZM9000 模块开机/复位管脚

(2) 关键特性

FULL_CARD_POWER_OFF#管脚在模块内部通过一个NMOS 连接至开机信号,以实现兼容 1.8V 和 3.3V 高电平开机、低电平关机;

注: 正常工作需维持 FULL_CARD_ POWER_OFF_N 管脚在高电平 1.8V/3.3V。



RESET#管脚在模块内部上拉至 1.8V,且低电平输入有效;由于 RESET#管脚上拉至内部 1.8V 电源,若直接接外部控制电平,当外部控制电平为高电平时,控制信号的高电平会影响模块的正常工作,导致无法复位。因此,外部电路设计时,控制信号建议通过 NMOSFET 采用开漏电路形式与 RESET#连接,具体见参考设计电路图 3-4。

(3) 时序说明

ZM9000 模块开机和复位时序包括开机、关机、复位、异常关机四种时序:

● 开机时序:

通过 FULL_CARD_ POWER_OFF#管脚实现正常开机。在拉高 FULL_CARD_ POWER_OFF#管脚前需确保 VPH_PWR 电压已经建立并且稳定,建议 VPH_PWR 上电到拉高 FULL_CARD_ POWER_OFF_N 管脚之间的间隔不小于 100ms。 开机成功后,PS HOLD 测试点会输出 1.8V 高电平。

● 关机时序:

ZM9000 模块可通过以下方式关机:

(a)ZM9000 模块在工作状态下, 拉低 FULL_CARD_ POWER_OFF#管脚至少 2s;

(b)发送命令关机,具体详见软件指导手册;


● 复位时序:

通过拉低 RESET#管脚一段时间可以对模块进行复位,但建议仅在模块异常时进行此复位操作。模块提供两种复位配置,如表 3-5:

配置	拉低 RESET#持续时间 T				
T<500ms	无任何动作				
500ms≤T	复位重启				

表 3-5 RESET#定时 T

ZM9000 模块复位时序参见图 3-3。



(4) 参考设计

主控设备与模块的复位信号 RESET#互连的推荐参考电路如图 3-4。




图 3-4 ZM9000 模块复位参考设计

(5) 注意事项

- 主控设备输出的控制信号建议采用 MOSFET 开漏电路形式连接 RESET#;
- 开机前需保证 VPH PWR 电压稳定,建议 VPH PWR 上电到

FULL CARD POWER OFF N拉低之间的间隔不少于 100ms;

● 如果有开机或复位按键引到结构非密封处,需对 RESET#、

FULL CARD POWER OFF N信号加静电保护器件;

● 参考设计中 NA 器件为预留的调试环节,参数依据具体调试结果确定。

3.4.3. WAKE UP

(1) 管脚说明

ZM9000 模块 WAKUP 功能有 2 个管脚:

- 1个 WAKEUP IN 管脚: 输入,用于外部设备唤醒模块;
- 1个 WAKEUP_OUT 管脚:输出,用于模块唤醒外部设备;

名称	管脚号	类型	描述	备注
WAKEUP_IN	38	DI,NP	外部设备唤醒模块	冗余功能、默认不生效,
				高电平有效(3.3V或者 5V均
),			可),需一直保持高电平
WOWWAN#	23	OD	模块唤醒外部设备	需大板外部上拉 1.8V/3.3V, 低
				有效

表 3-6 ZM9000 模块 WAKEUP 管脚

(2) 关键特性和注意事项

WOWWAN#管脚用于唤醒外部设备, OD 输出, 需外部上拉 1.8V/3.3V, 模块输出低电平唤醒外部设备。

(3) 模块进入待机方式说明

WAKEUP_IN 信号高电平有效(3.3V 或者 5V 均可),需一直保持高电平,当信号输入为低(0V)时,模块进入待机状态。(冗余功能、默认不生效)

优先使用 USB D+/D-信号线上发送 USB 挂起命令的方式使模块进入待机和唤醒。



3.4.4. 模块状态指示

(1) 管脚说明

ZM9000 模块的 LED1#信号用以表示网络状态。

表 3-7 ZM9000 模块 LED1#管脚

名称	管脚号	类型	描述	备注	
LED1#	10	DO' OD	网络状态指示信号	OD 输出	

(2) 功能说明

模块可输出模块工作状态指示信号,控制客户的主机设备上对应的LED灯。对应灯状态指示如下:

- 1) 注册到网络, 灯亮;
- 2) 未注册到网络, 灯灭;
- 3) 注册到网络并有数据业务, 灯闪;

(3) 参考设计

指示灯电路可采用 NPN 或 MOSFET 的典型反相器驱动电路,指示灯的电源可采用 ZM9000 模块的供电电源 VPH_PWR, LED 指示灯的电流可通过限流电阻值调节,建议驱动电流设置在 5-20mA 范围,具体根据 LED 选型确定。




图 3-5 LED1#信号参考设计

(4) 注意事项

- 结构件的指示灯区域会有缝隙,灯区位置注意静电防护;
- 指示灯的亮度可通过改变限流电阻阻值进行调节;
- VPH_PWR 默认 3.3V,需注意所选指示灯的电压及对应的亮度;



3.4.5. USB2.0/USB3.0

(1) 管脚说明

ZM9000 模块对外提供 1 个 USB2.0 接口, 1 个 USB3.0,可用于软件调试、软件升级、数据传输等,管脚定义如表 3-12:

名称	管脚号	类型	描述	备注
USB D+	7	AI/AO	USB2.0 数据正信号	
USB D-	9	AI/AO	USB2.0 数据负信号	
USB3.0_TX-	29	AO	USB3.0 发送数据差 分正信号	00
USB3.0_TX+	31	AO	USB3.0 发送数据差 分负信号	
USB3.0_RX-	35	AI	USB3.0 接收数据差 分负信号	
USB3.0_RX+	37	AI	USB3.0 接收数据差 分正信号	

表 3-12 ZM9000 模块 USB 管脚

(2) 关键特性

ZM9000 提供一个 USB2.0 / USB3.0 接口: USB2.0 接口完全符合 USB2.0 协议规范,支持 480Mbps 高速模式、12Mbps 全速模式; USB3.0 接口完全符合 USB3.0 规范,支持最高传输速率 5Gbps。

ZM9000 模组通信接口中,仅 USB2.0 接口支持 Diag 指令、传输 Log 及版本升级。

(3) 时序说明

下面给出了 USB2.0 全速模式的波形图、全速/高速模式设备连接图、全速模式和高速模式的信号电特性,更详细的请参阅《Universal Serial Bus Specification REVISION 2.0》。




图 3-6 USB 全速模式波形图






图 3-7 全速/高速模式设备连接检测

表 3-13 USB2.0 高速模式电特性

Parameter	Symbol	Conditions	Min.	Max.	Units
Supply Voltage:			Ser.		
High-power Port	VBUS	Note 2, Section 7.2.1	4.75	5.25	V
Input Levels for High-speed:			2	di X	
High-speed squelch detection threshold (differential signal amplitude)	VHSSQ	Section 7.1.7.2 (specification refers to differential signal amplitude)	100	150	mV
High speed disconnect detection threshold (differential signal amplitude)	VHSDSC	Section 7.1.7.2 (specification refers to differential signal amplitude)	525	625	mV
High-speed differential input signaling levels		Section 7.1.7.2 Specified by eye pattern templates			
High-speed data signaling common mode voltage range (guideline for receiver)		Section 7.1.4.2	-50	500	m∨
Output Levels for High-speed:				1	
High-speed idle level	VHSOI	Section 7.1.7.2	-10.0	10.0	m∨
High-speed data signaling high	VHSOH	Section 7.1.7.2	360	440	m∨
High-speed data signaling low	VHSOL	Section 7.1.7.2	-10.0	10.0	m∨
Chirp J level (differential VCHIRPJ voltage)		Section 7.1.7.2	700	1100	m∨
Chirp K level (differential voltage)	VCHIRPK	Section 7.1.7.2	-900	-500	m∨

表 3-14 USB2.0 全速模式电特性

Parameter	Parameter Symbol Conditions				Units
Supply Voltage:					· · · · · · · · · · · · · · · · · · ·
High-power Port	VBUS	Note 2, Section 7.2.1	4.75	5.25	V
Input Levels for Low-/full-speed	i :	ii .		3	
High (driven)	VIH	Note 4, Section 7.1.4	2.0		٧
High (floating)	VIHZ	Note 4, Section 7.1.4	2.7	3.6	٧
Low	VIL	Note 4, Section 7.1.4		0.8	V
Differential Input Sensitivity	VDI	(D+)-(D-) ; Figure 7-19; Note 4	0.2		V
Differential Common Mode Range	Vсм	Vcm Includes Vbi range; Figure 7-19; Note 4		2.5	V
Output Levels for Low-/full-spe	ed:	27	24	30	120
Low	Vol	Note 4, 5, Section 7.1.1	0.0	0.3	V
High (Driven)	Voн	Note 4, 6, Section 7.1.1	2.8	3.6	٧
SE1 Vose1		Section 7.1.1	0.8		٧
Output Signal Crossover Voltage	VCRS	Measured as in Figure 7-8; Note 10	1.3	2.0	V

下面给出了 USB3.0 发送模式和接收模式的信号电特性, 更详细的请参阅《Universal



Serial Bus Specification REVISION 3.0 » 。

表 3-15 USB3.0 发送电特性

Symbol	Parameter	5.0 GT/s	Units	Comments
UI	Unit Interval	199.94 (min) 200.06 (max)	ps	The specified UI is equivalent to a tolerance of ±300 ppm for each device. Period does not account for SSC induced variations.
V _{TX-DIFF-PP}	Differential p-p Tx voltage swing	0.8 (min) 1.2 (max)	V	Nominal is 1 V p-p
V _{TX-DE-RATIO}	Tx de-emphasis	3.0 (min) 4.0 (max)	dB	Nominal is 3.5 dB
R _{TX-DEF-DC}	DC differential impedance	72 (min) 120 (max)	Ω	
VTX-RCV-DETECT	The amount of voltage change allowed during Receiver Detection	0.6 (max)	V	Detect voltage transition should be an increase in voltage on the pin looking at the detect signal to avoid a high impedance requirement when an "off" receiver's input goes below ground. See Section 1.2.5.6 and Note 9 for details
C _{AC-COUPLING}	AC Coupling Capacitor	75 (min) 200 (max)	nF	All Transmitters shall be AC coupled. The AC coupling is required either within the media or within the transmitting component itself.
TCDR_SLEW_MAX	Max slew rate	10	ms/sec	See the jitter white paper for details on this measurement.

表 3-16 USB3.0 接收电特性

Symbol	Parameter	5.0 GT/s	Units	Normative	Comments
UI	Unit Interval	199.94 (min) 200.06 (max)	ps	Normative	UI does not account for SSC caused variations.
V _{RX-DIFF-PP-POST-EQ}	Differential Rx peak- peak voltage	30 (min)	mV		Measured after the Rx EQ function, Section 6.8.2
T _{RX-TJ}	Max Rx inherent timing error	0.45 (max)	UI		Measured after the Rx EQ function, Section 6.8.2
T _{RX-DJ-DD}	Max Rx inherent deterministic timing error	0.3 (max)	UI		Max Rx inherent deterministic timing error
C _{RX-PARASITIC}	Rx input capacitance for return loss	1.1 (max)	pf		
Rex-oc	Receiver DC common mode impedance	18 (min) 30 (max)	Ω	Normative	DC impedance limits are needed to guarantee Receiver detect. Measured with respect to ground over a voltage of 500 mV max.
R _{RX-DIFF-DC}	DC differential impedance	72 (min) 120 (max)	Ω	Normative	
VRICMACP	Rx AC common mode voltage	150 (max)	mV Peak		Measured at Rx pins into a pair of 50 Ω terminations into ground. Includes Tx and channel conversion, AC range up to 5 GHz
VRX-CM-DC-ACTIVE- IDLE-DELTA_P	Rx AC common mode voltage during the U1 to U0 transition	200 (max)	mV Peak		Measured at Rx pins into a pair of 50 Ω terminations into ground. Includes Tx and channel conversion, AC range up to 5 GHz
Z _{RX-HIGH-IMP-DC-POS} ¹	DC Input CM Input Impedance for V>0 during Reset or power down	25 k (min)	Ω	Normative	Rx DC CM impedance with the Rx terminations not powered, measured over the range 0 – 500 mV with respect to ground.
V _{RX-LFPS-DET-DIFFp} -P	LFPS Detect Threshold	100 (min) 300 (max)	mV	Normative	Below the min is noise Must wake up above the max.



(4) USB 连接器参考设计

ZM9000 模块 USB 信号连接到 USB 连接器时,需在连接器附近放置 ESD 保护电路、EMC 滤波电路




图 3-8 ZM9000 模块 USB 接口参考设计

(5) 注意事项

在 USB 接口电路设计中,为了保证 USB 的高速性能,建议遵循以下设计原则:

- USB 信号差分走线,需做阻抗控制,差分线阻抗为90ohm(±10%);
- USB 差分走线尽量等长, USB_DP/USB_DM 二者差值控制在 3.8mm 之内;
- USB3.0 的 RX 与 TX 信号至少间距 3 倍线宽,与其他信号至少间距 4 倍线宽;
- USB DM/USB DP与相邻其他信号或地最少两倍信号线宽;
- USB 差分信号走线越短越好,建议走 PCB 内层,尽可能远离高速信号;
- 尽量减少 USB 差分走线的过孔、翻层,以降低信号阻抗不连续变化;
- USB 信号远离板边走线, 防止对外辐射;
- USB 走线尽量远离射频走线、远离天线,降低对射频接收灵敏度影响;
- 不要在晶振、振荡器、磁性器件下方走 USB 线;
- USB 接口处需做 ESD 防护,且 ESD 器件尽量靠近 USB 连接器放置;
- USB 数据线上 ESD 器件选型需要特别注意,寄生电容不要超过 2pF;
- USB DM 和 USB DP 间建议冗余一个电容,当眼图无法满足要求时可用来调整;
- USB2.0 信号需预留生产测试点,测试点应直接加在 USB 走线上,不要走桩线:
- USB3.0 RX 信号在大板需串联电容,推荐值为 0.22UF 或 0.33UF, TX 信号在模块内部已串联电容;
- USB3.0 需注意两终端芯片间 TX 和 RX 接口交叉连接, 和 USB 连接器插座连接时 无需交叉, 因为市面通用的 USB 线在其内部已经交叉;



3.4.6. PCIE

(1) 管脚说明

ZM9000 模块对外提供 1 个 PCIE 3.0 接口,支持最高传输速率 5Gbps。

管脚号 类型 描述 备注 名称 PERp0 49 PCIE 接收正信号 AΙ PCIE 接收负信号 PERn0 47 ΑI PCIE 发送正信号 PETp0 43 AO AO PCIE 发送负信号 PETn0 41 REFCLKN 53 AI/AO PCIE 时钟正信号 PCIE 时钟负信号 REFCLKP 55 AI/AO OD, 需外部上拉 DI/DO PCIE 时钟请求 CLKREQ# 52 3.3V OD, 需外部上拉 DI/DO PCIE 唤醒 PEWAKE# 54 3.3V PCIE 复位 需外部上拉 3.3V PERST# 50 DΙ

表 3-17 ZM9000 模块 PCIE 管脚

(2) 关键特性


- PCIE 是一种高速芯片间互连接口,支持最高传输速率 5Gbps;
- 支持 PCIE3.0 通信标准,兼容 PCIE2.0;
- 主从模式可配置,默认为从设备;
- PCIE 接口不支持 Diag 指令、传输 Log 及版本升级;

(3) 时序说明

ZM9000 模块的 PCIE 接口满足 PCIE3.0 协议标准,兼容 PCIE2.0,具体可参见《PCI Express Specification, Revision2.1》


(4) PERST#信号参考设计

PERST#按照标准定义为 DI,模块作为从设备,该种场景下 PERST#信号 3.3V 上拉电阻值推荐使用 10K,如下图所示:



出于 PCIE 转网口等某些场景需求,模块也可以作为 PCIE 主模式,外部大板芯片作为 从设备,此时需要定制软件版本,且 PERST#变为模块 DO 输出信号,用于控制大板 PCIE 相关芯片 PCIE 复位;

需特别注意该场景下 PERST#信号在大板上加 NMOS 管,不然模块 PERST#为输出时其最大电平只有 1.8V,大板 PCIE 芯片为 3.3V 接口电平可能会将 1.8V 仍定为低电平,导致一直处于复位状态,推荐电路如下:



(5) 注意事项

在 PCIE 接口电路设计中,为了确保 PCIE 信号完整性,建议遵循以下设计原则:



- PCIE 信号走线需做 90ohm (±10%) 阻抗控制;
- PCIE 信号走线需远离其它高速信号、敏感信号、SMPS 等强干扰信号;
- PCIE 信号走线最长不超过 30cm;
- 同一组差分线,线长差不超过 0.7mm;
- PCIE 信号与其他信号线间距需大于 4 倍线宽;
- 当 PCIE 接口不使用时,保持管脚悬空;
- 模块 TX 端内部已集成交流耦合电容,模块 RX 端(PERp0、PERn0) 需用户在主板 TX 端串联 0.1uF 交流耦合电容;
 - PCIE 接口不支持 Diag 指令、传输 Log 及版本升级;
 - PCIE REFCLKN 和 PCIE REFCLKP 信号建议均串联一个电阻,方便调试;
- 客户大板的 PERST#信号 3. 3V 上拉电阻值推荐使用 10K, 且大板 PCIE 作为主和从模式时 PERST#信号的推荐设计电路不同;

3.4.7. USIM

(1) 管脚说明

ZM9000 模块可提供 2 个 USIM 接口

表 3-18 ZM9000 模块 USIM1/USIM2 管脚

名称	管脚号	类型	描述	备注
USIM1 Interface			K o	
UIM1_PWR	36	PO	USIM1 电源	注【1】
USIM1_DATA	34	Ю	USIM1 数据信号	
USIM1_CLK	32	DO	USIM1 时钟信号	
USIM1_RESET	30	DO	USIM1 复位信号	
USIM1_DETECT	66	DI	USIM1 检测信号	
USIM2 Interface				
USIM2_PWR	48	PO	USIM2 电源	注【1】
USIM2_DATA	42	Ю	USIM2 数据信号	注【2】
USIM2_CLK	44	DO	USIM2 时钟信号	注【2】
USIM2_RST	46	DO	USIM2 复位信号	注【2】
USIM2_DETECT	40	DI	USIM2 检测信号	注【2】

备注【1】: 支持 1.8V 和 2.95V 的 USIM 卡,此管脚不可为除 USIM1/2 以外的其他电路供电;

备注【2】: UIM2 接口信号默认配置为 UIM2,客户有 GPIO 需求,需软件专门定制;

推荐优先使用 UIM1 接口 SIM 卡信号;

(2) 关键特性

USIM 接口支持 ETSI 和 IMT-2000 SIM 卡规范,时钟速率最快为 4MHz。ZM9000 模块内部专用电源为 USIM 卡接口供电,USIM 接口支持 $1.8\mathrm{V}$ 和 $2.95\mathrm{V}$ 。



V1.1 版: USIM_DETECT 默认高有效,也可根据用户需求配置更改为低有效。

推荐选用的 SIM 卡座的 SW (USIM_DETECT) 引脚默认状态应如下图:




表 3-19 USIM 电源电压特性

Symbol	Conditions	Minimum	Maximum	Unit
	Class A	4,5	5,5	
Ucc	Class B	2,7	3,3	V
	Class C	1,62	1,98	
Icc	Class A, at maximum allowed frequency		60	
	Class B, at maximum allowed frequency		50	mA
	Class C, at maximum allowed frequency		30	
	When the clock is stopped, see 6.3.2		0,5	

表 3-20 USIM 电源电流特性

Class	Maximum charge a	Maximum duration	Maximum variation b of Ico
Α	20 nA.s	400 ns	100 mA
В	10 nA.s	400 ns	50 mA
С	6 nA.s	400 ns	30 mA

a The maximum charge is half the product of the maximum duration and the maximum variation.

(3) 时序说明

当卡的触点与 USIM 卡座的触点在机械上被连接时,电路才被激活,USIM 接口与卡之间交互应通过下列规定的连续操作来进行:

- USIM 接口激活电路;
- 卡和接口之间的信息交换总是起始于卡对冷复位的应答;
- USIM 接口去激活电路;

电路的去激活序列应在卡的触点和 USIM 卡座的触点机械断开前结束,更详细内容请参考标准文档 ISO/IEC 7816-3。

b The maximum variation is the difference in supply current with respect to the average value




图 3-9 USIM 接口的激活和冷复位时序




图 3-10 USIM 接口的热复位时序




图 3-11 USIM 接口时钟停止时序




图 3-12 USIM 接口去激活时序

(4) 参考设计

USIM 接口电路需就近 SIM 卡座放置 ESD 器件进行静电防护,同时预留 RC 滤波环节,降低 EMI 辐射。其中,USIM_DATA 信号需上拉至 USIM_VCC,

卡检测 USIM_DETECT 信号的设计电路视客户所需功能确定:

1) 如果需要支持 SIM 卡热插拔功能

需将 USIM_DETECT 信号在大板上外部上拉至 1.8V,且需注意该 1.8V 电不能是 USIM 的供电 1.8V,因为 SUIM 供电兼容 1.8V 和 3V,不是一直 1.8V;



2) 如果客户不需要支持 SIM 卡热插拔功能, USIM_DETECT 信号悬空即可,此时可以识别 SIM 卡,但是不支持 SIM 卡热插拔功能;




图 3-13 USIM 接口参考设计

注意事项

在 USIM 接口电路设计中,为了确保 USIM 性能,建议遵循以下设计原则:

- USIM 卡座或 ESIM 芯片尽量靠近模块测摆放, USIM 信号线长度不要超过 20cm;
- 靠近 USIM 卡座或 ESIM 处需做 ESD 防护;
- USIM 接口的外部器件尽量靠近 USIM 卡座或 ESIM 芯片摆放;
- USIM 接口信号线上冗余 33pF 电容,用以滤除 EMI 辐射;
- USIM DATA 信号需设计有上拉电阻连接至 USIM PWR 供电;
- USIM 接口信号需包地保护, 走 PCB 内层, 防止与其他信号相互干扰;
- USIM 信号线需远离射频线和 VPH PWR 电源线;
- USIM VCC 就近连接器处需布放 4.7uF+0.1uF 电容,为卡提供瞬态大电流;
- USIM_DETECT 默认检测为高电平对应识别到 ESIM 或 SIM 卡插入连接,低电平为无 SIM 卡插入,该信号视客户是否需要 SIM 卡热插拔功能确定是否需要将其在大板上拉至 1.8V 电;
 - 参考设计中用于 EMI 的 33P 电容为预留的调试环节,参数依据具体调试结果确定。
 - 推荐优先使用 UIM1 接口信号:

3.4.8. UART

(1) 管脚说明

ZM9000 模块默认提供一组 UART 用于模块和 WIFI/BT 共存设置,该 UART 无法用于其它 UART 通信。

客户有需求可专门定制1组4线或2线高速UART2接口。



模块内部有调试串口测试点和板板连接器,在75pin接口标准定义中未引出。

表 3-21 ZM9000 模块 UART 管脚

名称	管脚号	类型	描述	备注	
UART1					
UART1_COEX_RXD	62	DI	UART1 接收数据	注【1】	
UART1_COEX_TXD	64	DO	UART1 发送数据	注【1】	
UART2(默认无、需专门定	2制)				
ANTCTL3/SPI_CLK/UART	65	DO	UART2 请求发送	注【2】	
_RTS_N/I2C_SCL					
ANTCTL2/SPI_CS_N/UAR	63	DI	UART2 清除发送	注【2】	
T_CTS_N/I2C_SDA				10	
ANTCTL1/SPI_MISO/UAR	61	DI	UART2 接收数据	注【2】	
T_RX					
ANTCTL0/SPI_MOSI/UAR	59	DO	UART2 发送数据	注【2】	
T_TX					
UART3(模块内部,未引出)					
DBG_UART_RX	未引出	DI	调试 UART 数据接收	注【3】	
DBG_UART_TX	未引出	DO	调试 UART 数据发送	注【3】	

- 备注【1】:模块和 WIFI/BT 共存控制专用 UART, 改 UART 无法用于其它 UART 通信;
- 备注【2】: 默认配置为天线控制 GPIO, UART 需软件定制;
- 备注【3】: 软件调试专用,模块内部有调试串口测试点和板板连接器,在75pin接口标准定义中未引出;

(2) 关键特性

ZM9000 模块 UART2 最大可支持 400Kbps 速率; DEBUG_UART 调试串口,默认支持 115200bps,用于 Linux 控制或 Log 输出。

ZM9000 模块 UART 主要特点:

- Rx/Tx 的 UART DM 速率可控,具有独立 CRCI 通道;
- Rx/Tx 的 FIFOs 空间较大,采用 SRAM 实现;




图 3-14ZM9000 模块 UART 功能框图

(3) 时序说明

图 3-28 给出了 UART 数据帧的时序图,低位数据先行从 TX 输出,每帧数据开始于低电平的起始位,结束于高电平的停止位:

- 起始位:逻辑 0表示;
- 数据位: 4-8 位,ASSIC 码;
- 奇偶校验位:有或无;
- 停止位: 1位、1.5位或2位
- 空闲位:逻辑1表示




图 3-15 UART 时序图

(4) 参考设计

ZM9000 模块 UART 为 1.8V 电平,如果和外部芯片电平不匹配需通过电平转换芯片或电平转换电路互连,由于 UART 的速率高达 4Mbps,选择电平转换芯片时需特别关注芯片



的传输时延、驱动能力。




图 3-16 ZM9000 模块连接 MCU 参考设计

当 ZM9000 模块的 UART 通过连接器与外部设备互连时,在连接器附近应布放 ESD 保护器件及 EMI 滤波电路。

(5) 注意事项

在 UART 接口电路设计中, 需特别注意:

- ZM9000 模块的 UART 接口是 1.8V 的电源域,设计中用户需根据情况选择是否需要进行电平转换电路设计;
 - 选择电平转换电路或芯片时,需关注传输时延是否符合所选定的速率要求;
 - 设计中建议预留测试点,方便调试;
- UART_TX 和 UART_RX 之间、UART_CTS 和 UART_RTS 之间在两芯片终端需交 叉连接;

3.4.9. SPI

(1) 管脚说明

ZM9000 模块默认无 SPI, 客户有需求可专门定制 1 组, 其管脚与 UART2、I2C 复用。

名称	管脚号	类型	描述	备注
ANTCTL2/SPI_CS_N/UART_C	63	DO	SPI 片选	注【1】
TS_N/I2C_SDA				
ANTCTL3/SPI_CLK/UART_RT	65	DO	SPI 时钟	注【1】
S_N/I2C_SCL				
ANTCTL1/SPI_MISO/UART_R	61	DI	SPI1 主入从出	注【1】
X				
ANTCTL0/SPI_MOSI/UART_T	59	DO	SPI1 主出从入	注【1】
X				

表 3-22 ZM9000 模块 SPI 管脚

备注【1】: 无 SPI,客户有需求可专门定制 1 组,其管脚与 UART2、I2C 复用。

(2) 关键特性

ZM9000 模块的 SPI 是串行外设接口,是一种高速的、全双工、同步的串行通信总线。 需注意的是模块 SPI 接口仅支持主模式,最高可达到 50Mbps。

ZM9000 模块 SPI 的主要特性:

- 需注意 SPI 接口仅支持模块 Master-only 模式;
- ZM9000 模块 SPI 负责初始化数据传输,通过不同片选支持多个 SPI 从设备;
- SPI 没有明确的通信帧格式、错误检查及检验及数据字长度定义,因此,数据

传输完全依赖原始的位电平;

- 作为 SPI 主设备,支持 SPI 协议规定的多种 SPI 系统配置; (配置 1,2,3,4 均可支持;配置 3,4 依赖于软件)
- SPI 接口的时钟极性(CPOL)、时钟相位(CPHA)可软件设置,适配不同的 SPI 外部设备并与其保持一致:
- 需注意一点: SPI 接口没有指定的流控制,没有应答机制确认是否接收到数据。




图 3-17 ZM9000 模块 SPI 功能框图




图 3-18 ZM9000 模块 SPI 四种配置模式

(3) 时序说明

SPI 模块为了和外设进行数据交换,根据外设工作要求,其输出串行同步时钟极性和相位可以进行配置,时钟极性(CPOL)对传输协议没有重大的影响。如果 CPOL="0",串行



同步时钟的空闲状态为低电平;如果 CPOL=1,串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0,在串行同步时钟的第一个跳变沿(上升或下降)数据被采样;如果 CPHA=1,在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。

ZM9000 模块 SPI 接口时序图及相关时序参数:




图 3-19 SPI 时序图

表 3-23 50MHz 时钟的时序参数

Comments	Min	Тур	Max	Unit		
SPI clock period: 50 MHz max	20.0	37-33		ns		
Clock high	9.0	8-8	-	ns		
Clock low	9.0	35-33		ns		
Master output valid	-5.0	878	5.0	ns		
Master input setup	5.0	76 <u>—</u> 27	-	ns		
Master input hold	1.0	-	_	ns		
	SPI clock period: 50 MHz max Clock high Clock low Master output valid Master input setup	SPI clock period: 50 MHz max 20.0 Clock high 9.0 Clock low 9.0 Master output valid -5.0 Master input setup 5.0	SPI clock period: 50 MHz max 20.0 - Clock high 9.0 - Clock low 9.0 - Master output valid -5.0 - Master input setup 5.0 -	SPI clock period: 50 MHz max 20.0 - - Clock high 9.0 - - Clock low 9.0 - - Master output valid -5.0 - 5.0 Master input setup 5.0 - -		

^{1.} The minimum clock period includes 1% jitter of the maximum frequency.

(4) 参考电路

通过 ZM9000 模块的 SPI 接口扩展 FLASH 容量的参考设计如下图(具体电路参考所选型的 FLASH 芯片手册), SPI 接口信号可与 FLASH 芯片的相应信号直接连接, 需注意 FLASH 芯片选择 1.8V 供电电源的型号。




图 3-20 SPI 接口外扩 FLASH

下图为通过 ZM9000 模块 SPI 接口驱动多个 SPI 外设的参考设计,每个 SPI 外设拥有独立的片选信号,片选信号可由 ZM9000 的 GPIO 管脚编程定义实现。




图 3-21 SPI 接口连接多个 SPI 外设

(5) 注意事项

在 SPI 接口电路设计中,需注意:

- ZM9000 模块 SPI 接口是 1.8V 电源轨, 若为其他电源轨系统互连, 需加电平转换电路, 由于 SPI 的速率高达 50Mbps, 电平转换芯片的传输时延要满足要求;
- SPI 信号尽量包地保护, 走 PCB 内层, 减少翻层、过孔, 信号线尽量等长;
- SPI CLK 信号建议串接 0 欧姆电阻, 预留调试环节;
- SPI 接口仅支持模块 Master-only 模式,模块不支持作为 SPI 从设备;

3.4.10. I2C

(1) 管脚说明

ZM9000 模块提供默认无 I2C 接口,可定制 1 路 I2C。

名称 管脚号 类型 描述 备注 I2C 时钟信号 注【1】 ANTCTL2/SPI DO, OD 63 CS N/UART CT S N/I2C SDA 注【1】 IO, OD I2C 数据信号 ANTCTL3/SPI 65 CLK/UART RTS N/I2C SCL

表 3-24 ZM9000 模块 I2C 管脚

备注【1】: I2C C和 I2C SDA 默认开漏配置,使用时需外部上拉 1.8V,上拉电阻值推荐 2.2k 或 4.7k。

(2) 关键特性

ZM9000 模块的 I2C 主要特性:

- ZM9000 模块的 I2C 仅支持主模式:
- ZM9000 模块 I2C 接口支持工业标准 I2C 串行总线协议;
- I2C 接口时钟支持典型模式 400KHz、高速模式 1MHz 两种配置;
- I2C 管脚配置为 OD 模式输出时, 需外部提供上拉电阻;




图 3-22 ZM9000 模块 I2C 功能框图

(3) 时序说明

这里给出了 ZM9000 模块 I2C 的位传输时序、START/STOP 条件、数据传输时序、总线应答时序图,更详细的内容请查阅《I2C Specification, version 3.0》。




图 3-23 I2C 位传输时序图




图 3-24 I2C 时序 START/STOP 条件






图 3-25 I2C 数据传输时序图




图 3-26 I2C 总线应答时序图

(4) 参考设计




图 3-27 I2C 接口扩展多个 I2C 外设



(5) 注意事项

在 I2C 接口电路设计中, 需注意:

- ZM9000 模块 I2C 接口是 1.8V 电源域,根据用户测情况确定是否需要进行电平转换电路设计;
- I2C 信号需外部上拉,上拉电阻推荐 2.2K Ω 或 4.7K Ω,上拉至 1.8V 电源;
- 设计中建议预留测试点,方便调试。

3.4.11. PCM

(1) 管脚说明

ZM9000 模块默认无 PCM, 使用 I2S 接口,如用户需要,可软件定制提供 1 个 PCM 接口,可应用于蓝牙、音频等电路设计。

		12 3-23	ZIVI JUUU (天久 I CIVI 日 M	
名称	管脚号	类型	描述	备注
I2S_WS/PCM_SY	28	В	PCM 同步	注【1】
NC				
I2S_BCLK/PCM_	20	В	PCM 时钟	注【1】
CLK				
I2S_DIN/PCM_DI	22	В	PCM 数据输入	注【1】
N			(2)	
I2S_DOUT/PCM_	24	В	PCM 数据输出	注【1】
DOUT			(0)	

表 3-25 ZM9000 模块 PCM 管脚

(2) 关键特性

ZM9000 模块通过高通基带芯片集成的低功耗音频子系统提供强大的音频功能,支持多种音频数字接口,其功能特点有:

- 基带芯片内集成音频 DSP 构成的低功耗音频子系统 LPASS;
- 音频 DSP V5.5A 主频 750MHz
 - 指令/数据/L2 Caches 缓冲区 32kB/32kB/512kB
 - 64kB 低功耗存储器,用于位流缓冲、PCM 缓冲、DSP OS
- 可编程提供 I2S、、PCM 多种音频接口;
- 支持 short/long sync PCM 接口;
- 支持 Master/Slave 模式,默认为 Master 模式;
- PCM 时钟频率可编程:
- 支持 PCM 时钟: 512KHz、1024KHz、2048KHz、4096KHz。

注【1】: ZM9000 模块默认无 PCM,使用 I2S 接口,如用户需要,需软件专门定制。




图 3-28 ZM9000 模块 PCM 功能框图




图 3-29 ZM9000 模块 PCM 时钟功能框图

(3) 时序说明

PCM SYNC 时序如图 3-49。




图 3-30 PCM SYNC 时序图

PCM 接口外设到 ZM9000 模块时序如图 3-50。






图 3-31 PCM 外设到 ZM9000 模块时序图

ZM9000 模块到 PCM 外设时序如图 3-51。




图 3-32 ZM9000 模块到外设时序图

2048KHz 时钟下的 PCM 参数如表 3-26:

	Parameter		Min	Тур	Max	Unit
t(sync)	PCM_SYNC cycle time		57.7	125		μs
t(synca)	PCM_SYNC asserted time		:=:	488	=:	ns
t(syncd)	PCM_SYNC deasserted time			124.5	-	μs
t(clk)	PCM_CLK cycle time		223	488		ns
t(clkh)	PCM_CLK high time		-	244		ns
t(clkl)	PCM_CLK low time		5-3	244	-	ns
t(susync)	PCM_SYNC offset time to PCM_CLK falling			122	=	ns
t(sudin)	PCM_DIN setup time to PCM_CLK falling		60	200	200	ns
t(hdin)	PCM_DIN hold time after PCM_CLK falling		10	_		ns
t(pdout)	Delay from PCM_CLK rising to PCM_DOUT valid			223	60	ns
t(zdout)	Delay from PCM_CLK falling to PCM_DOUT high impedance		<i>a</i> .	160	5 50	ns

表 3-26 PCM 时序参数

(4) 参考设计

下面给出了 ZM9000 模块 PCM 接口做为主模式的参考电路,注意数据线的对应连接关系。






图 3-33 PCM 接口电路参考设计

(5) 注意事项

在 PCM 接口电路设计中, 需注意:

- ZM9000 模块 PCM 接口是 1.8V 的电源域,设计中根据用户测需要确定是否加电平 转换电路;
- PCM 时钟信号尽量包地保护,其他信号线并行走线即可;
- CODEC 芯片若布放 PCB 板边或结构非密封区域,建议加 ESD 器件进行静电保护。

3.4.12. I2S

(1) 管脚说明

ZM9000 模块提供 1 个 I2S 接口,可应用于音频等电路设计。

备注 名称 管脚号 类型 描述 28 I2S 帧时钟 I2S WS/PCM SYNC В I2S BCLK/PCM CLK 20 В I2S 位时钟 I2S DIN/PCM DIN В I2S 串行输入 22 **I2S DOUT/PCM DOUT** 24 I2S 串行输出

表 3-28 ZM9000 模块 I2S 管脚

(2) 关键特性

ZM9000 模块 I2S 接口主要的功能特性:

- I2S 默认为 Master 模式,根据用户需求,可配置成 Slave 模式;
- 支持音频数据宽度 16 位;
- 支持音频采样率: 8KHz、16KHz、48KHz;

I2S 发送/接收的功能框图:






图 3-34 ZM9000 模块 I2S 发送功能框图




图 3-35 ZM9000 模块 I2S 发送功能框图

(3) 时序说明




图 3-36 I2S 时序图




图 3-37 I2S 接口收发时序图

表 3-29 I2S 定时参数表

	Parameter	Comments 1	Min	Тур	Max	Unit
Using	internal SCK	Substitute of Strategic Association (S. 2007).	10, 10			
	Frequency		1 - 1	15756	12.288	MHz
Т	Clock period		81.380		470	ns
t(HC)	Clock high		0.45 · T	-	0.55 · T	ns
t(LC)	Clock low		0.45 · T	122	0.55 · T	ns
t(sr)	SD and WS input setup time		16.276	-	-	ns
t(hr)	SD and WS input hold time		0	1700	-	ns
	Parameter	Comments 1	Min	Тур	Max	Unit
t(dtr)	SD and WS output delay		_	-	65.100	ns
t(htr)	SD and WS output hold time		0	-	-	ns
Using	external SCK		03 03		84 8	0
	Frequency		3.7	1700	12.288	MHz
Т	Clock period		81.380	223	72	ns
t(HC)	Clock high		0.45 · T	122	0.55 · T	ns
t(LC)	Clock low		0.45 · T	- 3	0.55 · T	ns
t(sr)	SD and WS input setup time		16.276	1700	1 	ns
t(hr)	SD and WS input hold time		0	227	72	ns
t(dtr)	SD and WS output delay	1777	-	<u>=128</u>	65.100	ns
t(htr)	SD and WS output hold time	5792 - 2373	0	-	-	ns

^{1.} Load capacitance is between 10 and 40 pF.

(4) 参考设计

ZM9000 模块的 I2S 接口比较简单,只需 I2S 信号与 I2S 设备直接互连,只需注意串行数据 I2S_DATA_IN 连接外设的 I2S 数据输出,I2S_DATA_OUT 连接外设的 I2S 数据输入。






图 3-38 I2S 接口电路参考设计

(5) 注意事项

在 I2S 接口电路设计中,需注意:

- ZM9000 模块 I2S 接口是 1.8V 的电源域,设计中根据用户测需要进行电平转换电路设计;
- I2S 时钟信号包地保护,其他信号线并行走线即可;
- I2S 信号建议走内层,远离敏感的模拟信号走线;
- 参考设计中预留的 RC, 具体参数根据实际调试确定。



3.4.13. **GPIO**

ZM9000 模块默认无可自定义的 GPIO,如果客户需要,可按照下表取舍默认功能后定制所需的 GPIO:

PIN	「需的 GPIO: 模块 PIN 脚定义	默认配置	Alternate function1	Alternate function 2
	WOWWAN#	MACACHAL	只可配为模块输出	
23	"O" "ZLV#	WOWWAN#	GPIO	
25	DPR(I/PD/CMOS 3.3_1.8V)	DRP	只可配为模块输入且 和输入电平反向的 GPIO	
59	ANTCTLO/SPI_MOSI/UART _TX	ANTCTL0	SPI_MOSI/UART_TX	GPI0
61	ANTCTL1/SPI_MISO/UART _RX	ANTCTL1	SPI_MISO/UART_RX	GPI0
63	ANTCTL2/SPI_CS_N/UART _CTS_N/I2C_SDA	ANTCTL2	SPI_CS_N/UART_CTS_ N/I2C_SDA	GPI0
65	ANTCTL3/SPI_CLK/UART_ RTS_N/I2C_SCL	ANTCTL3	SPI_CLK/UART_RTS_N /I2C_SCL	GPI0
8	W_DISABLE1#(I/PD/CMOS 1.8_3.3V)	W_DISAB LE1#	只可配为模块输入且 和输入电平反向的 GPIO	
10	LED1# (OD/T/CMOS 3.3V)	LED1#	只可配为模块输出且 和输出电平反向的 GPIO	
20	I2S_BCLK/PCM_CLK	I2S_BCL K	PCM_CLK	GPI0
22	I2S_DIN/PCM_DIN	I2S_DIN	PCM_DIN	GPI0
24	I2S_DOUT/PCM_DOUT	I2S_DOU T	PCM_DOUT	GPI0
26	W_DISABLE2#	W_DISAB LE2#	只可配为输入且和输入电平反向的 GPIO	
28	I2S_WS/PCM_SYNC	I2S_WS	PCM_SYNC	GPI0
40	SIM2_DETECT(I/PD/CMOS 1.8V)	SIM2_DE TECT	GPI0	
42	UIM2_DATA(1.8/3V)	UIM2_DA TA	GPI0	
44	UIM2_CLK(1.8/3V)	UIM2_CL K	GPI0	
46	UIM2_RESET(1.8/3V)	UIM2_RE SET	GPI0	
68	ANT_CONFIG(I/PD/CMOS 1.8V)	ANT_CON FIG	GPI0	



3.4.14. JTAG

(1) 管脚说明

ZM9000 模块内部提供 1 个 JTAG 接口板板连接器,用于进行软件的跟踪和调试。按照标准定义,JTAG 各路信号未引出至 75pin 接口。

The state of the s							
名称	管脚号	类型	描述	备注			
JTAG_TRST_N	模块内部板板连接器	DI	JTAG 复位	-			
JTAG_TMS	模块内部板板连接器	DI	JTAG 模式选择	-			
JTAG_TDO	模块内部板板连接器	DO	JTAG 数据输出				
JTAG_TDI	模块内部板板连接器	DI	JTAG 数据输入				
JTAG_TCK	模块内部板板连接器	DI	JTAG 时钟	-			
JTAG_SRST_N	模块内部板板连接器	DI	JTAG 状态复位	-			
PS_HOLD	模块内部板板连接器	DO	开机 1V8 电平保持输出信号	-			

表 3-30 ZM9000 模块 JTAG 管脚

(2) 关键特性

ZM9000 模块 JTAG 接口满足 IEEE1149.1 协议标准,包含测试存取通道(TAP)、TAP 控制器、指令寄存器、测试数据寄存器组等,内部功能框图如下图所示。




图 3-39 JTAG 功能框图



(3) 时序说明

ZM9000 模块 JTAG 接口最高可支持时钟 20MHZ, 时序及参数如图 3-40、表 3-31。




表 3-31 JTAG 定时参数

	Parameter	Comments	Min	Тур	Max	Unit
t(tckcy)	TCK period		50	- F2	-	ns
t(tckh)	TCK pulse width high		20	(FE)	===	ns
t(tckl)	TCK pulse width low		20	-	= 1	ns
t(sutms)	TMS input setup time		5	23		ns
t(htms)	TMS input hold time		20	- F2	=0	ns
t(sutdi)	TDI input setup time		5	G-83	==0	ns
t(htdi)	TDI input hold time		20	-		ns
t(do)	TDO data-output delay		_	23	15	ns

(4) 参考设计

JTAG 接口的参考设计如图 3-41, 其中, ESD 静电器件就近放在连接器或测试点附近。




图 3-41 模块内部板板连接器 JTAG 接口

(5) 注意事项



在 JTAG 接口电路设计中, 需注意:

- 建议 TRST、TDI、TMS 预留 NA 的上拉电阻,而 TCK 预留 NA 的下拉电阻;
- JTAG 信号线建议内层并行走线,包地保护;
- JTAG 信号需加 ESD 防护器件:
- JTAG 必须预留测试点:
- JTAG 连接器或测试点不要放置在板边, 防止静电造成物理性损伤;
- 建议预留与 JTAG 仿真器连接的 20PIN 或 14PIN 连接器,方便软件调试,信号定义参见图 3-42;




图 3-42 JTAG 连接器信号定义



4. 射频特性

4.1. 概述

本章主要介绍 ZM9000 模块的射频特性,包括:

- 基本射频性能
- 传导射频测量
- 传导射频特性
- GNSS
- 天线设计要求

4.2. 基本射频特性

4.2.1. 射频频段

ZM9000 模块支持的模式和频段如下:

• FDD LTE: Band 1/2/3/5/7/8

• TDD LTE: Band 34/39/40/41

• FDD NR: N1/3/5/8/28

• TDD NR: N41/78/79

4.2.2. 工作环境

ZM9000 模块工作环境如表 4-1 所示。在-30°C~+75°C 的温度范围内射频指标可满足协议要求,在-40°C~30°C,+75°C~85°C 的温度范围内确保模块功能正常。

 参数
 温度范围
 Class 级别

 操作温度
 -30° C ~+75 °C
 Class A¹

 -40° C ~-30 °C, +75 °C ~+85 °C,
 Class B²

 存储温度
 -40° C ~+90 °C

 湿度
 5% ~ 95%

表 4-1 工作环境

说明:

- 1、ClassA条件下,模块保证性能,射频指标满足协议要求
- 2、ClassB 极限条件下,模块保证功能,部分射频指标可能会有所下降

4.2.3. 工作频率

ZM9000 模块各制式工作频段如表 4-2 所示。工作频率可参考 3GPP TS 36.521-1 中表 5.2-1 中的内容。

表 4-2 工作频段

RF 制式	RF 频段	发射频率 (TX)	接收频率 (RX)
FDD LTE	B1	1920 ~ 1980 MHz	2110 ~ 2170 MHz
	B2	1850 ~ 1910 MHz	1930 ~ 1990 MHz



	В3	1710 ~ 1785 MHz	1805 ~ 1880MHz
	В5	824 ~ 849 MHz	869 ~ 894MHz
	В7	2500 ~ 2570 MHz	2620 ~ 2690MHz
	В8	880 ~ 915 MHz	925 ~ 960 MHz
TDD LTE	B34	2010 ~ 2025MHz	2010 ~ 2025MHz
	В39	1880 ~ 1920MHz	1880 ~ 1920MHz
	B40	2300 ~ 2400MHz	2300 ~ 2400MHz
	B41	2496 ~ 2690 MHz	2496 ~ 2690 MHz
NR	N1	1920 ~ 1980 MHz	2110 ~ 2170 MHz
	N3	1710 ~ 1785 MHz	1805 ~ 1880MHz
	N5	824 ~ 849 MHz	869 ~ 894MHz
	N8	880 ~ 915 MHz	925 ~ 960 MHz
	N28	703-748MHz	758-803MHz
	N41	2496 ~ 2690 MHz	2496 ~ 2690 MHz
	N78	3300 ~ 3800 MHz	3300 ~ 3800 MHz
	N79	4400 ~ 5000 MHz	4400 ~ 5000 MHz

4.2.4. 理论速率

不同制式的理论速率如表 4-3 所示,具体可参考各制式协议标准。

RF 制式 理论峰值速率

FDD-LTE UL; DL

TDD-LTE UL; DL

FDD-NR UL; DL

TDD-NR UL; DL

表 4-3 RF 理论速率

4.2.5. LTE 带宽

LTE 制式支持带宽如表 4-4 所示。各频段支持的带宽可参考 3GPP TS 36.521-1 中表 5.4.2.1-1 中的内容。

E-UTRA band / channel bandwidth E-UTRA Band 1.4 MHz | 3 MHz **10 MHz** 15 MHz **20 MHz** 5 MHz Yes Yes Yes Yes 2 Yes Yes Yes Yes Yes Yes Yes 3 Yes Yes Yes Yes Yes 5 Yes Yes Yes Yes 7 Yes Yes Yes Yes 8 Yes Yes Yes Yes 34 Yes Yes Yes

表 4-4 LTE 支持带宽



39	Yes	Yes	Yes	Yes
40	Yes	Yes	Yes	Yes
41	Yes	Yes	Yes	Yes

4.3. 传导射频测量

4.3.1. 测量环境

● 测试仪器: R&S CMW500, E7515B

电源: Agilent E5515C

● 测试射频电缆: 电联 SMA 弯式公头转 SMA 直式公头(线长 300mm)

● 夹具: 工装 Socket 夹具

4.3.2. 测量标准

ZM9000 模块射频性能满足协议标准,每片模块都经过了工厂的严格校准和综测。

4.4. 传导射频特性

4.4.1. 传导接收灵敏度

接收灵敏度指标是用来衡量 ZM9000 模块接收机性能的一个重要参数,用以检验接收机 的射频电路、中频电路及解调、解码器电路性能。本节将详细给出不同制式的常温和极限条 件灵敏度测试指标。

4.4.1.1. LTE

LTE SIMO 和 MIMO 模式接收灵敏度分别如表 4-5 和 4-6 所示。测试环境参考 TS 36.508 子章节 4.1,测试频率参考 TS 36.508 子章节 4.3.1,测试信道带宽参考 TS 36.508 子章节 4.3.1。 下表给出了测得的常温和极限条件灵敏度,其设置的 REFSENS 满足吞吐量大于 95%。灵敏 度门限参考协议 3GPP TS36.521-1。

频段 门限1 室温测试值³(dBm) Class A 测试值² (dBm) В1 -96.3 -100 _99 -99.5 В2 -94.3 -98.5 В3 -100 -93.3 -99 -94.3 -101 -100 В7 -94.3 -99.5 -98.5 В8 -93.3 -101 -100 B34 -96.3 -99.5 -98.5 B39 -96.3 -99.5 -98.5 B40 -96.3 .99 -98 B41 -94.3 -99 -98

表 4-5 LTE SIMO 模式接收灵敏度

说明:



- 1、参考 3GPP 协议 TS 36.521-1
- 2、Class A 极限条件测试值
- 3、带宽 10MHz,下行 50RB,上行 RB 配置参考 3GPP TS 36.521-1 Table 7.3.5-2。

LTE MIMO 模式接收灵敏度分别如表 4-6 所示:

表 4-6 LTE MIMO 模式接收灵敏度

ekazi sen	室温测试值 1 (dBm)		Class A 测试值 ² (dBm)	
频段	主路接收	分集接收	主路接收	分集接收
B1	-97.5	-97.5	-96.5	-96.5
B2	-97	-97.5	-96.5	-97
В3	-97.5	-97.5	-97	-97
B5	-98.5	-99.5	-97.5	-99
B7	-97	-97	-96	-96.5
В8	-98.5	-99.5	-97.5	-99
B34	-97	-97.5	-96.5	-96.5
B39	-97	-97.5	-96.5	-96.5
B40	-97	-97	-96.5	-96.5
B41	-96.5	-96.5	-96	-96

说明:

- 1、带宽 10MHz,下行 50RB,上行 RB 配置参考 3GPP TS 36.521-1 Table 7.3.5-2。
- 2、Class A 极限条件测试值

4.4.1.2. NR

NR SIMO 和 MIMO 模式接收灵敏度分别如表 4-7 和 4-8 所示。测试环境参考 TS 38.508 子章节 4.1,测试频率参考 TS 38.508 子章节 4.3.1,测试信道带宽参考 TS 38.508 子章节 4.3.1。下表给出了测得的常温和极限条件灵敏度,其设置的 REFSENS 满足吞吐量大于 95%。灵敏度门限参考协议 3GPP TS38.521-1。

表 4-7 NR SIMO 模式接收灵敏度

频段	门限 1	室温测试值 ³ (dBm)	Class A 测试值 ² (dBm)
N1	-96.4		
N3	-93.4		
N5	-94.4		
N8	-93.4		
N28	-94.9		
N41	-84	-88	-87
N78	-84.6	-88.5	-87.5
N79	-84.6	-87.5	-86.5

说明:

- 1、参考 3GPP 协议 TS 38.521-1
- 2、Class A 极限条件测试值
- 3、FDD NR 頻段带宽 10MHz,下行 24RB, SCS 30kHz, TDD NR 頻段带宽 100MHz,下行 273RB, SCS 30kHz,上



行 RB 配置参考 3GPP TS 38.521-1 Table 7.3.2.4.1-3。

NR MIMO 模式接收灵敏度分别如表 4-11 所示:

表 4-8 NR MIMO 模式接收灵敏度

北石 F 几	室温测试值 ¹ (dBm)		Class A 测试值 ² (dBm)	
频段	主路接收	分集接收	主路接收	分集接收
N1				
N3				
N5				
N8				
N28				1 10
N41	-85.5	-85.5	-84	-84
N78	-86	-86.5	-85	-85.5
N79	-85.5	-85.5	-84	-84.5

说明:

- 1、FDD NR 频段带宽 10MHz,下行 24RB,SCS 30kHz,TDD NR 频段带宽 100MHz,下行 273RB,SCS 30kHz,上行 RB 配置参考 3GPP TS 38.521-1 Table 7.3.2.4.1-3。
 - 2、Class A 极限条件测试值

4.4.2. 传导发射功率

传导发射功率是衡量 ZM9000 模块性能的另外一个重要的指标,体现了模块的发射能力和功率控制能力,它是在天线端口测试的模块最大能发射的功率。本节将详细给出 ZM9000 模块不同制式的传导发射功率室温和极限条件测试值。

4.4.2.1. LTE

LTE 传导发射功率如表 4-9 所示。测试环境参考 TS 36.508 子章节 4.1,测试频率参考 TS 36.508 子章节 4.3.1,测试信道带宽参考 TS 36.508 子章节 4.3.1。下表给出了各频段常温 和极限条件的功率测试值。UE 最大发射功率门限参考协议 3GPP TS36.521-1。

表 4-9 LTE 传导发射功率

频段	门限 1	室温测试值(dBm)	Class A 测试值 ² (dBm)
B1	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B2	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
В3	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B5	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B7	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B8	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B34	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B39	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB



B40	23 ±2.7dB	$23 \pm 1.7 dB$	23 ±2.5dB
B41	26 ±2.7dB	$26 \pm 1.7 \text{dB}$	26 ±2.5dB

说明:

- 1、参考 3GPP 协议 TS 36.521-1, B41 支持 HPUE, 门限是 26 ±2.7dB。
- 2、Class A 极限条件测试门限

4.4.2.2. NR

NR 传导发射功率如表 4-10 所示。测试环境参考 TS 38.508 子章节 4.1,测试频率参考 TS 38.508 子章节 4.3.1,测试信道带宽参考 TS 38.508 子章节 4.3.1。下表给出了各频段常温 和极限条件的功率测试值。UE 最大发射功率门限参考协议 3GPP TS38.521-1。

频段	门限 1	室温测试值(dBm)	Class A 测试值 ² (dBm)
N1	23 ±2.7dB		
N3	23 ±2.7dB		
N5	23 ±2.7dB		
N8	23 ±2.7dB		
N28	23 +2/-2.5dB		
N41	26 +3dB/-4dB ³	26 +1.5dB/-2.5dB	26 +2dB/-3dB
N78	26 +3dB/-4dB	26 +1.5dB/-2.5dB	26 +2dB/-3dB
N79	26 +3dB/-4dB	26 +1.5dB/-2.5dB	26 +2dB/-3dB

表 4-10 NR 传导发射功率

说明:

- 1、参考 3GPP 协议 TS 38.521-1, N41、N78、N79 支持 HPUE, 门限是 26 +3dB/-4dB。
- 2、Class A 极限条件测试门限
- 3、BW≤ 40MHz 时,门限是 26 =2.7dB/-3.7dB; 40MHz < BW ≤ 100MHz 时,门限是 26 +3dB/-4dB。

4.5. GNSS

ZM9000 模块集成了全球导航卫星系统定位功能,支持 GPS 、GLONASS 、Galileo、 北斗定位系统。接收机基本性能参数如表 4-11 所示。

注:模块需连接外置无源 GPS 天线,不支持有源 GPS 天线;

参数	ZM9000 模块	备注
接收类型	GPS 、GLONASS 、Galileo、北斗	
捕获灵敏度	-159	CDG 大海工体(昭 末天米 a.s.ID)
追踪灵敏度	-161	GPS 有源天线(噪声系数 2.5dB), open sky
冷启动灵敏度	-145	орен эку
精度	<2 m CEP-50	open sky 1Hz tracking
首次定位时间(热启动/暖启动/冷启动)	1 秒/29 秒/32 秒	

表 4-11 接收机基本性能参数



可用卫星数量	55 SVs	
是否支持 predicted orbits	支持	
Predicted orbit 精度	5 米	
A-GPS	支持	





天线设计要求

4.5.1. 天线工作频段

ZM9000 模块各天线连接器频段分配如图 4-1 所示(对应 mb3A 编码模块单板):



图 4-1 mb3A 编码模块单板天线连接器频段分配示意图

天线连接器采用的是 I-PEX 的第 4 代连接器,规格型号是 20579-001E,封装尺寸是 2*2*0.6mm,如图 4-2 所示




图 4-2 天线连接器示意图

射频线需要适配天线连接器,需要满足直径是 1.13mm,插头最大高度不超过 1.45mm,或者直径 0.81mm,插头最大高度不超过 1.2mm,如图 4-3 和图 4-4 所示。




图 4-3 直径 1.13mm 射频线




图 4-4 直径 0.81mm 射频线

ZM9000 模块主分集天线工作频段如表 4-12 所示。

表 4-12 WWAN 天线工作频段

		主	主天线		
工作制式	频段	发射频率	接收频率	接收频率	
	Band 1	1920 ~ 1980 MHz	2110 ~ 2170 MHz	2110 ~ 2170 MHz	
	Band 2	1850 ~ 1910 MHz	1930 ~ 1990 MHz	1930 ~ 1990 MHz	
LTE EDD	Band 3	1710 ~ 1785 MHz	1805 ~ 1880MHz	1805 ~ 1880MHz	
LTE FDD	Band 5	824 ~ 849 MHz	869 ~ 894MHz	869 ~ 894MHz	
	Band 7	2500 ~ 2570 MHz	2620 ~ 2690MHz	2620 ~ 2690MHz	
	Band 8	880 ~ 915 MHz	925 ~ 960 MHz	925 ~ 960 MHz	
	Band 34	2010 ~ 2025MHz	2010 ~ 2025MHz	2010 ~ 2025MHz	
LTE TDD	Band 39	1880 ~ 1920MHz	1880 ~ 1920MHz	1880 ~ 1920MHz	
LIE IDD	Band 40	2300 ~ 2400MHz	2300 ~ 2400MHz	2300 ~ 2400MHz	
	Band 41	2496 ~ 2690 MHz	2496 ~ 2690 MHz	2496 ~ 2690 MHz	
	N1	1920 ~ 1980 MHz	2110 ~ 2170 MHz	2110 ~ 2170 MHz	
	N3	1710 ~ 1785 MHz	1805 ~ 1880MHz	1805 ~ 1880MHz	
	N5	824 ~ 849 MHz	869 ~ 894MHz	869 ~ 894MHz	
NID	N8	880 ~ 915 MHz	925 ~ 960 MHz	925 ~ 960 MHz	
NR	N28	703 ~ 748 MHz	758 ~ 803 MHz	758 ~ 803 MHz	
	N41	2496 ~ 2690 MHz	2496 ~ 2690 MHz	2496 ~ 2690 MHz	
	N78	3300 ~ 3800 MHz	3300 ~ 3800 MHz	3300 ~ 3800 MHz	
	N79	4400 ~ 5000 MHz	4400 ~ 5000 MHz	4400 ~ 5000 MHz	

ZM9000 模块 GNSS 天线工作频段如表 4-13 所示。 模块需连接外置无源 GPS 天线,不支持有源 GPS 天线;

表 4-13 GNSS 天线工作频段

支持频段	接收频率
GPS L1	1575.42 MHz±1.023 MHz
GLONASS L1	1602.5625 MHz±4 MHz
Beidou B1	1561.098 MHz ±2.046 MHz
Galileo L1	1575.42 MHz±1.023 MHz



GPS L5 1176.45 0+/-1.023 MHz



天线指标要求

表 4-14 和表 4-15 分别列出了对 WWAN 天线(主天线和分集天线)和 GNSS 天线要求。

参数	建议要求	备注
电压驻波比 VSWR	<2.0	所有频段
天线效率	>50%	所有频段
输入阻抗	50 欧姆	
主分集天线间隔离度	>12dB (824-960MHz)	1. 隔离度应越高越好。
	>15dB (1710-2690MHz)	2. 如果天线可移动,需测试所有位置的隔离度。
极化方式	线极化	
辐射方向图	方位面全向	6.07
天线增益	>1dBi	所有频段
包络相关性系数 ECC	<0.5 (824-960MHz)	ECC 越小时,两个天线方向图有较低的相似性,这
	<0.3 (1710-2690MHz)	时分集接收能够达到比较好的效果

表 4-14 WWAN 天线要求

表 4-15 GNSS 天线要求

参数	建议要求	备注
电压驻波比 VSWR	<2.0	
天线效率	>50%	
隔离度	大于 15dB	与主/分集天线之间
无源天线增益	>0dBi	
有源 LNA 增益	20dB(典型值)	
有源 LNA 噪声系数	<1.5dB	
极化方式	线极化或者右旋圆极化	

4.5.2. 天线安装要求

天线安装可能会影响射频性能。尽管模块是屏蔽好的,但是天线的安装位置非常重要。如果用户板上的屏蔽不好,宽带噪声或杂散干扰会对射频接收性能产生较大的影响。在用户板上有各种各样的干扰源,例如 LCD、CPU、音频电路和供电电源等。干扰源发射的信号会影响模块的正常运作。例如,模块的灵敏度会因干扰信号而降低。

天线安装建议:

- 天线尽量远离干扰源,例如 LCD、CPU、音频电路和供电电源等。
- 天线与模块连接的线缆同样要尽量远离噪声源。
- 用户板要屏蔽好,防止干扰信号影响模块射频接收性能。

5. 电气性能和可靠性

5.1. 概述

本章主要介绍 ZM9000 模块接口的电气特性及可靠性特性,包括:

- 绝对最大值
- 工作和存储环境
- 电源标称值
- UVLO
- 功耗
- 接口信号电特性
- 内部时钟频率
- 可靠性特性
- EMC 和 ESD 特性

5.2. 工作与存储环境

ZM9000 模块工作温度、湿度范围如表 5-1。

表 5-1 ZM9000 模块工作温湿度表

参数	最小值	最大值	单位
正常工作温度	-30	+75	$^{\circ}$ C
极限工作温度印	-40	+85	$^{\circ}$
存储温度	-40	+90	$^{\circ}$
湿度	5%	95%	RH

备注【1】: 如果 ZM9000 模块工作在-40℃~-30℃或 75℃~85℃的极限场景下,部分射频指标可能会有所下降

5.3. 绝对最大值

ZM9000 模块的相关管脚电压电流耐受值如表 5-2,超过绝对最大值工作的话可能会造成模块的永久性损坏。

表 5-2 ZM9000 模块绝对最大值

参数	描述	最小值	最大值	单位
VPH_PWR	外部供电电压	0	4.2	V
I _{MAX(VPH_PWR)}	VPH_PWR 最大电流	/	2	A

5.4. 标称值

表 5-3 ZM9000 模块标称值

参数	描述	最小值	典型值	最大值	单位
VPH_PWR	外部供电电压	3.3	3.3	4.2	V
IMAX(VPH_PW	VPH_PWR 最大电流	/	/	2.5	A
R)					
IVPH_PWR	典型工作电流	/	1.0	/	A



Iidle	待机电流	/	6	/	mA
VI	1.8V 数字 I/O 口	/	1.8	/	V

5.5. 模块功耗

模块功耗如表 5-5、5-6 所示。

表 5-5 ZM9000 模块不同制式下的待机电流

模式	平均值	备注		
待机	6mA	模块上电		
		USB 处于挂起状态		
关机	70uA	模块供电		

表 5-6 ZM9000 模块不同制式不同频率下的电流

及 3-0 ZM9000 侯妖小问则我小问频举下的电机					
参数	典型值	最大值	单位		
			mA		
			mA		
			mA		
		X \ , '	mA		
		1	mA		
			mA		
	4		mA		
	(0)		mA		
	1//		mA		
	. 0		mA		
			mA		
			mA		
, AC	•		mA		
7/10			mA		
			mA		
			mA		
			mA		
(X)			mA		
			mA		

5.6. 接口信号电特性

ZM9000 模块各接口信号电源域如表 5-7 所示。

表 5-7 ZM9000 模块各接口信号电源域

A C C C C C C C C C C C C C C C C C C C		
电源	域	应用接口
1.8V	8V UART/SPI/I2C/I2S/PCM/WAKE	
		UP/ANTCTL0-3/RESET#
1.8V/2.9	95V	UIM1/UIM2
3.3V		PCIE_PERST#/



1.8V/3.3V	DPR/W_DISABLE1-2
OD	PCIE_CLKREQ#/PCIE_PEWAKE#/LED1#/W
	OWWAN#

1.8V 数字 IO 接口电特性如表 5-9 所示。

表 5-9 ZM9000 模块 1.8V 接口电特性

UIM2/UART/SPI/I2C/I2S/PCM/GPIO/WAKE UP/LED/JTAG					
参数	描述	最小	最大	单位	
VIH	输入高电平	1.17	/	V	
VIL	输入低电平	/	0.63	V	
VOH	输出高电平	1.35	/	V	
VOL	输出低电平	/	0.45	V	



1.8V/2.95V 数字 IO 接口电特性如表 5-10 所示。

表 5-10 ZM9000 模块 1.8V/2.95V 接口电特性

UIM1/UIM2 (1.8V)						
参数	描述	最小	最大	单位		
V_{IH}	输入高电平	1.26	2.1	V		
V_{IL}	输入低电平	-0.3	0.36	V		
V _{OH}	输出高电平	1.44	1.8	V		
V _{OL}	输出低电平	0	0.4	V		
UIM1/UIM2 ((2.95V)					
参数	描述	最小	最大	单位		
V_{IH}	输入高电平	2.07	3.25	V		
V_{IL}	输入低电平	-0.3	0.59	V		
V _{OH}	输出高电平	2.36	2.95	V		
$V_{ m OL}$	输出低电平	0	0.4	V		

5.7. 内部时钟频率

ZM9000 模块内部时钟如表 5-11 所示。

表 5-11 ZM9000 模块内部时钟

类型	频率	单位
实时时钟	32.768	kHz
PCM 时钟	512、1024、2048、4096	kHz
I2C 时钟	400	kHz
主时钟	19.2	MHz

5.8. ESD 特性

在模块应用中,由于人体静电,微电子间带电摩擦等产生的静电,通过各种途径放电给模块,可能会对模块造成永久性物理损坏,所以 ESD 保护必须要重视。ZM9000 模块管脚 ESD 性能如表5-13 所示。

表 5-13 ZM9000 模块管脚 ESD 性能参数

测试点	НВМ	CDM	单位
所有接口	± 0.5	± 2	kV

在电路设计中,接口处位置或易受 ESD 点必须增加 ESD 防护。接口处或易受 ESD 点包括但不限于:

- 模块输入电源处
- 天线接口
- USB接口
- SIM 卡接口
- 其他易受 ESD 点(取决于客户整机结构)

另外,对 ESD 环境的管控,需注意以下几点建议:

- EPA (Electrostatic Discharge Protected Area) 区域铺设了防静电地板,并满足表面电阻、系统电阻大于等于 1×10⁴ Ω 且小于 1×10⁹ Ω。
- EPA 区域主接地系统接地良好,没有地线松动的现象,并且接地阻值满足小于 4Ω。
- 操作静电敏感器件工作台设置公共接地点、手腕带插孔座并铺设防静电台垫,并且手腕带插孔座到公共接地点之间的阻值满足小于 4Ω ,防静电台垫的表面电阻、系统电阻小于 $1\times 10^9\Omega$ 。
- EPA 使用防静电双回路腕带,并且腕带插入了专用腕带插孔座,无鳄鱼夹接地现象。
- 静电敏感器件及其组件的加工设备、测试仪器、工具、装备都进行了可靠接地,指标要求:
 - 硬接地<4Ω;
 - 软接地: 1×10⁵Ω ≤ Rg < 1×10⁹Ω
 - ICT 夹具软接地部分: $1 \times 10^5 \Omega$ ≤ ICT 夹具软接地电阻< $1 \times 10^{11} \Omega$
 - 电批、电烙铁容易氧化,接地电阻可接受范围<20Ω
- 设备、仪器、工具和工装上接触静电敏感器件的部分和靠近静电敏感器件的运动部件由防静电材料制成的并有良好的接地;非防静电材料部分进行了防静电处理措施,如涂防静电液、离子化(要求抽测摩擦电压: <100V)。
- 生产设备上的关键部件(即直接接触静电敏感器件或与其距离小于 30 cm 的部分),如传送带、传送链、导轮、SMT 吸嘴等是否都是由防静电材料制成的,并有有效的接地通路(要

求抽测摩擦电压: <100V)。

- 在接触 IC、单板、模块等静电敏感器件、组件的过程中员工都正确佩戴了防静电腕带、防静电手套或指套,坐式作业员工要求必须佩带防静电腕带。
- 静电敏感器件及组件的包装盛放都有明显的防静电警示标识。
- 单板、IC 等没有散乱堆放、裸露叠放或与其它静电源混放的现象。
- 在 EPA 外运输和存储静电敏感器件及组件采取有效的屏蔽措施。


6. 机械尺寸与封装

6.1. 概述

本章主要包含以下几部分内容(所有尺寸单位为毫米):

- 模块尺寸
- 推荐封装
- 模块俯视图
- 模块底视图

6.2. 模块尺寸






图 6-2 ZM9000 模块引脚焊盘尺寸图




模块屏蔽架示意图


6.3. 模块俯视图



图 6-3 ZM9000 模块俯视图

6.4 连接器推荐





目前配套调试板上使用的连接器品牌和厂家如下,可参考选用相同尺寸封装的连接器:FOXCONN 品牌,AS0BC26-S30BB-7H 型号

7. 存储和散热要求

7.1. 存储要求

- 存储温度要求:环境温度 40℃以下,相对空气湿度小于 90%情况下,模块真空包装情况下可存储 12 个月。
- 模块属于潮湿敏感器件,打开真空包装后满足如下条件,可进行回流焊接:
 - ◆ 模块存储空气湿度小于10%;
 - ◆ 环境温度小于 30℃, 空气湿度小于 60%, 72 小时内完成回流过程;
- 当模块处于如下条件时,回流焊接前需进行烘烤,烘烤条件 125±5℃,48 小时:
 - ◆ 环境温度为 23±5°C,湿度指示卡显示湿度大于 10%;
 - ◆ 打开真空包装后,环境温度低于 30°C,空气湿度小于 60%,未能在 72 小时完成回流 焊接;
 - ◆ 打开真空包装后,模块存储空气湿度大于10%;

备注:模块包装无法承受高温,需移除包装后进行烘烤。

7.2. 散热要求

5G M.2 模块尺寸小,功耗较大,大板设计时需关注散热问题,建议在模块正下方大面积亮铜、模块正反两面屏蔽罩上方均使用导热泡棉或者其它散热器件。

8. 附录

8.1. 管脚功能复用表

PIN	模块 PIN 脚定义	默认配置	Alternate	Alternate	Alternate	Alternate
-1	COMPTO	NO	function1	function 2	function 3	function 4
	CONFIG_3	NC				
	GND	GND				
5	GND	GND				0/0
7	USB D+	USB2. 0 D+				
9	USB D-	USB2.0 D-				7,
11	GND	GND			415	
13	Notch	Notch			110	
15	Notch	Notch		,(V	
17	Notch	Notch				
19	Notch	Notch				
21	CONFIG_0	NC				
23	WOWWAN#	WOWWAN#	只为输和电向GPIO			
	DPR	DRP	只 一 可 前 一 可 和 和 和 中 向 GPIO			
	CND	CND	01 10			
27	GND	GND				
29	USB3. 0_TX-	USB3. 0_ TX-				
31	USB3. 0_TX+	USB3. 0_ TX+				
33	GND	GND				
35	USB3. O_RX-	USB3.0_				

		RX-				
	USB3. 0_RX+	USB3. 0_				
37		RX+				
39	GND	GND				
41	PETn0	PETn0				
43	РЕТр0	РЕТр0				
45	GND	GND				
47	PERn0	PERn0				
49	PERp0	PERp0				
51	GND	GND				1,00
53	REFCLKN	REFCLKN				
55	REFCLKP	REFCLKP				
57	GND	GND			413	
59	ANTCTLO/SPI_MOSI/UART TX	ANTCTLO	SPI_MOS	UART_TX	GPI0	
61	ANTCTL1/SPI_MISO/UART _RX	ANTCTL1	SPI_MIS	UART_RX	GPI0	
63	ANTCTL2/SPI_CS_N/UART _CTS_N/I2C_SDA	ANTCTL2	SPI_CS_ N	UART_CTS_N	I2C_SDA	GPI0
65	ANTCTL3/SPI_CLK/UART_ RTS_N/I2C_SCL	ANTCTL3	SPI_CLK	UART_RTS_N	I2C_SCL	GPI0
67	RESET#	RESET#				
69	CONFIG_1	GND				
71	GND	GND				
73	GND	GND				
75	CONFIG_2	NC				
2	+3. 3V	+3. 3V				
4	+3.3V	+3.3V				
		FULL_CA				
	FULL_CARD_ POWER_OFF#	RD_				
6	IOLE_CARD_ IOWER_OFF#	POWER_O FF#				
8	W_DISABLE1#	W_DISAB LE1#	只 为 输 和 电 向 配 块 且 入 反			

			GPI0			
14	LED1# Notch Notch Notch	LED1#	只为输和电向GPIO			.56
	Notch					
20	I2S_BCLK/PCM_CLK	I2S_BCL K	PCM_CLK	GPI0	9	
22	I2S_DIN/PCM_DIN		PCM_DIN	GPI0	12	
24	I2S_DOUT/PCM_DOUT	I2S_DOU T	PCM_DOU T	GPI0		
26	W_DISABLE2#	W_DISAB LE2#	只为模和和电向R 和输和平的 GPIO			
28	I2S_WS/PCM_SYNC	12S_WS	PCM_SYN C	GPI0		
30	UIM1_RESET	UIM1_RE SET				
32	UIM1_CLK	UIM1_CL K				
34	UIM1_DATA	UIM1_DA TA				
36	UIM1_PWR	UIM1_PW R				
38	WAKE_IN	WAKE_IN				
40	SIM2_DETECT	SIM2_DE TECT	GPI0			
42	UIM2_DATA	UIM2_DA TA	GPI0			

44	UIM2_CLK	UIM2_CL K	GPI0			
46	UIM2_RESET	UIM2_RE SET	GPI0			
48	UIM2_PWR	UIM2_PW R				
50	PERST#	PERST#				
52	CLKREQ#	CLKREQ#				(
54	PEWAKE#	PEWAKE#				0/0
56	RFFE_SCLK	RFFE_SC LK			(
58	RFFE_SDATA	RFFE_SD ATA			0	9.
60	COEX3	COEX3				
62	COEX_RXD	COEX_RX D		/ (
64	COEX_TXD	COEX_TX D		5		
66	SIM1_DETECT	SIM1_DE TECT	(.0			
68	ANT_CONFIG	ANT_CON FIG	GPI0			
70	+3. 3V	+3.3V	9			
72	+3. 3V	+3. 3V				
74	+3. 3V	+3. 3V				
	+3. 3V					



8.2. 常用缩略词

缩略词	英文全名	中文含义
3GPP	Third Generation Partnership Projet	第三代合作伙伴计划
8PSK	8 Phase Shift Keying	八进制移相键控
ABAG	Airbag	安全气囊
ABC	Active Body Control	车身主动控制系统
ABS	Anti-block Braking System	防抱死制动系统
ACC	Air Condition Clutch	空调离合器
ACI	Automatic Car Identification system	汽车自动识别系统
ACU	Airbag Control Unit	安全气囊控制单元
AP	Acess Point	接入点
AUX	Auxiliary	辅助
BER	Bit Error Rate	误码率
BLER	Block Error Ratio	误块率
BIOS	Basic Input Output System	基本输入输出系统
bps	Bits Per Second	波特率
CCC	China Compulsory Certification	中国强制认证
СЕ	European Conformity	欧洲合格认证
CMOS	Complementary Metal Oxide Semiconductor	互补型金属氧化物半导体
CSD	Circuit Switched Data	电路交换数据
CTS	Clear To Send	清除发送
DC	Direct Current	直流电
DCE	Data Communication Equipment	数据通讯设备
DC-HSPA+	Dual-Carrier High Speed Packet Access	双载频高速分组接入
DFOTA	Delta Firmware Upgrade Over The Air	差分空口固件升级
DL	Down Link	下行链路
DTR	Data Terminal Ready	数据终端准备就绪
DMA	Direct Memory Access	直接内存存取
DTE	Data Terminal Equipment	数据终端设备
DTX	Discontinuous Transmission	非连续发射
EDGE	Enhanced Data Rate for GSM Evolution	GSM 演进增强数据速率
EGSM	Extended GSM900 band	扩展 GSM900 频段
EIA	Electronic Industries Association	电子工业联合会
EMC	Electromagnetic Compatibility	电磁兼容
EMI	Electromagnetic Interference	电磁干扰
EVM	Error Vector Magnitude	误差矢量幅度



缩略词	英文全名	中文含义
ESD	Electrostatic Discharge	静电释放
EU	European Union	欧洲联盟
FCC	Federal Communications Commission	美国联邦通信委员会
FDD	Frequency Division Duplex	频分复用
FER	Frame Erasure Rate, Frame Error Rate	误帧率
GKI	Generic Kernal Interface	通用内核接口
GMSK	Gaussian Minimum Shift Keying	高斯滤波最小移频键控
GPIO	General-Purpose I/O	通用输入输出
GPRS	General Packet Radio Service	通用分组无线业务
GSM	Global System for Mobile Communication	全球移动通信系统
НВМ	Human Body Model	人体工程模型
HS-CAN	High Speed Controller Area Network	高速 CAN 网络
HSDPA	High-Speed Down-link Packet Access	高速下行链路分组接入
HSPA	Enhanced High Speed Packet Access	高速分组接入
HSIC	High Speed Inter-Chip	高速芯片互连
HSUPA	High Speed UP-LINK Packet Access	高速上行链路分组接入
HU	Head Unit	车机
IMC	Inter-Metallic Compound	金属合金层
IMEI	International Mobile Equipment Identification	国际移动设备识别号码
ISO	International Standards Organization	国际标准化组织
I/O	Input/Output	输入输出
IOT	Inter-Operation Test	互操作性测试
JTAG	Joint Test Action Group	联合测试行动小组
LED	Light-Emitting Diode	发光二极管
M.2	Land Grid Array	栅格阵列封装
LTE	Long Term Evolution	长期演进
MO	Mobile Originated	移动发起
MS	Mobile Station	移动基站
MT	Mobile Terminated	移动终止
MTBF	Mean Time Between Failure	平均故障无时间
MTTF	Mean Time To Failure	平均故障时间
NC	Not Connected	无连接
NSMD	Non-Solder Mask Defined	非阻焊定义
PAP	Password Authentication Protocol	密码鉴权协议



缩略词	英文全名	中文含义
PCB	Printed Circuit Board	印刷电路板
PCM	Pulse Code Modulation	脉冲编码调制
PDU	Protocol Data Unit	协议数据单元
PMU	Power Management Unit	电源管理模块
ppm	Parts Per million	百万分之一
PPP	Point-to-Point Protocol	点对点协议
QAM	Quadrature Amplitude Modulation	正交幅度调制
QPSK	Quadrature Phase Shift Keying	正交相移键控
RF	Radio Frequency	射频
RoHS	Restriction Of the Use of Certain	电气、电子设备中限制使用某
	Hazardous Substances	些有害物质指令
Rx	Receive	接收
SIM	Subscriber Identification Module	用户身份识别模块
SMS	Short Message Service	短消息业务
TDD	Time Division Duplex	时分双工
TDMA	Time Division Multiple Access	分时多址
TD-SCDMA	Time Division Synchronous Code Division	即时分同步的码分多址技术
	Multiple Access	
TIS	Total Isotropic Sensitivity	总全向灵敏度
TVS	Transient Voltage Suppressor	瞬态电压抑制器
Tx	Transmit	发射
UART	Universal Asynchronous Receiver	通用异步收发器
	Transmitter	
UL	UP Link	上行链路
UMTS	Universal Mobile Telecommunications System	通用移动通讯系统
USB	Universal Serial Bus	通用串行总线
USIM	Universal Subscriber Identity Module	UMTS 用户标识模块
UVLO	under-voltage lockout	低压锁定
Vmax	Maximum Voltage Value	最大电压值
Vmin	Minimum Voltage Value	最小电压值
Vnorm	Normal Voltage Value	正常电压值
VSWR	Voltage Standing Wave Ratio	电压驻波比
WEEE	Waste Electrical and Electronic Equipment	废弃电子电机设备
WCDMA	Wide-band Code Division Multiple Access	宽带码分多址
WWAN	Wireless Wide Area Network	无线广域网



8.3. 参考文档

序号	文档名称	备注
1	High-Speed Inter-Chip USB Electrical Specification, version 1.0	
2	Smart Cards;UICC-Terminal interface;Physical and logical characteristics (Release 8)	
3	ISO/IEC7816-3 Cards with contacts — Electrical interface and transmission protocols	
4	I2C Specification, version 5.0, October 2012	
5	Multimedia Card/Secure Digital Card(80-V7837-1)	
6	MIPI Alliance Specification for RF Front-End Control Interface version 1.0	•
7	MIPI Alliance Specification for System Power Management Interface (SPMI) version 1.0	10
8	Phillips I2S Bus Specifications revised June 5, 1996	
9	Universal Serial Bus Specification, Revision 2.0	·
10	ANSI/ICEEE Std. 1149.1–1990	
11	3GPP TS 51.010-1 Mobile Station (MS) conformance specification	
12	3GPP TS 34.121-1 User Equipment (UE) conformance specification; Radio transmission and	
	reception(FDD)	
13	3GPP TS 36.521-1 Evolved Universal Terrestrial Radio Access (E-UTRA); User Equipment (UE)	
	conformance specification; Radio transmission and reception;	
14	3GPP2 C.S0011 Recommended Minimum Performance Standards for cdma2000 Spread Spectrum	
	Mobile Stations	
15	3GPP2 C.S0033 Recommended Minimum Performance Standards for cdma2000 High Rate Packet Data	
	Access Terminal	
16	3GPP TS 34.122 Terminal conformance specification; Radio transmission and reception	
17		
18	70//	
19	(:(0)	
20		