



數電final project





上圖: 有限狀態機架構

右圖: pipeline 乘法器架構

下圖: 輸出端25組成法相加的結構






0	0	0	0	0
0	31	23	45	0
0	-102	13	21	0
0	31	22	90	0
0	0	0	0	0

上圖: image和padding的儲存方式與排版

右圖: 用5x5的filter暫存器儲存3x3的filter數值



上圖: 整體電路方塊圖

此次final project 需計算3x3和5x5的convolution，為了實現resource sharing，我將3x3和5x5都用5x5的暫存器儲存，計算的方式大部分也可以用同一套流程，只是3x3的情況為了趕上可以輸入第一筆資料的情況需要特別考慮。

在整個電路中，delay最長的路徑一開始是加法，需要8ns才能合成，後來在加法器插入pipeline後，cycle time縮小至5ns。接著我將其中一些用counter/image_size作為index的部分改成用counter計數，使面積和delay下降。最後將乘法器pipeline後將cycle time最低降至4.3。