regs_reg[1]_i
RTL_ROM

A[4:0]

O

regs_reg[2]_i
RTL_ROM

A[4:0]

O

regs_reg[3]_i
RTL_ROM

A[4:0]

O

regs_reg[4]_i
RTL_ROM

A[4:0]

O

regs_reg[5]_i
RTL_ROM

A[4:0]

O

regs_reg[6]_i
RTL_ROM

A[4:0]

O

regs_reg[7]_i
RTL_ROM

A[4:0]

O

regs_reg[8]_i
RTL_ROM

A[4:0]

O

regs_reg[9]_i
RTL_ROM

A[4:0]

O

regs_reg[10]_i
RTL_ROM

A[4:0]

O

regs_reg[11]_i
RTL_ROM

A[4:0]

O

regs_reg[12]_i
RTL_ROM

A[4:0]

O

regs_reg[13]_i
RTL_ROM

A[4:0]

O

regs_reg[14]_i
RTL_ROM

A[4:0]

O

regs_reg[15]_i
RTL_ROM

A[4:0]

O

regs_reg[16]_i
RTL_ROM

A[4:0]

O

regs_reg[17]_i
RTL_ROM

A[4:0]

O

regs_reg[18]_i
RTL_ROM

A[4:0]

O

regs_reg[19]_i
RTL_ROM

A[4:0]

O

regs_reg[20]_i
RTL_ROM

A[4:0]

O

regs_reg[21]_i
RTL_ROM

A[4:0]

O

regs_reg[22]_i
RTL_ROM

A[4:0]

O

regs_reg[23]_i
RTL_ROM

A[4:0]

O

regs_reg[24]_i
RTL_ROM

A[4:0]

O

regs_reg[25]_i
RTL_ROM

A[4:0]

O

regs_reg[26]_i
RTL_ROM

A[4:0]

O

regs_reg[27]_i
RTL_ROM

A[4:0]

O

regs_reg[28]_i
RTL_ROM

A[4:0]

O

regs_reg[29]_i
RTL_ROM

A[4:0]

O

!=

RTL_NEQ

RTL_NEQ O

I0[4:0]
I1[4:0]
regs_reg[30]_i
RTL_ROM

A[4:0]

O

regs_reg[31]_i
RTL_ROM

A[4:0]

O

RTL_AND
RTL_AND

I0
I1

O

regs_i
RTL_MUX

S=1'b1 I0
S=default I1

O S
regs_i__0
RTL_MUX

S=1'b1 I0
S=default I1

O S
regs_i__1
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__2
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__3
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__4
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__5
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__6
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__7
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__8
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__9
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__10
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__11
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__12
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__13
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__14
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__15
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__16
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__17
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__18
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__19
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__20
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__21
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__22
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__23
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__24
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__25
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__26
RTL_MUX

S=1'b1 I0
S=default I1

O S
regs_i__27
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_i__28
RTL_MUX

S=1'b1 I0
S=default I1

O S
regs_i__29
RTL_MUX

S=1'b1 I0
S=default I1

O S

regs_reg[0][31:0]

RTL_REG CD Q
regs_reg[1][31:0]

RTL_REG C

CED Q

regs_reg[2][31:0]

RTL_REG C

CED Q

regs_reg[3][31:0]

RTL_REG C

CED Q

regs_reg[4][31:0]

RTL_REG C

CED Q

regs_reg[5][31:0]

RTL_REG C

CED Q

regs_reg[6][31:0]

RTL_REG C

CED Q

regs_reg[7][31:0]

RTL_REG C

CED Q

regs_reg[8][31:0]

RTL_REG C

CED Q

regs_reg[9][31:0]

RTL_REG C

CED Q

regs_reg[10][31:0]

RTL_REG C

CED Q

regs_reg[11][31:0]

RTL_REG C

CED Q

regs_reg[12][31:0]

RTL_REG C

CED Q

regs_reg[13][31:0]

RTL_REG C

CED Q

regs_reg[14][31:0]

RTL_REG C

CED Q

regs_reg[15][31:0]

RTL_REG C

CED Q

regs_reg[16][31:0]

RTL_REG C

CED Q

regs_reg[17][31:0]

RTL_REG C

CED Q

regs_reg[18][31:0]

RTL_REG C

CED Q

regs_reg[19][31:0]

RTL_REG C

CED Q

regs_reg[20][31:0]

RTL_REG C

CED Q

regs_reg[21][31:0]

RTL_REG C

CED Q

regs_reg[22][31:0]

RTL_REG C

CED Q

regs_reg[23][31:0]

RTL_REG C

CED Q

regs_reg[24][31:0]

RTL_REG C

CED Q

regs_reg[25][31:0]

RTL_REG C

CED Q

regs_reg[26][31:0]

RTL_REG C

CED Q

regs_reg[27][31:0]

RTL_REG C

CED Q

regs_reg[28][31:0]

RTL_REG C

CED Q

regs_reg[29][31:0]

RTL_REG C

CED Q

regs_reg[30][31:0]

RTL_REG C

CED Q

regs_reg[31][31:0]

RTL_REG C

CED Q

regs_i__30

RTL_MUX

S=5'b00000 I0[31:0] S=5'b00001 I1[31:0] S=5'b01010 I10[31:0] S=5'b01011 I11[31:0] S=5'b01100 I12[31:0] S=5'b01101 I13[31:0] S=5'b01110 I14[31:0] S=5'b01111 I15[31:0] S=5'b10000 I16[31:0] S=5'b10001 I17[31:0] S=5'b10010 I18[31:0] S=5'b10011 I19[31:0] S=5'b00010 I2[31:0] S=5'b10100 I20[31:0] S=5'b10101 I21[31:0] S=5'b10110 I22[31:0] S=5'b10111 I23[31:0] S=5'b11000 I24[31:0] S=5'b11001 I25[31:0] S=5'b11010 I26[31:0] S=5'b11011 I27[31:0] S=5'b11100 I28[31:0] S=5'b11101 I29[31:0] S=5'b00011 I3[31:0] S=5'b11110 I30[31:0] S=5'b11111 I31[31:0] S=5'b00100 I4[31:0] S=5'b00101 I5[31:0] S=5'b00110 I6[31:0] S=5'b00111 I7[31:0] S=5'b01000 I8[31:0] S=5'b01001 I9[31:0]

O[31:0]

S[4:0]
regs_i__31

RTL_MUX

S=5'b00000 I0[31:0] S=5'b00001 I1[31:0] S=5'b01010 I10[31:0] S=5'b01011 I11[31:0] S=5'b01100 I12[31:0] S=5'b01101 I13[31:0] S=5'b01110 I14[31:0] S=5'b01111 I15[31:0] S=5'b10000 I16[31:0] S=5'b10001 I17[31:0] S=5'b10010 I18[31:0] S=5'b10011 I19[31:0] S=5'b00010 I2[31:0] S=5'b10100 I20[31:0] S=5'b10101 I21[31:0] S=5'b10110 I22[31:0] S=5'b10111 I23[31:0] S=5'b11000 I24[31:0] S=5'b11001 I25[31:0] S=5'b11010 I26[31:0] S=5'b11011 I27[31:0] S=5'b11100 I28[31:0] S=5'b11101 I29[31:0] S=5'b00011 I3[31:0] S=5'b11110 I30[31:0] S=5'b11111 I31[31:0] S=5'b00100 I4[31:0] S=5'b00101 I5[31:0] S=5'b00110 I6[31:0] S=5'b00111 I7[31:0] S=5'b01000 I8[31:0] S=5'b01001 I9[31:0]

O[31:0]

S[4:0]

rdata1_i
RTL_MUX

S=5'b00000 I0[31:0] S=default I1[31:0] O[31:0]
S[4:0]

rdata2_i
RTL_MUX

S=5'b00000 I0[31:0] S=default I1[31:0] O[31:0]
S[4:0]