Основы VerirogHDL/SystemVerilog (синтез и моделирование)

Операторы языка

Операторы

- □ Группы операторов:
 - ✓ Арифметические Arithmetic
 - ✓ Побитовые Bit-wise
 - ✓ Свертки Reduction
 - ✓ Отношения Relational
 - ✓ Равенства Equality
 - ✓ Логические Logical
 - ✓ Сдвига Shift

- □ Отдельные операторы:
 - ✓ Сцепления Concatenation
 - ✓ Повторения Replication
 - ✓ Условного выбора Conditional


Операторы отношения - Relational


Символ	Функция	ain = 3'b101 ; bin =	= 3'b110 ; cin = 3'b01x
>	Больше чем	ain > bin ⇒ 1'b0	bin > cin \Rightarrow 1'bx
<	Меньше чем	ain < bin ⇒ 1'b1	bin < cin \Rightarrow 1'bx
>=	Больше или равно	ain >= bin ⇒ 1'b0	bin >= cin \Rightarrow 1'bx
<=	Меньше или равно	ain <= bin ⇒ 1'b1	bin \leq cin \Rightarrow 1'bx

- □ Возвращают 1-битное значение: 1 (true) / 0 (false)
- □ Если один из операндов имеет меньший размер, то он дополняется слева необходимым числом разрядов:
 - ✓ нулями если операнд без знака
 - ✓ знаковым разрядом если операнд знаковый.
- X и Z рассматриваются как неизвестные значения

Пример (операторы отношения; аргументы без знака)


```
module ex6
( input [7:0] a_in, b_in,
  output res_more, res_less);
assign res_more = a_in > b_in;
assign res_less = a_in < b_in;
endmodule</pre>
```








Пример (операторы отношения; аргументы со знаком)

```
module ex6_s
( input signed [7:0] a_in, b_in,
  output res_more, res_less);
assign res_more = a_in > b_in;
assign res_less = a_in < b_in;
endmodule</pre>
```










Операторы равенства - Equality

Символ	Функция	ain = 3'b101 ; bin = 3'b	110 ; cin = 3'b01x
==	Equality	$ain == bin \Rightarrow 1'b0$	$cin == cin \Rightarrow 1'bx$
!=	Inequality	ain != bin ⇒ 1'b1	cin!= cin ⇒ 1'bx
===	Case equality	ain === bin ⇒ 1'b0	cin === cin ⇒ 1'b1
!==	Case inequality	ain !== bin ⇒ 1'b1	cin !== cin ⇒ 1'b0


- □ Возвращают 1-битное значение: true (1) / false (0)
- □ Если один из операндов имеет меньший размер, то он дополняется слева необходимым числом разрядов: нулями если операнд без знака; знаковым разрядом если операнд знаковый.
- □ Операторы == и != рассматривают X и Z как неизвестные => результат –X
- □ Операторы === и !== рассматривают X и Z как определенные значения. Для равенства положения X и Z в операндах должно полностью совпадать.

Пример использования операторов равенства

```
module ex7
   input [7:0] a_in, b_in,
   output eq, case_eq);
assign eq = a_in == b_in;
assign case_eq = a_in === b_in:
endmodule
module ex7
  input signed [7:0] a_in, b_in,
   output eq. case_ea):
assign eq = a_in == b_in;
assign case_eq = a_in === b_in;
```



endmodule



Операторы условного выбора - Conditional

Символ	Функция	Формат и примеры
?:	Conditional	(condition) ? true_value : false_value

- □ Если условие (condition):
 - ✓ Истинно, то результат true_value
 - ✓ Ложно, то результат false_value
- □ Примеры (при sel=1 => q=a; при sel=0 => q=b):
 - \checkmark assign q = (sel == 1'b1) ? a : b;
 - \checkmark assign q = (sel) ? a : b;
 - √ assign q = (sel != 1'b0) ? a : b;

Пример

endmodule


□ Сравните с приведенным ниже описанием

```
module mux_
( input [3:0] sw [1:0],
   input sel,
   output [3:0] qd);

wire [3:0] sel_v;

assign sel_v[0] = sel;
assign sel_v[1] = sel;
assign sel_v[2] = sel;
assign sel_v[3] = sel;
assign qd = (sw[1] & sel_v) | (sw[0] & ~sel_v);
endmodule
```






Побитовые операторы - Bitwise Operators

Символ	Функция	ain = 3'b101 ; bin = 3'b110 ; cin = 3'b01x		
~	Инверсия	~ain ⇒ 3b'010	~cin ⇒ 3'b10x	
&	AND	ain & bin ⇒ 3'b100	bin & cin ⇒ 3'b010	
I	OR	ain bin ⇒ 3'b111	bin cin ⇒ 3'b11x	
٨	XOR	ain ^ bin ⇒ 3'b011	bin ^ cin ⇒ 3'b10x	
^~ or ~^	XNOR	ain ^~ bin ⇒ 3'b100	bin ~^ cin ⇒ 3'b01x	

- □ Функция применяется побитно (между соответствующими битами векторов)
- □ Если один из операндов имеет меньший размер, то он дополняется слева необходимым числом нулей.
- □ Значения X и Z рассматриваются как неизвестные результат X
 - результат может иметь другое значение:
 - 0 в случае 0 & x = 0
 - 1 в случае 1 | x = 1

Пример выполнения побитовых операций

```
module ex_bw
( input [7:0] a_in,b_in,
   output[7:0] d_out);
assign d_out = (~a_in ~^ ~b_in );
endmodule
```



Оператор объединения Concatenate

Символ	Функция	Пример
{}	Concatenate	ain = 3'b010 ; bin = 3'110 {ain,bin} ⇒ 6'b010_110

- □ Оператор позволяет объединить сигналы и вектора
- □ Создается, на время, новый вектор, содержащий элементы объединяемых сигналов/векторов

Оператор повторения Replicate

Символ	Функция	Пример
{n { } }	Replicate	{3 {3'b101} } ⇒ 9'b101_101_101

Оператор n раз повторяет содержимое фигурных скобок

Пример (операторы объединения и повторения)

```
module mux_
( input [3:0] sw [1:0],
   input sel,
   output [3:0] qd);
                                                                                                                   qd~0
                                                                                            sw[1][3..0]
wire [3:0] sel_v;
                                                                                                  sel
assign sel_v[0] = sel;
                                                                                                                   qd~4
assign sel_v[1] = sel;
assign sel_v[2] = sel;
assign sel_v[3] = sel;
                                                                                            sw[0][3..0]
                                                                                                                   qd~1
assign qd = (sw[1] \& sel_v) | (sw[0] \& \sim sel_v);
endmodule
                                                                                                                   qd~5
                                                                                                                   qd~2
                                                                                                                   qd~6
module mux r
   input [3:0] sw [1:0],
    input sel,
                                                                                                                   qd~3
    output [3:0] qd);
    assign qd = (sw[1] & {4{sel}}) | (sw[0] & {sel, sel, sel});
                                                                                                                   qd~7
endmodule
```

qd~8

qd~9

qd~10

qd~11

[0..3]bp


Операторы свертки - Reduction

Символ	Функция	Пример ain=4'b1010; bin=4'b10xz; cin=4'b111z				
&	AND all bits	&ain ⇒ 1'b0	&bin ⇒ 1'b0	&cin ⇒ 1'bx		
~&	NAND all bits	~&ain ⇒ 1'b1	~&bin ⇒ 1'b1	~&cin ⇒ 1'bx		
I	OR all bits	ain ⇒ 1'b1	bin ⇒ 1'b1	cin ⇒ 1'b1		
~	NOR all bits	~ ain ⇒ 1'b0	~ bin ⇒ 1'b0	~ cin ⇒ 1'b0		
٨	XOR all bits	^ain ⇒ 1'b0	^bin ⇒ 1'bx	^cin ⇒ 1'bx		
^~ or ~^	XNOR all bits	~^ain ⇒ 1'b1	~^bin ⇒ 1'bx	~^cin ⇒ 1'bx		

- □ Сворачивает вектор в однобитовое значение применяя выбранную функцию
- □ Значения X и Z рассматриваются как неизвестные результат X
 - ✓ результат может иметь другое значение:
 - 0 в случае 0 & x ... & x = 0
 - 1 в случае 1 | x ... | x = 1

Пример (операторы свертки)

```
module ex5
( input [7:0] a_in,
   output q_and, q_or );
assign q_or = | a_in;
assign q_and = & a_in;
endmodule
```



Логические операторы - Logical


Символ	Функция	Пример ain=	3'b101	; bin=3'b000; cin=3'b01		
!	Expression not true	$!ain \Rightarrow 1'b0$ $!bin \Rightarrow$		· 1'b1	!cin ⇒ 1'bx	
&&	AND of two expressions	ain && bin ⇒ 1'b0		bin && cin ⇒ 1'bx		
II	OR of two expressions	ain bin ⇒ 1'i	b1	bin cin ⇒	> 1'bx	

Алгоритм


- ✓ Каждый операнд рассматривается как отдельное выражение
- ✓ Выражение с нулевым значением заменяется на false (0)
- ✓ Выражение с ненулевым значением заменяется на true (1)
- ✓ Применяется соответствующая функция
 - Возвращает 1-битное значение true (1) / false (0)
- X и Z рассматриваются как неизвестные и результат X

Пример (логические операторы)

```
module ex8_s
( input [7:0] a_in, b_in,
   output q_and, q_not);
assign q_not = ! a_in;
assign q_and = a_in && b_in;
endmodule
```



Пример (смесь операторов)




Чему будет равно значение c, d, e?

```
module ex8_and1
( output [7:0] c, d, e);
wire [5:0] a = 6'b100101;
wire [3:0] b = 4'b1111;
assign c = a \& b;
                             □ C = 100101 & 001111
                                                                    00000101
assign d = a \& \&b;
assign e = a \&\& b;
                             \square D = 100101 & &(1111) = 100101 & 000001 = 00000001
endmodule
                             \blacksquare E = (100101) && (1111) = 1 & 1 =
                                                                    0000001
                                                                     c[7..0]
                                                                 8'h1 d[7..0]
```

Результат синтеза одинаковый или нет?

```
module ex8_q
( input [3:0] a, b,
  output c);
assign c = a && b;
endmodule
```

```
module ex8_qa
( input [3:0] a, b,
  output c);
assign c = |a & |b;
endmodule
```




Операторы сдвига - Shift

Символ	Функция	Пример ain = 3'b101 ; bin =	= 3'b01x
<<	Logical shift left	ain << 2 ⇒ 3'b100	bin << 2 ⇒ 3'bx00
>>	Logical shift right	ain >> 2 ⇒ 3'b001	bin >> 2 ⇒ 3'b000
<<<	Arithmetic shift left	ain <<< 2 ⇒ 3'b100	bin <<< 2 ⇒ 3'bx00
>>>	Arithmetic shift right	ain >>> 2 ⇒ 3'b111 (signed)	bin >>> 2 ⇒3'b000 (signed)

- □ Сдвигает вектор влево или вправо на заданное число бит
- □ Сдвиг влево (логический или арифметический):
 - ✓ освобождающиеся разряды заполняются нулями
- □ Сдвиг вправо
 - Логический: освобождающиеся разряды заполняются нулями
 - Арифметический (без знаковый): освобождающиеся разряды заполняются нулями.
 - Арифметический (знаковый): освобождающиеся разряды заполняются знаковым разрядом
- □ Сдвигаемые биты теряются
- □ Сдвиг на значение X или Z (правый операнд) дает результат X


Пример (операторы сдвига)

```
module ex9
( input signed [3:0] a_in,
  output [3:0] q_ra, q_rl);
assign q_ra = a_in >>> 2;
assign q_rl = a_in >>> 2;
endmodule
```



Пример (сдвиг на произвольное число разрядов)

```
module ex9_
( input [3:0] a_in,
 input shft,
 output [3:0] q_ra);
assign q_ra = a_in >> shft;
endmodule
```



Арифметические операторы Arithmetic


Символ	Функция	Пример ain=5; bin=10; cin=2'b01; din=2'b0z			
+	Add, Positive	bin + cin ⇒ 11	+bin ⇒ 10	ain + din ⇒ x	
_	Subtract, Negate	$bin - cin \Rightarrow 9$	-bin ⇒ -10	ain – din ⇒ x	
*	Multiply	ain * bin ⇒ 50			
1	Divide	bin / ain ⇒ 2			
%	Modulus	bin % ain ⇒ 0			
**	Exponent	ain ** 2 ⇒ 25			

[□] Если результат имеет большую разрядность чем операнды, то перенос реализуется автоматически

[□] Переносы теряются если операнды и результат имеют одинаковую разрядность

Пример ADD


```
module ex1
( input [7:0] a_in, b_in,
   output [8:0] res_add);
assign res_add = a_in + b_in;
endmodule
```






Пример знакового сумматора


```
module ex1s
( input signed [7:0] a_in, b_in,
   output [8:0] res_add);
assign res_add = a_in + b_in;
endmodule
```





Пример умножителя


```
module ex2
( input [7:0] a_in, b_in,
   output [15:0] res_mul);
assign res_mul = a_in * b_in;
endmodule
```




											$\overline{}$
± - Edit:/ex2/a_in	10	0	1	2	3	4	5	6	7	8	[9
± - ⊕-⊕-hex2/b_in	245	255	254	253	252	251	250	249	248	247	246
± ♦ sim:/ex2/res_mul	2450	0	254	506	756	1004	1250	1494	1736	1976	2214

Пример делителя и модуля числа


```
module ex3
( input [7:0] a_in, b_in,
  output [7:0] res_div, res_mod);
assign res_div = a_in / b_in;
assign res_mod = a_in % b_in;
endmodule
```






Пример возведения в степень

```
module ex4
( input [7:0] a_in,
   output [23:0] res_exp);
assign res_exp = a_in ** 3;
endmodule
```





Приоритет операторов


Операторы	Приоритет
+ - ! ~ & ~& etc. (unary* operators) **	Высокий
* / %	
+ - (binary operators)	
<< >> <<< >>>	
< > <= >=	
== != === !==	
& (binary operator)	
^ ~^ ^~ (binary operators)	
(binary operator)	
&&	V
ll l	Низкий
?:	Пизкии
{} {{}}	

Рекомендуется использовать () для изменения порядка выполнения операторов


Группа типов данных Variable

Типы данных (напоминание)

 □ Группа типов данных Net – представляет физическую связь между элементами структуры



□ Группа типов данных Variable – представляет элементы для временного хранения данных



Тип **reg** не соответствует физическому триггеру


Типы данных группы Variable

Типы данных	Для чего используется	Поддержка синтеза
reg	Переменная. Для знакового представления используйте reg signed.	Υ
integer	Знаковая переменная (обычно 32 бита)	Υ
time	Без знаковое целое (обычно 64 бита) используется для хранения времени при моделировании	N
real	Переменная с плавающей запятой, двойной точности	N
realtime	Переменная с плавающей запятой, двойной точности, используемая с time	N

Два типа процедурных блоков

- initial
 - Используется для инициализации начальных значений
- always
 - ✓ Используется для задания алгоритма работы устройства
- □ Каждый always и initial блок отдельный процесс
- □ always и initial не могут использоваться рекурсивно
- □ Особенности назначений
 - ✓ LHS тип данных из группы variable (reg, integer, real, time)
 - ✓ RHS типы данных групп net и variable или вызовы функций.

Процедурные блоки



- □ Каждый процедурный блок выполняется параллельно со всеми остальными блоками и непрерывными назначениями
 - ✓ Последовательность использования процедурных блоков always/initial не имеет значения
- □ Внутри процедурного блока операторы выполняются последовательно (begin ... end)
 - Последовательность использовния операторов внутри процедурного блока имеет значение.

Процедурный блок initial

- □ Содержит поведенческое описание
- □ Каждый initial выполняется начиная с момента времени 0
 - ✓ выполняется только один раз и больше не выполняется
- □ Необходимо использовать ключевые слова begin и end (fork join) для группировки операторов (если блок содержит более одного оператора)
- □ Примеры использования
 - Инициализация сигналов при синтезе; Моделирование;
 - Любая функциональность, которая должна быть активирована один раз
- □ Обратите внимание:
 - ✓ хотя блок initial выполняется только один раз, но операторы внутри блока могут продолжать работать все время моделирования

Процедурный блок always

- □ Содержит поведенческое описание
- □ Каждый блок always выполняется начиная с момента времени 0
 - ✓ выполняется постоянно (циклически)
- □ Необходимо использовать ключевые слова begin и end (fork join) для группировки операторов (если блок содержит более одного оператора)
- □ Примеры использования
 - Описание для синтеза и моделирования
 - Любой процесс или функциональность, выполнение которых должно повторяться циклически

Именование процедурных блоков


- Процедурному блоку может быть присвоено имя
 - ✓ Необходимо использовать begin ... end (fork ... join) даже с одним оператором
 - ✓ после begin (fork) добавляется имя блока
- Преимущества
 - Позволяет ссылаться на процедурные блоки по именам
 - Позволяет декларировать локальные объекты для процедурного блока
 - ✓ Позволяет в системе моделирования осуществлять мониторинг процедурного блока по имени

```
initial
begin : clock_init
    clk = 1'b0;
end

always
begin : clock_proc
    clk = ~clk;
```

end

Особенности блоков always/initial



Выполнение процедурных блоков

- Все процедурные блоки (процессы) во всех модулях проекта выполняются вместе
 - ✓ Выполнение начинается в момент времени 0
 - После завершения всеми процессами выполнения текущего цикла (на данном временном шаге),
 модельное время увеличивается (переход к следующему временному шагу)
 - ✓ Текущий цикл выполнения заканчивается когда процедурный блок достигает одного из условий
 - Выполнен последний оператор блока initial
 - Выполняется блокирующее (Blocking) назначение с задержкой
 - Достигнут оператор с управлением событиями Event control
 - Достигнут оператор Wait statement
- Текущий цикл выполнения (текущий временной шаг) используется для определения поведения модели (описания модуля)
 - ✓ Simulation tool: Текущий временной шаг выполнения процесса соответствует времени моделирования
 - ✓ Synthesis tool: Порождает функциональность соответствующую физической аппаратуре.

Управление событиями Event Control

- □ Задается выражением @(<event>)
 - ✓ Выражение приостанавливает выполнение процедурных операторов до наступления события (до изменения значения выражения) у переменной из списка <event>
- □ Выражение @(<event>) может использоваться только в процедурных блоках initial или always
- □ Обеспечивает управление чувствительное к изменениям выражения:
 - √ @(clk) выполнение приостанавливается до любого изменения clk
 - ✓ @(posedge clk) выполнение приостанавливается до появления фронта clk
 - Фронт определяется как один из переходов : 0=>1, 0=>x, 0=>z, x=>1, z=>1
 - ✓ @(negedge clk) выполнение приостанавливается до появления спада clk
 - Фронт определяется как один из переходов : 1=>0, 1=>x, x=>0, z=>0
- □ Для проверки нескольких событий используют логическое OR:
 - ✓ Запятая (,) в Verilog '2001; or в Verilog 95.

Управление событиями и список чувствительности

- □ Использование @(<event>) в начале блока always позволяет контролировать момент начала выполнения блока
 - ✓ Для начала выполнения блока always требуется наступление события
 - ✓ Блок always становится "чувствительным" к переменным в списке <event>
- □ Список <event> называют списком чувствительности (Sensitivity List)
- Использование управлением событиями поддержано средствами синтеза

Формат

```
always @(sensitivity_list) begin
-- Statement_1
-- ......
-- Statement_N
end
```


Пример

```
// Процесс запускается если
// значение любого из входов
// а, b, с или d изменяется
always @(a, b, c, d) begin
y = (a ^ b) & (c ~ | d);
end
```


Два типа RTL процессов

• Комбинационный процесс

Чувствителен ко всем сигналам в процессе




иепи



• Тактовый (регистровый) процесс

- Чувствителен к тактовым сигналам и сигналам управления

always @(posedge clk, negedge clr_n)



Список чувствительности не включает **d** вход. а только тактовый сигнал и сигнал асинхронного сброса