
Основы VerirogHDL/SystemVerilog (синтез и моделирование)

Оптимизация Verilog описания

Замена операторов арифметическими блоками




Оптимизация Verilog описания

- □ Симметрирование операторов
- □ Конвейеризация
- □ Совместное использование ресурсов

Симметрирование операторов (пример)

□ a, b, c, d: 4-bit векторы

Не симметрированный



Симметрированный

$$z \le (a * b) * (c * d)$$




Конвейеризация


- □ Целенаправленное добавление триггеров в критическую цепь распространения комбинационных сигналов
- □ Увеличивает максимальную частоту работы
- □ Добавляет такт (такты) задержки
 - ✓ Больше тактов требуется для получения результата на выходе
- Некоторые компиляторы могут осуществлять конвейеризацию автоматически

Добавление уровня конвейеризации


25 MHz System



50 MHz System




Конвейеризация 4-х входового умножителя



Пример: Умножитель 4-х чисел

```
module ex1 (clk, a, b, c, d, res);
input [7:0] a, b, c, d;
output reg [31:0] res;
input clk;
reg [7:0] a , b , c , d ;
always @(posedge clk)
]begin
a <= a;
b <= b;
c <= c;
d <= d;
end
always @(posedge clk)
res <= a * b * c *d;
endmodule
```



Быстродействие

Fmax — 62

MHz

Логических элементов — 32 Триггеров — 32 DSP модулей (9*9) — 6

Аппаратные затраты

Умножитель 4-х чисел (симметрирован)

```
module ex2 (clk, a, b, c, d, res);
 input [7:0] a, b, c, d;
                                                          a[7..0]
 output reg [31:0] res;
 input clk;
                                                                   b_[7..0]
 reg [7:0] a , b , c , d ;
                                                          b[7..0]
 always @(posedge clk)
⊟begin
                                                                   c_[7..0]
                                                                                                        res[0]~reg[31..0]
                                                                               Mult1
                                                          c[7..0]
                                                                                                                 res[31..0]
 a <= a;
    \leq b;
 d <= d;
                                                                   d_[7..0]
 end
                                                          d[7..0]
 always @(posedge clk)
 res <= (a * b) * (c *d);
                                                          Быстродействие
                                                                                            Аппаратные затраты
 endmodule
                                                  Fmax
                                                                     - 123 MHz
                                                                                      \Lambdaогических элементов — 0
                                                                                      Триггеров
                                                                                      DSP модулей (9*9)
                                                                                      4
```


Умножитель 4-х чисел (конвейеризированный)

```
module ex3 (clk, a, b, c, d, res);
                                                          c_[7..0]
 input [7:0] a, b, c, d;
                                                 c[7..0]
 output reg [31:0] res;
 input clk;
                                                                                    int_a[15..0]
                                                          d [7..0]
 reg [7:0] a , b , c , d ;
                                                 d[7..0]
 reg [15:0] int a, int b;
 always @(posedge clk)
                                                                                                 Mult2
                                                                                                            res[0]~reg[31..0]
⊟begin
                                                                                    int_b[15..0]
                                                          a [7..0]
                                                                                                                      res[31..0]
 a <= a;
                                                 a[7..0]
    \leq b;
 c <= c;
 d <= d;
                                                          b_[7..0]
 end
                                                 b[7..0]
 always @(posedge clk)
⊟begin
 int a <= a * b;
                                                            Быстродействие
                                                                                               Аппаратные затраты
 int b <= c * d;
 end
                                                                                         \Lambdaогических элементов — 0
                                                    Fmax
                                                                       - 215 MHz
 always @(posedge clk)
                                                                                         Триггеров
 res <= int a * int b;
                                                                                         DSP модулей (9*9)
 endmodule
```


Совместное использование ресурсов

- Сокращает количество арифметических блоков для реализации операторов
 - ✓ Уменьшается используемая площадь СБИС
- □ Два типа
 - ✓ Совместное использование взаимно исключающих операторов
 - ✓ Совместное использование общей части арифметических выражений
- Компилятор может осуществлять совместное использование ресурсов автоматически
 - ✓ Опция может быть включена/выключена


Взаимно исключающие операторы




Пример




Сколько блоков умножения?



Сколько блоков умножения?





3 блока

- Совместное использование общих частей арифметических выражений
- Некоторые средства синтеза реализуют это автоматически, а некоторые нет.
- Использование скобок помогает компилятору минимизировать число блоков
- Если (b*c) используется многократно, то целесообразно использовать отдельный сигнал

Пример: Два умножителя с общими операндами

```
module ex5 (clk, a, b, c, d, res a, res b);
                                                                   a_[7..0]
 input [7:0] a, b, c, d;
                                                        a[7..0]
 output reg [23:0] res a, res b;
 input clk;
                                                                                  Mult0
                                                                    b [7..0]
 reg [7:0] a , b , c , d ;
                                                        b[7..0]
                                                                                  Mult2
 always @(posedge clk)
                                                                                                                   res_a[0]~reg[23..0]
                                                                                                      Mult1
                                                                                     OUT[15..0]
                                                                              B[7..0]
⊟begin
                                                                                                                                 res a[23..0]
                                                                   c_[7..0]
    <= a;
                                                        c[7..0]
   <= c;
                                                                                                                   res_b[0]~reg[23..0]
 d <= d;
                                                                                                      Mult3
                                                                                 d_[7..0]
                                                                                                                                 res_b[23..0]
 end
                                                        d[7..0]
 always @(posedge clk)
⊟begin
 res_a <= a_ * b_ * c_;
res b <= b_ * c_ * d_;
                                                                                                         Аппаратные затраты
 end
                                                         Fmax
                                                                               - 124 MHz
                                                                                                   Логических элементов
 endmodule
                                                                                                   Триггеров
                                                                                                   DSP модулей (9*9)
```

Два умножителя с общими операндами

```
module ex5 (clk, a, b, c, d, res a, res b);
  input [7:0] a, b, c, d;
                                                                                     a_[7..0]
  output reg [23:0] res a, res b;
                                                        a[7..0]
  input clk;
                                                                                                                      res_a[0]~reg[23..0]
                                                                   b_[7..0]
  reg [7:0] a , b , c , d ;
                                                                                                                                    res a[23..0]
                                                                                      Mult0
                                                        b[7..0]
  always @(posedge clk)
⊟begin
                                                                                     d_[7..0]
                                                                                                          Mult2
                                                                                                                      res_b[0]~reg[23..0]
  a <= a;
                                                                                                                                    res_b[23..0]
                                                        d[7..0]
  b <= b;
                                                                   c_[7..0]
  c <= c;
                                                        c[7..0]
 d <= d;
 end
  always @(posedge clk)
⊟begin
 res_a <= a_ * (b_ * c_);
res_b <= (b_ * c_) * d_;
  end
```

 Аппаратные затраты

 Fmax – 124 MHz
 Логических элементов – 0

 Триггеров – 0
 — 0

 DSP модулей (9*9) – 5

endmodule

Конвейеризация

```
module ex6 (clk, a, b, c, d, res a, res b);
     input [7:0] a, b, c, d;
     output reg [23:0] res a, res b;
                                                                               a_[7..0]
                                                                                            tmp_a[7..0]
     input clk;
                                                      a[7..0]
     reg [7:0] a_, b_, c_, d_;
     reg [7:0] tmp a, tmp d;
                                                                               d_[7..0]
                                                                                            tmp_d[7..0]
     reg [15:0] tmp bc;
                                                                                                             Mult2
                                                      d[7..0]
     always @(posedge clk)
                                                                b_[7..0]
    ⊟begin
                                                      b[7..0]
                                                                                                             Mult1
12
     a <= a;
                                                                                            tmp_bc[15..0]
                                                                                                        B[15..0]
13
     b <= b;
                                                                            B[7..0]
     c <= c;
                                                                                             >CLK
                                                                c_[7..0]
15
     d <= d;
16
                                                      c[7..0]
     end
17
     always @(posedge clk)
    ⊟begin
20
     tmp bc <= b * c;
21
     tmpd <= d;
23
     end
     always @(posedge clk)
    ⊟begin
                                                                                                               Аппаратные затраты
     res a <= tmp a * tmp bc;
                                                                                 Fmax - 183 MHz
                                                                                                        Логических элементов
     res b <= tmp d * tmp bc;
                                                                                                        Триггеров
29
     end
30
                                                                                                        DSP модулей (9*9)
     endmodule
```

2021

-0

-0

-5

res_b[0]~reg[23..0]

res_a[0]~reg[23..0]

res_b[23..0]

res_a[23..0]

Триггеры Защелки (Latch)

Защелки (Latches) vs.Триггеры (Registers)

- □ В СБИС Altera реализованы синхронные триггеры, а не триггеры защелки
- □ Триггеры защелки реализуются с помощью комбинационной логики, что делает временной анализ более сложным
 - ✓ СБИС с Look-up table (LUT) FPGA, используют LUT (таблицы перекодировки)
 - ✓ СБИС с Product-term MAX, используют дополнительные product-terms (программируемые матрицы И и ИЛИ)
- □ Рекомендации
 - ✓ Использовать в проектах синхронные триггеры
 - ✓ Следить за появлением триггеров защелок.
 - Триггеры защелки могут появляться на выходах комбинационных цепей, когда результат не определен для набора входных значений.


При использовании оператора IF-ELSE ...

- □ Перебирайте все варианты
 - ✓ Не перечисленные варианты порождают триггеры защелки
- □ В комбинационных процессах инициализируйте переменные (сигналы) до их использования
 - Использование не инициализированных переменных (сигналов) может порождать триггеры защелки
- □ Для создания эффективного кода продумайте
 - ✓ Назначение начальных значений и явное покрытие вариантов, отличных от начальных значений

Нежелательные триггеры защелки


□ Комбинационный процесс, который не покрывает все возможные комбинации входных сигналов, порождает триггер-защелку.

```
module ex1 (sel, a, b, c, out);
     input [2:0] sel;
                                                     sel(0)
                                                                LOGI
     input a, b, c;
                                                     sel(1)
                                                                               LATC
                                                                                        out
     output reg out;
                                                     sel(2)
     always @*
     if (sel == 3'b001) out = a;
     else if (sel == 3'b010) out = b;
           else if (sel == 3'b100) out = c;
10
11
     endmodule
```



Исправление


□ Терминируйте IF-ELSE оператор



```
1  module ex1_1 (sel, a, b, c, out);
2  input [2:0] sel;
3  input a, b, c;
4  output reg out;
5  
6  always @*
7  if (sel == 3'b001) out = a;
8  else if (sel == 3'b010) out = b;
9   else if (sel == 3'b100) out = c;
10   else out = 1'b0;
11
12  endmodule
```

```
module ex1 2 (sel, a, b, c, out);
     input [2:0] sel;
     input a, b, c;
     output reg out;
     always @*
    ⊟begin
     out = 1'b0;
10
     if (sel == 3'b001) out = a;
11
     else if (sel == 3'b010) out = b;
12
          else if (sel == 3'b100) out = c;
13
     end
14
15
     endmodule
```

RTL Viewer



Взаимоисключающие IF-ELSE порождающие триггеры защелки

□ Остерегайтесь использования нежелательной взаимозависимости условий

```
module ex2 (sel, a, b, c, x, y, z);
     input [2:0] sel;
     input a, b, c;
      output reg x, y, z;
      always @*
      if (sel == 3'b001) x = a;
      else if (sel == 3'b010) y = b;
            else if (sel == 3'b100) z = c;
            else
             begin
                                                                                  1'h0 o
12
                 x = 1'b0;
13
                 v = 1'b0;
                                                                                               ATCH_ENABLE
14
                 z = 1'b0;
                                                                                  1'h0 o
15
             end
16
      endmodule
                                                                                               ATCH ENABLE
                                                                                                z$latch
                                                                                               ATCH_ENABLE
                                                                3'h4B[2..0]
                                                                                  1'h0 o
```

Исправление (1)

□ Используйте независимые операторы IF и терминируйте их


```
module ex2 1 (sel, a, b, c, x, y, z);
     input [2:0] sel;
     input a, b, c;
     output reg x, y, z;
     always @*
     if (sel == 3'b001) x = a; else x = 1'b0;
     always @*
10
     if (sel == 3'b010) y = b; else y = 1'b0;
11
12
     always @*
13
     if (sel == 3'b100) z = c; else z = 1'b0;
14
15
     endmodule
```

```
sel(0)
               LOGI
sel(1)
                C
sel(2)
sel(0)
               LOGI
sel(1)
                C
sel(2)
sel(0)
               LOGI
sel(1)
                C
                                  Ζ
sel(2)
```

Исправление (2)

□ Используйте независимые операторы IF и терминируйте их


```
module ex2 2 (sel, a, b, c, x, y, z);
      input [2:0] sel;
      input a, b, c;
                                         sel(0)
                                                    LOGI
      output reg x, y, z;
                                          sel(1)
                                                      C
                                          sel(2)
      always @*
    ⊟begin
      x = 1'b0;
                                         sel(0)
                                                    LOGI
 9
      v = 1'b0;
                                         sel(1)
                                                      C
10
                                         sel(2)
      z = 1'b0;
11
12
      if (sel == 3'b001) x = a;
13
      if (sel == 3'b010) v = b;
                                         sel(0)
                                                    LOGI
                                         sel(1)
14
      if (sel == 3'b100) z = c;
                                                      C
                                          sel(2)
15
16
      end
17
18
      endmodule
```



Нежелательные защелки в операторе Case

□ Условия, в которых не определены выходы

- 3 выхода: x, y, z
- На не полностью определенном выходе формируется триггер-защелка
- Триггеры-защелки будут сформированы на BCEX трех выходах.




Исправление

□ Доопределение выходов

```
module ex3 (sel, x, y, z);
     input [2:0] sel;
     output reg x, y, z;
     alwavs @*
    ⊟begin
     x = 1'b0;
                          Инициализация
     v = 1'b0;
     z = 1'b0;
    ⊟case (sel)
        3'b000 : v = 1'b1;
12
        3'b010 : begin x =1'b1; z= 1'b1; end
13
        default: v= 1'b1;
14
    rendcase
15
     end
16
     endmodule
```


Для исключения триггеровзащелок и полного определения всех выходов:

 Используйте инициализацию сигналов перед оператором саѕе (в операторе будут описаны только отличные от базовых значения сигналов)



Триггеры-защелки в схемах с регистрами


□ Асинхронная запись данных в регистр




13004 Presettable and clearable registers converted to equivalent circuits with latches.

Как избежать Latch в схемах с регистрами

□ Синхронная запись данных в регистр



□ Асинхронная запись фиксированных данных




Функции и задачи

Функция и задача Functions and Tasks


- □ Для чего используются
 - ✓ Замена повторяющегося кода
 - ✓ Улучшение читаемости кода
- □ Функция
 - Возвращает одно значение, полученное на основе входных данных
 - Реализуется как комбинационная схема

assign mult_out = mult (ina, inb);



- □ Задача
 - Может быть реализована как комбинационная или регистровая схема

stm_out (nxt, first, sel, filter);



Сравнение функций и задач

<u>Функции</u>

- Всегда выполняются в 0 момент времени
 - Выполнение не может быть приостановлено
 - ✓ He могут содержать delay, event, или timing control операторы
- □ Должны иметь хотя бы один вход
 - Вход нельзя изменять в функции
- □ Аргументы не могут быть output и inout
- □ Всегда возвращает одно значение
- Может вызывать другую функцию но не задачу

Задачи

- Могут выполняться в любой момент времени моделирования
 - Могут содержать delay, event или timing control операторы
- □ Могут не иметь input, output, inout, или иметь более чем один
- □ Могут модифицировать значения
- Могут вызывать функции и задачи

Объявление функции (старый формат)

```
function < range or type > func_name;
    // argument ports
    // declarations
    // statements
endfunction
```

Syntax:

```
function [automatic]
[signed] [range_or_type]
function_identifier;
  tf_input_declaration;
{tf_input_declaration;}
{block_item_declaration}
function_statement
endfunction
```

```
type
                             name
function integer zcount
input [7:0] in_bus;
                           inputs
integer i;
               block item
 begin
  zcount = 0;
  for (i = 0; i \le 7; i = i + 1)
   if (!in bus[i])
    zcount = zcount + 1;
 end
                    returns value
endfunction
                    through name
```

Объявление функции (ANSI формат)

```
function < range or type > func_name (argument ports);
    // declarations
    // statements
endfunction
```


```
function [automatic]
[signed] [range_or_type]
function_identifier
(function_port_list);
  {block_item_declaration}
  function_statement
endfunction
```

```
function [3:0] zcount
(input [7:0] in_bus);
integer i;
begin
  zcount = 0;
  for (i = 0; i <= 7; i = i + 1)
   if (!in_bus[i])
    zcount = zcount + 1;
end
endfunction</pre>
```

Пример функции

```
function
             [2:0] bus_cnt;
   input
             [3:0] in_bus;
   integer i;
   begin
      bus\_cnt = 0;
      for (i=0; i<=3; i=i+1)
         bus_cnt = bus_cnt+in_bus[i];
   end;
endfunction
```

```
module zfunc (a_bus, clk, one_count,
              bus_zero, bus_full );
input [3:0] a_bus;
input clk;
output reg [2:0] one_count;
output reg bus_full;
output bus_zero;
//function declaration
assign bus_zero = bus_cnt(a_bus)==3'd0;
always @(a_bus)
   bus_full = (bus_cnt(a_bus)==3'd4);
always @(posedge clk)
   one_count = bus_cnt(a_bus);
 endmodule
```



Пример функции

□ Использование в procedural assignments (initial; always)


```
reg [7:0] dout;
function [7:0] shift right;
input [7:0] data;
shift right ={1'b0, data[7:1]};
endfunction
always@*
dout = shit right (7'b10001000);
// dout = 7'b01000100
```

Пример

```
module andorgate (
 output [1:0] q,
 input a, b);
   function mygate;
   input x, y, op;
      case (op)
          1'b0: mygate = x \& y;
         1'b1: mygate = x \mid y;
                                              mygate
         default: mygate = 1'b0;
      endcase
   endfunction
assign q[0] = mygate(a, b, 0); // and gate
assign q[1] = mygate(a, b, 1); // or gate
endmodule
```

Пример


```
module andorgate (
 output [1:0] q,
 input a, b);
   function mygate;
   input x, y, op;
      case (op)
         1'b0: mygate = x & y;
         1'b1: mygate = x \mid y;
         default: mygate = 1'b0;
      endcase
   endfunction
assign q[0] = mygate(a, b, 0); // and gate
assign q[1] = mygate(a, b, 1); // or gate
endmodule
```



Реализация «по вызову функции» а не по объявлению функции

Функция может иметь локальные переменные

```
module addit(
 output [3:0] q,
 input [1:0] a, b, c);
   function [3:0] myadder;
   input [1:0] x, y, z;
   reg [2:0] w; // local variable
   begin
                  = x + y;
      myadder = w + z;
   end
   endfunction
assign q = myadder(a, b, c);
endmodule
```



Функции (доступ к переменным модуля)

```
module addit(
 output [3:0] q,
 input [1:0] a, b, c);
   function [3:0] myadder;
   input [1:0] x;
   reg [2:0] w;
   begin
                   = x + a;
      myadder = w + c;
   end
   endfunction
                                                                              Add1
                                          c[1..0]
assign q = myadder( b );
                                                          Add0
endmodule
```

Константные функции

□ Не требуют аппаратных ресурсов, вычисляются на этапе компиляции

```
module ram_const_func #(parameter D_WIDTH = 8, RAM_DEPTH = 2048)
  output reg [D_WIDTH-1:0] q,
  input [D_WIDTH-1:0] d,
                                                           Используется для
  input [clogb2(RAM_DEPTH)-1:0] addr,
                                                           определения
  input we, clk);
                                                           разрядности
function integer clogb2;
                                                           адреса
  input integer mem depth;
     begin for (clogb2 = 0; mem_depth > 0; clogb2 = clogb2 + 1)
            mem depth = mem depth >> 1; end
endfunction
  reg [7:0] mem [0:RAM_DEPTH];
always @(posedge clk) begin
           mem[addr] \le d;
  if (we)
       q <= mem[addr]; end
endmodule
```

- □ Помните Gray Code ?
 - ✓ Код, в котором 1 bit изменяется в последовательных кодовых комбинациях

□ Как построить функцию для преобразования?

□ Таблица:

Gray	Bin
000	000
001	001
011	010
010	011
110	100
111	101
101	110
100	111

□ Разряд 3:

IN	OUT
000	000
001	001
011	010
010	011
110	100
111	101
101	110
100	111

$$bit3 = gray3 = 1$$

□ Разряды 3 и 2:

IN	OUT
000	000
001	001
011	010
010	011
110	100
111	101
101	110
100	111

$$bit3 = gray3 = 1$$

$$bit2 = gray3 xor gray2 = 1 xor 1 = 0$$

□ Разряды 3 2 1:

IN	OUT
000	000
001	001
011	010
010	011
110	100
111	101
101	110
100	111

$$bit3 = gray3 = 1$$

bit2 = gray3 xor gray2 =
$$1 \times 1 = 0$$

bit1 = gray3 xor gray2 xor gray1 = 1 xor 1 xor
$$0 = 0$$

□ Функция для 3-х разрядов

```
function [2:0] gray to bin;
 input [2:0] a;
 reg [2:0] q;
      begin
      q[2] = a[2];
      q[1] = a[1] ^ a[2];
      q[0] = a[0] ^ a[1] ^ a[2];
      gray to bin = q;
      end
 endfunction
bit3 = gray3 = 1
bit2 = gray3 xor gray2
bit1 = gray3 xor gray2 xor gray1
```


Параметризированная версия функции с использованием цикла

```
function [W:0] gray_to_bin;
input [W:0] a;
reg [W:0] q;
    integer i;
begin
    for (i=0; i<=W; i = i + 1)
        q[i] = ^(a >> i);
    gray_to_bin = q;
end
endfunction
```

Объявление задачи

Пример использования задачи

□ Необходимо разработать модуль поиска минимума




Пример (часть 1)

```
module task 1 (a,b,c,d,clk,arst,min);
  input [3:0] a, b, c, d;
  input clk, arst;
  output reg [3:0] min;
⊟task min search;
  output [3:0] minimum;
  input [3:0] in1, in2;
    begin
          minimum = (in1>in2)?in2:in1;
    end
 endtask
```

Пример (часть 1)

```
reg [3:0] min one, min two;
always @(posedge clk, posedge arst)
   if (arst)
     begin
                                            min
        min one = 4'h0;
        min two = 4'h0;
        min = 4'h0;
                                           min
                                                    min
                                                       min
     end
  else
     begin
        min search (min one, a,
        min search (min two, c, d);
        min search (min, min one, min two);
     end
endmodule
```


Результат синтеза



Что измениться в результатах синтеза?


```
module task 1 (a,b,c,d,clk,arst,min);
  input [3:0] a, b, c, d;
  input clk, arst;
  output reg [3:0] min;
⊟task min search;
  output [3:0] minimum;
  input [3:0] in1, in2;
  begin
          minimum <= (in1>in2)?in2:in1;
    end
 endtask
```

Результат синтеза



Выходы с Z состоянием

Использование выхода с Z состоянием



Двунаправленный вывод

```
module bidir io
     #(parameter WIDTH=4)
     (input ena, clk, input [WIDTH-1:0] d in, inout [WIDTH-1:0] bidir, output reg [WIDTH-1:0] d out);
     wire [WIDTH-1:0] int sig;
        assign bidir = (ena) ? d in : {WIDTH{1'bz}};
        assign int sig = bidir;
10
        always @(posedge clk)
11
        if (ena==0) d out <= int sig;</pre>
12
     endmodule
                                                                                   bidir[3..0]
                         ena
                                                                OE bidir[3..0]
                                                            DATAIN
                    d_in[3..0]
                                          int sig[0]
                                   0 DATAIN
                                          int sig[1]
                                   1 DATAIN
                                          int sig[2]
                                   2 DATAIN
```

int sig[3]

OUT0

3 DATAIN

clk

d_out[0]~reg[3..0]

>CLK **G**ENA

d out[3..0]

Двунаправленный вывод - моделирование

