Основы VerirogHDL/SystemVerilog (синтез и моделирование)


Задание lab5 (4 часа лабораторных занятий)

Часть lab5_1

□ Часть lab5_1

- На языке Verilog разработать параметризированный модуль, который содержит:
 - ✓ 2 входных регистра; Умножитель; Выходной регистр
 - ✓ ena (key[0]) разрешение работы (при 1)
 - ✓ arst (key[1]) асинхронный сброс (при 0)
 - ✓ clk тактовый сигнал
 - \checkmark da[3..0] sw[7..4],
 - \checkmark db[3..0] sw[3..0]
 - ✓ result [7..0] led [7..0]

- □ Необходимо создать:
 - Параметризированный регистр
 - Параметризированный умножитель
 - Параметризированное описание верхнего уровня
- Имя проекта lab5_1. Имя модуля верхнего уровня –lab5_1.



Часть lab5_1 (Порядок выполнения)

- □ Создать проект:
 - ✓ Имя проекта lab5_1
- □ Создать параметризируемый модуль регистра (базовое значение параметра 8),
 посмотреть синтезированную пакетом схему, осуществить его моделирование
- □ Создать параметризированный модуль умножителя (базовое значение параметра 8), посмотреть синтезированную пакетом схему, осуществить его моделирование
- □ Создать структурное описание верхнего уровня имя модуля верхнего уровня иерархии lab5_1(описание должно быть параметризированным, базовое значение параметра - 4),
- Посмотреть синтезированную пакетом схему (RTL Viewer) имя модуля верхнего уровня иерархии
- □ Осуществить моделирование имя модуля верхнего уровня иерархии
- □ Назначить выводы СБИС с помощью атрибутов,
- □ Осуществить компиляцию и проверить работу на плате.

Часть lab5_1 Пример: Регистр, умножитель и модуль верхнего уровня

```
module rgstr (arst, ena, clk, d, q);
parameter width_rg = 8;
input clk, arst, ena;
input [width_rg-1:0] d;
output reg [width_rg-1:0] q;
always @(posedge clk, negedge arst)
if (arst==1'b0) q <= {width_rg{1'b0}};
else if (ena) q <= d;
endmodule</pre>
```

```
module mult (a, b, result);
parameter width_mult = 8;


input [width_mult-1:0] a, b;
output [2*width_mult-1:0] result;

assign result = a*b;
endmodule
```

```
module lab9 (arst, ena, clk, da, db, result);
 parameter width = 4;
 input clk, arst, ena;
 input [width-1:0] da, db;
 output [2*width-1:0] result;
 wire [width-1:0] da int, db int;
 wire [2*width-1:0] mult res;
 rgstr #width input rg 1 (arst, ena, clk, da, da int );
⊟rgstr #width input rg 2 (.arst(arst),
                         .ena(ena), .clk(clk),
                         .d(db),
                         .q (db int) );
 mult #width mult (da int, db int, mult res);
 rgstr #(2*width) output rg (arst, ena, clk, mult res, result );
 endmodule
```

Часть lab5_2

□ На языке Verilog <u>соз*дать иерархическое (структурное) описание* представленной ниже схемы</u>



- ✓ cnt параметризированный счетчик-делитель: коэффициент деления задается параметром; выход сигнал переноса
- ✓ srg параметризированный кольцевой сдвигающий регистр с параллельной загрузкой, описание которого выполнено с помощью цикла **for loop**
- ✓ Входы:
 - Clk тактовый (25 МГц), sw[7..0] данные загружаемые в сдвигающий регистр, key[0] сигнал синхронной загрузки данных в сдвигающий регистр
- ✓ Выход led[7..0] содержимое сдвигающего регистра
- Имя проекта lab5_2. Имя модуля верхнего уровня –lab5_2.

Часть lab5_2 (Порядок выполнения)

- □ Создать проект:
 - ✓ Имя проекта lab5_2,
- □ Создать параметризируемый модуль счетчика делителя (базовое значение параметра 3), посмотреть синтезированную пакетом схему (RTL Viewer), осуществить его моделирование
- Создать параметризированный модуль кольцевого сдвигающего регистра с параллельной загрузкой (базовое значение параметра – 8), посмотреть синтезированную пакетом схему (RTL Viewer), осуществить его моделирование
- □ Создать структурное описание верхнего уровня, имя модуля верхнего уровня иерархии lab5_2, (описани едолжно быть параметризированным: задаются параметры:
 - ✓ деления частоты для счетчика делителя (базовое значение параметра 4),
 - ✓ разрядность кольцевого сдвигающего регистра (базовое значение параметра 8),
- □ Посмотреть синтезированную пакетом схему (RTL Viewer)
- □ Осуществить моделирование
- □ Назначить значение параметра счетчика делителя для реализации на плате (25 000 000)
- □ Назначить выводы СБИС с помощью атрибутов,
- □ Осуществить компиляцию и проверить работу на плате.

Часть lab5_3

- □ На языке Verilog **на структурном уровне** создайте иерархический проект, содержащий:
- □ На верхнем уровне: мультиплексор 2(4-разрядных входа)=>1 (4-разрядный выход),
 - ✓ Состоит из мультиплексоров mux2_1 (мультиплексор 2(1-разрядных входа)=>1 (1-разрядный выход))
- □ Мультиплексор mux2_1 опишите на структурном уровне с использованием **Gate-Level примитивов** языка Verilog.
- □ Выводы устройства:
 - ✓ Входы:
 - Переключатели sw[3:0] вход ina
 - Переключатели sw[7:4] вход inb
 - Кнопка рbа вход управления мультиплексором (кнопка нажата на выход передается значение с входа ina, кнопка не нажата - inb).
 - ✓ Выходы
 - led[3:0] подключены к светодиодам.
- □ Имя проекта lab5_3. Имя модуля верхнего уровня lab5_3.

Часть lab5_3 (Порядок выполнения)

- □ Создать проект:
 - ✓ Имя проекта lab5_3,
- □ Создайте на структурном уровне с использованием **Gate-Level примитивов языка Verilog** описание мультиплексора mux2_1 (мультиплексор 2(1-разрядных входа)=>1 (1-разрядный выход))
- □ Посмотрите синтезированную пакетом схему (RTL Viewer), осуществите его моделирование
- Создайте структурное описание верхнего уровня мультиплексор 2(4-разрядных входа)=>1 (4-разрядный выход), состоящий из мультиплексоров mux2_1, имя модуля верхнего уровня иерархии lab5_3.
- □ Посмотрите синтезированную пакетом схему (RTL Viewer)
- □ Осуществите моделирование
- Назначьте выводы СБИС с помощью атрибутов,
- □ Осуществите компиляцию и проверьте работу на плате.