Основы VerirogHDL/SystemVerilog (синтез и моделирование)

Описание модулей памяти

Использование встроенных модулей памяти

- □ Средства синтеза позволяют «распознавать» модули памяти с поведенческим описанием
- □ Для успешного «распознавания» следует придерживаться определенного стиля кодирования
- □ Ограничения связаны с возможностями архитектуры
 - ✓ СБИС Altera требуют синхронизации всех входов
 - ✓ Ограничения по режимам синхронизации
 - ✓ Ограничения по объему памяти
 - ✓ Поддержка режима Read-during-write
- □ Необходимо создать массив переменных для описания памяти

Описание Single-Port Memory *Old data read-during-write (1)*

```
- 128 x 8 RAM
     ⊟module sp_ram_sync_rdwo (
 23456789
          output reg [7:0] q,
                                                synchronous write
          input [7:\bar{0}] d,

synchronous read

          input [3:0] addr,
                                             Режим: Old data read-during-write
          input we, clk
                                              – т.к. используется non-blocking assignments
      reg [7:0] mem [0:15];
                                                                                          q[0] \sim reg[7..0]
10
      always @(posedge clk)
                                            clk
11
     ⊟begin
                                                                   mem
12
          if (we)
                                                             CLK0
13
14
15
              mem[addr] <= d;</pre>
                                                                                            >CLK
                                                         1'h0
                                                            CLR1
                                                                                       8'h0
          q <= mem[addr];</pre>
                                                                                           SCLR
                                          d[7..0]
                                                             DATAIN[7..0]
      end
                                                        1'h1
16
                                                            ENA1 DATAOUT[7..0]
      endmodule
                                       addr[6..0]
                                                             RADDR[6..0]
                                                             WADDR[6..0]
```


we

WE

SYNC RAM

q[7..0]


Описание Single-Port Memory *Old data read-during-write (2)*



Описание Single-Port Memory NEW data read-during-write (1)

```
⊟module sp_ram_sync_rdwn (
1
2
3
4
5
6
7
8
9
                                         - 128 x 8 RAM
          output
                                              synchronous write
          input [7:0] d,
          input [3:0] addr,
                                              synchronous read
          input we, clk
                                           Режим: NEW data read-during-write
                                            – т.к. используется запись адреса в промежуточный регистр
      reg [7:0] mem [0:15];
                                                                                         mem
      reg [3:0] addr_reg;
                                                                                   CLKO
                                                                               1'h0
11
      always @(posedge clk)
                                                                                   CLR1
12
     ⊟begin
                                           d[7..0]
                                                                                   DATAIN[7..0]
13
             (we)
          if
                                                                               1'h1
                                                                                   ENA1 DATAOUT[7..0]
                                                                                                           q[7..0]
14
             mem[addr] <= d;</pre>
15
          addr_reg <= addr;
                                                                                   RADDR[3..0]
16
17
      end
                                                                                   WADDR[3..0]
                                                                                   WE
                                              we
18
19
      assign q = mem[addr_reg];
                                        addr[3..0]
                                                             addr reg[3..0]
                                                                                      SYNC_RAM
      endmodule
20
                                              clk
                                                                >CLK
                                                           4'h0
```


Описание Single-Port Memory NEW data read-during-write (2)





Описание Single-Port Memory ОШИБКА (1)

```
⊟module sp_ram_async_read (
         output [7:0] q,
         input [7:0]
 4
5
6
7
8
9
         input [3:0] addr,
         input we, clk
      reg [7:0] mem [0:15];
10
      always @(posedge clk)
11
12
13
         if (we)
             mem[addr] <= d;</pre>
14
15
     assign q = mem[addr];
      endmodule
```




- 128 x 8 RAM

- synchronous write
- asynchronous read
- Не может быть реализован на базе встроенных модулей памяти т.к. чтение должно быть синхронным
 - Будет реализован на РЕГИСТРАХ


```
Flow Status
                                     Successful - Thu Oct 21 16:13:57 2021
Quartus Prime Version
                                     16.1.0 Build 196 10/24/2016 SJ Lite Edition
Revision Name
                                     lab1
Top-level Entity Name
                                     sp ram async read
Family
                                     Cyclone IV E
                                     EP4CE6E22C8
Device
Timing Models
                                     Final
Total logic elements
                                     240
Total registers
                                     128
                                     22
Total pins
Total virtual pins
                                     0
Total memory bits
```

Описание Single-Port Memory ОШИБКА (2)



Описание Single-Port Memory NEW data read-during-write PARAM

```
// Single port RAM with single read/write address
     module single_port_ram_par
     #(parameter DATA_WIDTH=8, parameter ADDR_WIDTH=4)
   □(
 5
        input [(DATA_WIDTH-1):0] d,
        input [(ADDR_WIDTH-1):0] addr.
 6
        input we, clk,
 8
        output [(DATA_WIDTH-1):0] q
10
        // Declare the RAM variable
        reg [DATA_WIDTH-1:0] ram[2**ADDR_WIDTH-1:0];
11
12
        // Variable to hold the registered read address
13
        reg [ADDR_WIDTH-1:0] addr_reg;
14
15
        always @ (posedge clk)
16
17
        begin
           // Write
18
           if (we)
              ram[addr] <= d:
19
20
21
22
23
24
           addr_reg <= addr;
        end
        // Assignment implies read returns NEW data.
        assign q = ram[addr_reg];
     endmodule
```



Quartus Prime Version	16.1.0 Build 196 10/24/2016 SJ Lite Edition
Revision Name	lab1
Top-level Entity Name	single_port_ram_par
Family	Cyclone IV E
Device	EP4CE6E22C8
Timing Models	Final
Total logic elements	0
Total registers	0
Total pins	22
Total virtual pins	0
Total memory bits	128

Oписание SPM OLD data read-during-write PARAM INIT (1)

```
// Single port RAM with single read/write address and
      // initial contents specified with an initial block
                                                                                                                    q[0] \sim reg[7..0]
                                                                            clk
 3
      module single_port_ram_param_with_init
                                                                                                ram
      #(parameter DATA_WIDTH=8, parameter ADDR_WIDTH=4)
                                                                                           CLKO
         input [(DATA_WIDTH-1):0] d,
                                                                                                                                q[7..0]
                                                                                                                     >CLK
                                                                                       1'h0
                                                                                                                 8'h0 SCLR
                                                                                          CLR1
 6
          input [(ADDR_WIDTH-1):0] addr.
                                                                          d[7..0]
                                                                                          DATAIN[7..0]
          input we, clk,
                                                                                       1'h1
 8
9
                                                                                          ENA1 DATAOUT[7..0]
          output reg [(DATA_WIDTH-1):0] q);
                                                                       addr[3..0]
                                                                                          RADDR[3..0]
10
      reg [DATA_WIDTH-1:0] ram[2**ADDR_WIDTH-1:0];
                                                                                          WADDR[3..0]
11
                                                                                           WE
                                                                            we
12
      // Specify the initial contents.
                                                                                             SYNC RAM
    □initial begin : INIT
14
          integer i;
15
          for (i = 0): i < 2**ADDR_WIDTH: i = i + 1)
16
17
                                                                            Ouartus Prime Version
                                                                                                      16.1.0 Build 196 10/24/2016 SJ Lite Edition
             ram[i] = {DATA\_WIDTH{1'b1}};
                                                                            Revision Name
                                                                                                      lab1
      end
18
                                                                            Top-level Entity Name
                                                                                                      single port ram param with init
19
      always @ (posedge clk)
                                                                                                      Cvclone IV E
                                                                            Family
20
         begin
    Device
                                                                                                      EP4CE6E22C8
21
             if (we)
                                                                            Timing Models
                                                                                                      Final
22
                 ram[addr] <= d:
                                                                            Total logic elements
                                                                                                      0
23
             q <= ram[addr]:</pre>
                                                                            Total registers
                                                                                                      0
24
         end
                                                                            Total pins
                                                                                                      22
25
      endmodule
                                                                            Total virtual pins
                                                                                                      0
                                                                            Total memory bits
                                                                                                      128
```

Описание SPM OLD data read-during-write PARAM INIT (2)


```
// Single port RAM with single read/write address and
     // initial contents specified with an initial block
     module single_port_ram_param_with_init
     #(parameter DATA_WIDTH=8, parameter ADDR_WIDTH=4)
   □( input [(DATA_WIDTH-1):0] d,
 6
        input [(ADDR_WIDTH-1):0] addr,
        input we, clk,
 8
9
        output reg [(DATA_WIDTH-1):0] q);
10
11
     reg [DATA_WIDTH-1:0] ram[2**ADDR_WIDTH-1:0]:
12
     // Specify the initial contents.
   □initial begin : INIT
14
        integer i:
15
        for(i = 0; i < 2**ADDR_WIDTH; i = i + 1)
16
17
            ram[i] = {DATA\_WIDTH{1'b1}}:
     end
18
19
     always @ (posedge clk)
                                                                20.0 ns
                                                                                40.0 ns
                                                                                                 60.0 ns
                                                                                                                  80.0 ns
                                                 0 ps
                                          Value at
20
   П
        begin
                                   Name
21
                                                 0 ps
           if (we)
                                           0 ps
               ram[addr] <= d;
22
                                    addr
                                         U O
23
            q <= ram[addr]:</pre>
24
                                    clk
        end
                                         B 0
25
     endmodule
                                    d
                                         U O
                                    we
                                         B 1
                                                        255
                                                                         255
                                                                                          255
                                                                                                           255
                                   q
                                         U O
```

Использование Simple Dual-Port Memory

```
module sdp sc ram (
   output reg [7:0] q,
   input [7:0] d,
   input [6:0] wr addr, rd addr,
   input we, clk
);
reg [7:0] mem [0:127];
always @ (posedge clk) begin
   if (we)
      mem[wr addr] <= d;</pre>
   q <= mem[rd addr];</pre>
end
endmodule
```

- 128 x 8 RAM один тактовый сигнал; simple dual-port (отдельно read & write адреса)
- Режим: old data read-during-write behavior
 - Режим: New data read-duringwrite реализуется при использовании blocking assignments (требует дополнительной логики для реализации)

Описание Simple Dual Port RAM single read/write clock




Использование True Dual-Port Memory

```
module dp dc ram (
    output reg [7:0] q a, q b,
    input [7:0] data a, data b,
    input [6:0] addr a, addr b,
    input clk a, clk b, we a, we b
);
reg [7:0] mem [0:127];
always @ (posedge clk a)
begin
   if (we a)
       mem[addr a] <= data a;</pre>
   q a <= mem[addr a];
end
always @ (posedge clk b)
begin
    if (we b)
       mem[addr b] <= data b;</pre>
   q b <= mem[addr b];
end
endmodule
```

- 128 x 8 RAM с двумя тактовыми сигналами; true dual-port (два набора адресов)
- Режим: Old data same-port read-duringwrite
 - Режим: New data same-port readduring-write может быть реализован с использованием blocking assignments (поддерживается не во всех СБИС)
- Поведение для Mixed port behavior (read and write on different ports for same address) не определено при использовании двух тактовых сигналов.

Описание True Dual Port RAM with single clock



2021

Задание начального содержимого модулей памяти

```
module ram init (
   output reg [7:0] q,
   input [7:0] d,
   input [6:0] wr addr, rd addr,
   input we, clk
);
reg [7:0] mem [0:127];
initial
   $readmemb("ram.dat", mem);
always @(posedge clk) begin
   if (we)
      mem[wr addr] <= d;</pre>
   q <= mem[rd addr];
end
endmodule
```

- Используйте \$readmemb или \$readmemh system tasks для задания начального содержимого модулей памяти
- Данные инициализации храняться в файле .dat преобразуемом в .mif (Altera memory initialization file)
- Содержимое .mif загружается в СБИС при конфигурации микросхемы
- Альтернатива: использование initial block и цикла для задания значений элементам массива, описывающего память

Каждое отдельное число в файле заносится

- ✓ Пробелы и комментарии отделяют числа.
- Примеры

по отдельному адресу в памяти

ram.dat

```
0000_0000

0000_0101

0000_1010

0000_1111

0001_0100

0001_1001

0001_1110

0010_0011

0010_1000

// address 20 hex

@20

0000_0000

0000_0101
```

Файл .dat

- Каждое отдельное число в файле заносится по отдельному адресу в памяти
 - ✓ Пробелы и комментарии отделяют числа.

□ Примеры

- ✓ \$readmemb ("<file_name>", <memory_name>);
- ✓ \$readmemh ("<file_name>", <memory_name>);
- \$ \$readmemb ("<file_name>", <memory_name>, <mem_start_addr>, <mem_finish_addr>);
 - <mem_start_addr>, <mem_finish_addr> -опционально
 - Задает начальный и конечный адрес

ram.dat

```
0000_0000

0000_0101

0000_1010

0000_1111

0001_0100

0001_1001

0001_1110

0010_0011

0010_1000


// address 20 hex

@20


0000_0000

0000_0101
```

Описание Single Port ROM



Описание Dual Port ROM



Не поддерживаемые сигналы управления

□ e.g. clearing RAM contents with reset

```
module ram unsupported (
   output reg [7:0] q,
   input [7:0] d,
   input [6:0] addr,
   input we, clk
);
reg [7:0] mem [0:127];
always @(posedge clk, negedge aclr n)
begin
   if (!aclr n) begin
       mem[addr] \le 0;
       q \leq 0;
   end
   else if (we) begin
       mem[addr] \le d;
       q <= mem[addr];
   end
end
```

- Модуль памяти (элемент модуля памяти) нельзя очистить сигналом reset
- Будет реализовано на логических элементах
- Рекомендации:
 - 1. Избегать сигнала сброса при описании RAM read или write
 - 2. Внимательно относиться к использованию других управляющих сигналов (например: разрешение работы)

endmodule

Создание экземпляров модулей, задач, функций, операторов, примитивов

Создание нескольких экземпляров модулей

- □ Создание нескольких экземпляров модулей или функций
 - ✓ В Verilog '95 определено три способа
 - Отдельные объявления
 - Список экземпляров
 - Массив экземпляров


Несколько экземпляров модулей (список экземпляров)

```
module dff_1b
    □( input d,
                                                                                           dff_1b:u0
         input clk,
                                                                                             q~reg0
         input rst,
         output reg q);
                                                                       clk
      always @(posedge clk, posedge rst)
                                                                     d[2..0]
                                                                                                               q[2..0]
         if (rst) q <= 1'b0;
                                                                                         1'h0
                                                                       rst
         else
                   d <= d:
                                                                                              CLRN
      endmodule
                                                                                    rst
                                                                                           dff 1b:u1
                                                                                             q~reg0
       module multiple_comma_separated_list
     □ ( input [2:0] d,
2
4
5
6
7
8
9
                                                                                    clk
           input clk,
                                                                                         1'h0
           input rst,
                                                                                              CLRN
           output [2:0] q);
                                                                                           dff_1b:u2
                                                                                             q~reg0
       dff_1b
       u0 (d[<mark>0</mark>], clk, rst, q[<mark>0</mark>]),
                                                                                    clk
      u1 (d[1], clk, rst, q[1]),
u2 (d[2], clk, rst, q[2]);
                                                                                         1'h0
                                                                                             SCLR.
                                                                                              CLRN
11
                                                                                    rst
       endmodule
```

Несколько экземпляров модулей (массив экземпляров)

```
module multiple_instance_array
input [2:0] d,
input clk,
input rst,
output [2:0] q);

dff_1b u[2:0] (d[2:0], clk, rst, q[2:0]);
endmodule
```



Создание нескольких экземпляров модулей

- □ Создание нескольких экземпляров модулей или функций
 - ✓ В Verilog '95 определено три способа
 - Отдельные объявления
 - Список экземпляров
 - Массив экземпляров
 - ✓ Verilog '01 дополнительно введены операторы generate ... endgenerate, которые могут быть использованы для переопределения
 - параметров parameter
 - операторов непрерывного назначения сигналов
 - для initial\always блоков
 - функций, задач.
 - примитивов

NOTE: порты модуля не могут быть использованы в generate ... endgenerate

Методы использования generate ... endgenerate

- □ B Verilog '01 определены три метода
 - ✓ generate loop
 - ✓ generate conditional (if-else)
 - √ generate case
- □ B Verilog '01 введен тип genvar
 - ✓ genvar положительное целое
 - значение должно быть константой после компиляции (Elaboration)
 - ✓ если genvar объявлен в блоке generate, то это локальная переменная блока
 - ✓ если genvar объявлен вне блоков generate, то это переменная, которая может быть использована во всех блоках genvar

generate ... endgenerate (метод generate - loop)

- □ Mетод generate loop определен для цикла for loop
- □ Переменная цикла должна быть объявлена как genvar
- □ Цикл должен содержать begin ... end не зависимо от количества операторов в цикле
- □ Цикл должен быть поименован

generate ... endgenerate (метод generate - loop)

```
dff 1b:u[0].inst
      module dff_1b
                                                                                                              q~reg0
     □(
          input d,
          input clk,
                                                                                        clk
                                                                                                     clk
                                                                                      d[3..0]
                                                                                                                              q[3..0]
 4
5
6
7
          input rst,
                                                                                                          1'h0 SCLR
          output reg q);
                                                                                                               CLRN
      always @(posedge clk, posedge rst)
          if (rst) q <= 1'b0;
                                                                                                          dff 1b:u[1].inst
 8
                     q \ll d:
          else
 9
      endmodule
                                                                                                              q~reg0
       module multiple_generate_loop
                                                                                                     clk
                                                                                                          1'h0 SCLR
       #(parameter N=4)
                      [N-1:0] d.
                                                                                                               CLRN
           input
                                                                                                     rst
 456789
                    clk.
           input
                                                                                                          dff 1b:u[2].inst
           input rst,
           output [N-1:0] q);
                                                                                                              q~reg0
                                                                                                     clk
     ⊟generate
                                                                                                          1'h0 SCLR
       genvar gi;
                                                                                                               CLRN
           for (gi = 0; gi < N; gi = gi + 1) begin: u
    dff_1b inst (d[gi], clk, rst, q[gi]);</pre>
10
                                                                                                     rst
11
                                                                                                          dff 1b:u[3].inst
12
           end
                                                                                                              q~reg0
13
       endgenerate
14
                                                                                                     clk
                                                                                                              CLK O
                                                                                                          1'h0 SCLR
       endmodule
                                                                                                               CLRN
                                                                                                     rst
```

generate ... endgenerate (метод generate – if-else)

- □ Meтод generate if-else (conditional) определен для оператора if-else
- □ В операторе каждый выбор (if, else) должен содержать begin ... end
- □ В операторе каждый выбор (if, else) должен быть поименован (в некоторых случаях можно не именовать)

```
if (<constant_expression>)
        begin : <if_block_name>
                // Generate Items
        end
// If-Else
if(<constant_expression>)
        begin : <if_block_name>
                // Generate Items
        end
else
        begin : <else_block_name>
                // Generate Items
        end
//NOTE:Block names are optional but recommended.
```

generate ... endgenerate (метод generate – if-else)

```
module multiple_conditional
                                                             Input Port Fan-in Node
     #(parameter N=4, op = "add")
    □( input
                    signed
                                                da, db.
                                  [N-1:0]

✓ A[7..0]

                   rea sianed
                                  [2*N-1:0]
         output
                                                res):
                                                                  ■ da[0]
                                                                  ■ da[1]
                                                                                                  Add0
                                                                                        1'h0 cin
                                                                  ■ da[2]
    ⊟generate
                                                                  da[3]
                                                                                           A[7..0
                                                                                                       OUT[7..0]
                                                                  ■ da[3]
     always @*
                                                                          da[3..0]
                                                                                                                       res[7..0]
                                                                  ■ da[3]
    □if (op == "add")
                           begin :adder
                                                                                           B[7..0]
                                                                  da[3]
                                                                          db[3..0]
         res = da + db;
                           end
                                                                  da[3]
                           beain :mult
    ⊟else
                                                                  ■ db[0]
         res = da * db; end
                                                                  ■ db[1]
12
13
     endgenerate
                                                                  db[2]
                                                                  db[3]
                                                                  ■ db[3]
     endmodule
                                                                  db[3]
                                                                  ■ db[3]
                                                               [7] b db[3]
     module multiple_conditional
     #(parameter N=4, op = "xxx") //"add")
    □( input
                    signed
                                   [N-1:0]
                                                  da. db.
                    rea signed
                                   [2*N-1:0]
         output
                                                  res):
    ⊟generate
     alwavs @*
                                                                                                 Mult0
                           begin //:adder
    □if (op == "add")
                                                                                         A[3..0]
         res = da + db: end
                                                                          da[3..0]
                                                                                                      OUT[7..0]
                                                                                                                       res[7..0]
                            begin //:mult
    ⊟else
                                                                                         B[3..0]
                                                                          db[3..0]
         res = da * db: end
     endgenerate
     endmodule
```

generate ... endgenerate (метод generate – case)

- Метод generate саѕе определен для оператора саѕе
- □ В операторе каждый выбор должен содержать begin ... end
- □ В операторе каждый выбор должен быть поименован (в некоторых случаях можно не именовать)

```
□case(<constant_expr>)
 <constant_expr>:
         begin : <block_name>
                  // Generate Items
         end
 <constant_expr>:
         begin : <block_name>
                  // Generate Items
         end
 default:
         begin: <block name>
                  // Generate Items
         end
 endcase
 // NOTE: Block names are optional but recomended.
```


generate ... endgenerate (метод generate – case)

```
module multiple_case
                                                                                              module multiple_case
      #(parameter N=4, dir = "left")
                                                                                              #(parameter N=4, dir = "xxx")//"left")
    □( input
                     in_serial.
                                                                                             ⊟( input
                                                                                                             in_serial,
                      clk. rst.
                                                                                                             c1\overline{k}, rst.
          input
                                                                                                  input
                      rea [N-1:0] a):
                                                                                                             rea [N-1:0] a):
          output
                                                                                                  output
                                                                                             ⊟denerate
     ⊟denerate
                                                                                             lif (dir == "left")
     lif (dir == "left")
                                                                                             begin //:left_sh
     begin :left_sh
                                                                                                  always @(posedge clk, posedge rst)
          always @(posedge clk, posedge rst)
                                                                                        11
                                                                                                      if (rst) q <= {N{1'b0}};
11
              if (rst) q <= {N{1'b0}};
                                                                                        12
                                                                                                      else
                                                                                                                 q \leftarrow \{q[N-2:0], in\_serial\};
12
                          q \leftarrow \{q[N-2:0], in\_serial\};
              else
                                                                                        13
                                                                                              end
13
      end
                                                                                        14
14
                                                                                        15
                                                                                              else
      else
                                                                                        16
                                                                                             begin //:right_sh
     ⊟begin :right_sh
                                                                                        17
                                                                                                  always @(posedge clk, posedge rst)
          always @(posedge clk, posedge rst)
                                                                                        18
                                                                                                      if (rst) q <= {N{1'b0}};
18
              if (rst) q <= {N{1'b0}};
                                                                                        19
                                                                                                                 q <= { in_serial, q[N-1:1],};</pre>
                                                                                                      else
                          q <= { in_serial, q[N-1:1],};</pre>
19
                                                                                        20
              else
                                                                                              end
20
                                                                                        21
      end
                                                                                        22
21
                                                                                              endgenerate
      endgenerate
23
                                                                                              endmodule
      endmodule
                                                                                                                                       q[0]~reg0
                                                               q[0]~output
                                                                                       clk~input
                                                                                                                                                 q[0]~output
                                                                                                                                                          q[0..3]
                                                                                                                            q[1]~reg0
                                                                IO OBUE
                                                                                                    q[3]~reg0
                                                                                                                q[2]~reg0
                                                                                                                                                 IO OBUF
                                                                                       IO IBUF
                                                               q[1]~output
                                                                                      in serial~input
                                                                                                                                                 q[1]~output
        clk~input
                                                                             in serial
                                                                                                                             CLRN
                                                                IO OBUF
                                                                                                     CLRN
                                                                                       IO IBUF
                                                                                                                                                 IO OBUF
        IO IBUF
                    q[0]~reg0
                                q[1]~reg0
                                            q[2]~reg0
                                                               q[2]~output
                                                                                       rst~input
                                                                                                                                                 q[2]~output
       in_serial~input
                                                       q[3]~reg0
                                                                IO OBUF
                                                                                       IO IBUF
                                                                                                                                                 IO OBUF
        IO IBUF
                      CLRN
                                             CLRN
                                                               q[3]~output
                                                                                                                                                 q[3]~output
        rst~input
                                                         CLRN
                                                                IO OBUF
                                                                                                                                                 IO_OBUF
```

Иерархическое именование цепей и компонентов

□ Цепи, компоненты, модули, функции, задачи, созданные оператором generate имеют иерархические имена.

```
module generate_labels
                  [1:0] a, b,
    ⊟( input
                  [1:0] o1,
        output
        output
                        02);
     genvar i:
    ⊟generate
        for(i = 0; i < 2; i = i + 1)
        begin: GEN_LOOP
           case(i)
              begin : GEN_CASE0
                           q = a[0] & b[0];
                  wire
15
                           01[0] = a:
                  assian
16
17
              end
18
19
20
              begin : GEN_CASE1
                           q = a[1] \wedge b[1]:
                           o1[1] = a:
                  assign
21
              end
22
           endcase
23
24
        end
     endgenerate
     // access objects defined inside the genrate loop
     // by using their hierarchical name
               o2 = GEN_LOOP[0].GEN_CASE0.q | GEN_LOOP[1].GEN_CASE1.q;
     endmodule
```



Совместное использование конструкций generate

