

# Основы VerirogHDL/SystemVerilog (синтез и моделирование)

### Два типа RTL процессов

#### • Комбинационный процесс

Чувствителен ко всем сигналам в процессе






\* - добавить все входы

#### • Тактовый (регистровый) процесс

 Чувствителен к тактовым сигналам и сигналам управления

always @(posedge clk, negedge clr\_n)



Список чувствительности не включает **d** вход, а только тактовый сигнал и сигнал асинхронного сброса

# Описание триггера

#### **Edge-Triggered Flipflop**

```
module dff (
   input d, clk,
   output reg q);
   always @(posedge clk)
   q <= d;
endmodule
```



### Latch u Flipflop

#### **Level-Sensitive Latch**


```
module latch (
input d, gate,
output reg q);
always @(d, gate)
if (gate)
q = d;
endmodule
```

#### **Edge-Triggered Flipflop**

```
module dff (
input d, clk,
output reg q);
always @(posedge clk)
q <= d;
endmodule
```

#### **Level-Sensitive Latch**

**Edge-Triggered Flipflop** 



#### **Clock Enable**


```
module dff_ena (
    input d, enable, clk,
    output reg q);

always @( posedge clk )


if (enable)
    q <= d;

endmodule

q <= d;
```



# **Asynchronous Clear**





# **Synchronous Clear**

```
module dff_sync (
    input d, clk, sclr,
    output reg q);

always @(posedge clk)
    if (sclr)
        q <= 1'b0;
    else
        q <= d;

endmodule
```






# Asynchronous и Synchronous Clear


#### **Synchronous Preset & Clear**

#### **Asynchronous Clear**

```
module dff_sync (
    input d, clk, sclr,
    output reg q );
always @(posedge clk) begin
    if (sclr) q <= 1'b0;
    else
        q <= d;
end
endmodule
```

```
module dff_async (
    input d, clk, aclr,
    output reg q);
always @(posedge clk,
    aclr)
    if (aclr) q <= 1'b0;
    else
        q <= d;
end
endmodule
```






### Приоритет управляющих сигналов


- □ Асинхронный сброс Asynchronous clear (aclr)
- □ Асинхронная установка Asynchronous preset (pre)
- □ Асинхронная загрузка Asynchronous load (aload)
- □ Разрешение работы Enable (ena)
- □ Синхронный сброс Synchronous clear (sclr)
- □ Синхронная загрузка Synchronous load (sload)
- □ Примечание:
  - ✓ Изменение порядка применения управляющих сигналов приводит к использованию дополнительных логических элементов


# **Asynchronous Clear и Enable**



# Synchronous Clear и Enable

```
module dff_sync (
    input d, clk, sclr, ena,
    output reg q);
    always @(posedge clk)
    if (ena)
    if (sclr)
        q <= 1'b0;
    else
        q <= d;
endmodule
```






# Synchronous Clear и Enable (неправильный приоритет)

module ex\_1 ( ena input d, clk, sclr, ena, output reg q); always @(posedge clk) sclr if (sclr)  $q \le 1'b0;$ 1'h0 else if (ena)  $q \le d$ ; q~reg0 endmodule clk clk B 0 B 1 B 0 B 1 ena B 0 sclr

# Регистр




#### Пример с другими управляющими сигналами

```
module ex_1 (
   input clk, ena, d, sclr,
   input sload, sdata, pre_n,
   output reg q );
always @(posedge clk, negedge pre_n)
   if (!pre_n)
      q \le 1'b1;
   else if (ena)
                                    sclr
      if (sclr)
                                  pre n
         q \le 1'b0;
                                   sload
      else if (sload)
                                                  q~0
                                                                   q~1
         q <= sdata;
                                      d
                                                                                 q~reg0
                                                           1'h0 1
      else
                                                                               PRE
                                   sdata
         q \le d:
                                                                             >CLK
endmodule
                                    ena
                                                                             ENA
```

#### Правильно?

□ Если qa надо сбрасывать, a qb – нет.

```
module rg ex6 (da, db, aclr, clk, qa, qb);
input [7:0] da, db;
input aclr, clk;
output reg [7:0] qa, qb;
always @( posedge clk or negedge aclr)
if (aclr == 0) qa <= 0;
else
  begin
      qa \ll da;
      qb \ll db;
   end
endmodule
```




# Триггер и сложный сигнал разрешения работы

```
module dff_ena (
   input clk, clr_n, d, ena_a, ena_b, ena_c,
   output reg q);
 always @ (posedge clk, negedge clr_n)
                                                                                a~reg0
     if (clr_n == 1'b0)
      q \le 1'b0;
                                                                               >CLK
    else if (ena == 1'b1)
                                                                               ENA
                                                                                 CLR
      q \leq d;
                                              clr n
                                                        ena
                                             ena a
                                                                   ena
 assign ena = (ena_a | ena_b) ^ ena_c;
                                             ena b
                                             ena c
```

endmodule

#### Блокирующие и неблокирующие назначения

```
module rg ex6 1 (da, db, clk, qa, qb);
input [1:0] da, db;
input clk;
output reg [1:0] qa, qb;
reg [1:0] tmpa, tmpb;
always @( posedge clk )
begin
   tmpa <= da;
   ga
        <= tmpa;
   tmpb = db;
         = tmpb;
   фp
end
endmodule
```



При описании триггерных схем следует использовать неблокирующие назначения


#### Блокирующие и неблокирующие назначения

```
Blocking
                                                      Non-blocking
 module ex_1 (
                                         module ex_1 (
  input
               clk, in,
                                         input
                                                      clk, in,
 output reg q1, q0);
                                         output reg q1, q0);
  always @(posedge clk) begin
                                         always @(posedge clk) begin
     q1 = in;
                                            q1 \ll in;
     q0 = in | q1; end
                                            a0 <= in | q1; end
 endmodule
                                         endmodule
                                        q1
                           in
         q0~reg0
                                                                q0~reg0
in
                                                                         q0
clk
          >CLK
                                              clk
                                                                >CLK
                                        q0
                                                                        ___ q1
         q1~reg0
                                                                q1~req0
                   q1
          >CLK
                                                                -CLK
```

#### Порядок операторов для неблокирующих назначений

```
module ex_1(
output reg q,
input d, clk);
  reg q1;
always @(posedge clk) begin
  q1 <= d;
  q <= q1; end
endmodule</pre>
```


```
module ex_1(
output reg q,
input d, clk);
  reg q1;
always @(posedge clk) begin
  q <= q1;
  q1 <= d; end
endmodule</pre>
```




#### Порядок операторов для неблокирующих назначений

```
module ex_1(
output reg q,
input d, clk);
  reg q1;
always @(posedge clk) begin
  q1 <= d;
  q <= q1; end
endmodule</pre>
```

```
module ex_1(
output reg q,
input d, clk);
  reg q1;
always @(posedge clk) begin
  q <= q1;
  q1 <= d; end
endmodule</pre>
```






#### Порядок операторов для блокирующих назначений

```
module ex_1(
output reg q,
input d, clk);
   reg q1;
always @(posedge clk) begin
   q1 = d;
   q = q1; end
endmodule
```

```
module ex_1(
output reg q,
input d, clk);
  reg q1;
always @(posedge clk) begin
  q = q1;
  q1 = d; end
endmodule
```




#### Порядок операторов для блокирующих назначений

# module ex\_1( output reg q, input d, clk); reg q1; always @(posedge clk) begin q1 = d; q = q1; end endmodule


# q~reg0 d D Q q clk CLK

#### schematic?

```
module ex_1(
output reg q,
input d, clk);
  reg q1;
always @(posedge clk) begin
  q = q1;
  q1 = d; end
endmodule
```



# Простейший сдвигающий регистр




```
module rg_ex9 (d, clk, q);
input d;
input clk;
output q;

reg [3:0] tmp;

always @( posedge clk ) tmp <= {tmp[2:0], d};
assign q = tmp[3];
endmodule</pre>
```

#### Сдвигающий регистр с выбором направления сдвига



#### Сдвигающий регистр с выбором направления сдвига и загрузкой данных


```
module rg ex11 (d, dir, d in, load, clk, q);
input d;
input [3:0] d in;
input clk, dir, load;
output q;
req [3:0] tmp;
always @( posedge clk )
if (load) tmp <= d in;</pre>
          tmp \le (dir)? \{tmp[2:0], d\} : \{d, tmp[3:1]\};
else
assign q = tmp[3];
endmodule
```

### Кольцевой сдвигающий регистр с загрузкой данных

```
module rg ex12 (d in, load, clk, q);
                                                               tmp~0
input [3:0] d in;
input clk, load;
                                           d_in[3..0]
output [3:0] q;
                                              load
                                                               tmp~1
reg [3:0] tmp;
                                                         1 0
always @( posedge clk )
                                                                          tmp[3..0]
if (load) tmp <= d in;</pre>
                                                               tmp~2
                                                                                       q[3..0]
                                                          0 0
else
      tmp <= \{tmp[2:0], tmp[3]\};
                                                                          -> CLK
assign q = tmp;
                                               clk
endmodule
                                                               tmp~3
```

#### Двоичный счетчик

```
module cnt_ex1 (clk, q);
input clk;
output reg [3:0] q;
always @(posedge clk)
q <= q+4'h1;
endmodule</pre>
```




### Двоичный счетчик

#### с входами разрешения работы и асинхронного сброса

aclr	ena	q
0	X	Асинхронный сброс
1	0	хранение
1	1	Счет +

```
module cnt_ex2 (clk, aclr, ena, q);
input clk, aclr, ena;
output reg [3:0] q;

always @(posedge clk, negedge aclr)
if (aclr == 0) q <= 0;
else if (ena) q <= q+4'h1;
endmodule</pre>
```




#### 4-разрядный реверсивный счетчик с параллельной загрузкой

aclr	ena	load	din	dir	q
0	X	X	X	X	асинхронный сброс
1	0	X	X	X	хранение
1	1	0	din	X	Запись din
1	1	1	X	1	Счет +
1	1	1	X	0	Счет -

```
module cnt ex3 (clk, aclr, dir, load, d in, ena, q);
input clk, aclr, ena, dir, load;
                                                                                             Mux0
input [3:0] d in;
output reg [3:0] q;
                                                         d_in[3..0]
                                                                                             Mux1
always @(posedge clk, negedge aclr)
                                                                                       DATA[3..0
if (aclr == 0) q <= 0;
                                                                                             Mux2
else if (ena)
   casex ({dir, load})
   2'bx0 : q \le d in;
                                                                                             Mux3
   2'b11 : q <= q+4'h1;
                                                                                                      q[0]~reg[3..0]
   2'b01 : q \le q-4'h1;
                                                                                                                q[3..0]
   endcase
                                                                                                        CLR
endmodule
```

#### Двоично-десятичный счетчик

□ Счетчик считает от 0 до 9, далее 0 и т.д.



Реверсивный счетчик с параллельной загрузкой и программируемым

модулем счета

одржин с тото					
aclr	ena	load	din	dir	q
0	X	X	X	X	асинхронный сброс
1	0	X	X	X	хранение
1	1	0	din	X	Запись din
1	1	1	X	1	Счет +
1	1	1	X	0	Счет -

<u>\*Eсли din>(module-1),</u> то записывается (module-1)

### (часть 2)

```
module cnt ex4 (clk, aclr, dir, load, d in, ena, q);
 input clk, aclr, ena, dir, load;
 input [3:0] d in;
 output reg [3:0] q;
 wire [3:0] cnt mod = 12;//= mod-1
 always @(posedge clk, negedge aclr)
 if (aclr == 0) q <= 0;
 else if (ena)
□ casex ({dir, load})
   2'bx0 : if (d in<= cnt mod) q <= d in; else q <= cnt mod;
   2'b11 : if (q == cnt mod) q <= 0; else q <= q+4'h1;
   endcase
 endmodule
```

### Счетчик с выходом переноса


- □ Двоичный счетчик с выходом сигнала переноса (перенос = 1 при достижении счетчиком своего максимального значения)
- □ Использование:
  - ✓ Для каскадного соединения счетчиков
  - ✓ Для реализации счетчиков-делителей

reset	ena	q	cout
0	X	Асинхронный сброс	0
1	0	хранение	хранение
1	1	Счет +	0

#### Счетчик с выходом переноса (асинхронным)


```
module ex_1
(input clk, aclr,
  output cout,
  output reg [3:0] q);
                                                                                       Add0
                                                                                                       q[0]~reg[3..0]
                                                                                 A[3..0]
                                                                                                                                 Equal0
                                                                                           OUT[3..0]
                                                                            4'h1 B[3..0]
                                                                                                                          A[3..0]
assign cout = (q == 4'hf);
                                                                                                                                     OUT
                                                                                                                       4'hf B[3..0]
                                                                  clk
                                                                                                          CLR
                                                                                                                                               q[3..0]
always @(posedge clk, posedge aclr)
  if (aclr) q <= 4'd0;
  else    q <= q + 4'd1;</pre>
                                                                 aclr
```

endmodule





#### Счетчик с выходом переноса (синхронным) вар.1

```
module ex_1
(input clk, aclr,
                                                                                                                    q[0] \sim reg[3..0]
 output reg cout, output reg [3:0] q);
                                                                                                                                     q[3..0]
                                                                             Add0
                                                                                                    q~[3..0]
                                                                                                                       CLR
                                                                        A[3..0]
always @(posedge clk, posedge aclr)
                                                                                 OUT[3..0]
                                                                    4'h1 B[3..0]
                                                                                             4'h0 1
    if (aclr) begin
                                                                                                                     cout~reg0
                                                           aclr
                                                                                                   Equal0
            if (q == 4'hf) begin
                                                                                                                       CLR
                                                                                                      OUT
                                                                                          4'hf B[3..01
            cout <= 1'd1:
                              end
            else begin
            cout<= 1'd0:
endmodule
```




### Счетчик с выходом переноса (синхронным) вар.2






```
cnt
                                                                                 cnt divider
                                                                         cnt div[31..0]
                                                                                                             q[0]~reg[3..0]
module ex 1
                                                             cnt div~[31..0]
# (parameter div_by = 8)
(input clk, aclr,
                                                      32'h80000000 1
                                   clk
 output reg [3:0] q);
    reg c_out:
    reg [31:0] cnt_div;
                                                                                                      c_out
always @(posedge clk )
if (cnt_div==div_by) begin
    cnt_div <= 1;
                 <= 1'b1; end
    c_out
else begin
    cnt_div <= cnt_div+1;</pre>
                 <= 1'b0; end
    c_out
always @(posedge clk, posedge aclr)
if (aclr) q <= 4'd0;
    else if (c_out) q <= q + 1'b1;
```

endmodule



#### Обратите внимание:

ENA для текущего каскада = собранные по AND выходы переноса BCEX предыдущих счетчиков и входного ENA



#### altera\_attributes (pin name & I/O standard)

#### <u>назначение выводов</u>


```
module ex_1 (
   (* altera_attribute = "-name IO_STANDARD \"3.3-V LVTTL\"", chip_pin = "AA14" *) //KEY[0]
   input rst.
   (* altera_attribute = "-name IO_STANDARD \"3.3-V LVTTL\"", chip_pin = "AA15" *) //clock
   input clk.
   (* altera_attribute = "-name IO_STANDARD \"3.3-V LVTTL\"", chip_pin = "AF14" *) //KEY[1]
   input updn,
   (* altera_attribute = "-name IO_STANDARD \"3.3-V LVTTL\"", chip_pin = "V17, W16,
                                                                         //LEDR[2] LEDR[1] LEDR[0]
   output reg [2:0] q);
                                                                              PIN W16
always@(posedge clk, negedge rst)
begin
   if (!rst) q <= 3'd0;
                                                                              PIN W17
  else q \ll q + (updn ? 1'd1 : -1'd1);
                                                                              PIN_W19
end
                                                                              PIN W20
endmodule
                                                                              PIN W21
```

Signal Name	FPGA Pin No.	Description	I/O Standard
KEY[0]	PIN_AA14	Push-button[0]	3.3V
KEY[1]	PIN_AA15	Push-button[1]	3.3V
KEY[2]	PIN_W15	Push-button[2]	3.3V
KEY[3]	PIN_Y16	Push-button[3]	3.3V

Node Name	Direction	I/O Dalik	LUCALIUII	I/O Standard
in_ clk	Input	3B	PIN AA15	3.3-V LVTTL
º q[2]	Output	4A	PIN V17	3.3-V LVTTL
º q[1]	Output	4A	PIN W16	3.3-V LVTTL
<u>°</u> q[0]	Output	4A	PIN V16	3.3-V LVTTL
in_ rst	Input	3B	PIN AA14	3.3-V LVTTL
in_ updn	Input	3B	PIN AF14	3.3-V LVTTL

#### Как сохранить цепи для моделирования

- □ wire/reg могут быть минимизированы системой синтеза (Analysis & Synthesis).
  - ✓ При этом минимизированные wire\reg будут не доступны при моделировании.
- □ Для сохранения wire/reg для моделирования:
  - ✓ Используйте атрибут **keep** 
    - (\*keep\*) wire cout\_div, cout\_unt, cout\_dec;




#### Описание комбинационных и триггерных схем

- □ RTL описания используют процедурные блоки для описания комбинационных и триггерных схем
  - ✓ Комбинационный Combinatorial Process
  - ✓ Тактовый (регистровый) Clocked Process
- □ Для описания комбинационных схем используются **блокирующие** назначения
- □ Для описания триггерных схем используются не блокирующие назначения

# Конечный автомат

#### Конечный автомат


□ Конечный автомат – устройство с памятью, выходные сигналы которого зависят от истории поступления входных сигналов.




- □ Обобщенная структурная схема конечного автомата.
  - ✓ X[N..1] –входные сигналы; Y[k..1] выходные сигналы;
  - ✓ Q[К..1] –разряды памяти, определяющие состояние автомата; D[n..1] –данные для записи в память;
  - М-память автомата (набор триггеров);
  - ✓ КС1 –комбинационная схема, обеспечивающая формирование данных для записи в память; КС2 –комбинационная схема, формирующая выходные сигналы.

# Задание Конечного Автомата (КА)

- □ В зависимости от способа формирования выходных сигналов выделяют два класса конечных автоматов:
  - ✓ Автомат Мура –выходные сигналы зависят только от текущего состояния автомата;
  - ✓ АвтоматМили –выходные сигналы зависят от текущего состояния автомата и от текущих входных сигналов





#### Конечный автомат

- Число триггеров (птр), используемых для реализации модуля памяти автомата, определяется числом состояний автомата (Nc) и способом их кодирования:
  - ✓ Двоичное кодирование (Binary coding). При этом nтp=]log2Nc[
  - ✓ Кодирование по принципу: одно состояние—один триггер(One Hot State). При этом nтp=Nc.
- □ Для задания состояний конечного автомата используется
  - ✓ parameter
  - ✓ localparam


## Кодирование состояний КА

State	Binary Encoding	Grey-Code Encoding	One-Hot Encoding	Custom Encoding
Idle	000	000	00001	?
Fill	001	001	00010	?
Heat_w	010	011	00100	?
Wash	011	010	01000	?
Drain	100	110	10000	?

#### ■ По умолчанию в пакете Quartus II

- One-hot кодирование для СБИС с look-up table (LUT)
  - СБИС содержит много триггеров
- Binary (minimal bit) для СБИС с product-term архитектурой (MAX)
  - СБИС содержит мало регистров, но многовходовые логические матрицы

## Задание способа кодирования в Quartus II




#### Объявление состояний КА

```
module FSM_Moore
    (input clk, in, reset,
    output reg [1:0] out
);

// Declare state register
    reg [1:0] |state;

// Declare states
parameter S0 = 0, S1 = 1, S2 = 2, S3 = 3;
```




# Описание таблицы переходов КА

```
12
          // Next state logic
13
          always @ (posedge clk or posedge reset) begin
                                                                          reset=1
                                                                                                    in = x
                                                                                      Out=01
14
              if (reset)
                                                                                                            in = 0
15
                  state <= S0;
16
              else
17
                  case (state)
                                                                                                   Out=10
18
                     S0:
                                    state <= S1;
                                                                         in = 0
19
                     S1: if (in) state <= S2;</pre>
20
                         //else state <= S1;</pre>
                                                                                                           in = 1
                                                                                     in = 1
21
                     S2: if (in) state <= S3;</pre>
22
                          else
                                    state <= S1;
23
                                                                            Out=00
                                                                                               Out=11
24
                     S3: if (in) state <= S2;</pre>
25
                        //else state <= S3;</pre>
26
                  endcase
27
          end
                                                                                    in = 1
28
```


#### Описание таблицы выходов КА

```
29
          // Output depends only on the state
30
          always @ (state) begin
                                                                  reset=1
                                                                                         in = x
31
                                                                            Out=01
              case (state)
                                                                                                in = 0
32
                 S0: out = 2'b01;
33
                 S1: out = 2'b10;
                                                                                         S1
34
                 S2: out = 2'b11;
                                                                                        Out=10
35
                                                                 in = 0
                 S3: out = 2'b00;
36
                 default:
                                                                                               in = 1
37
                      out = 2'b00;
                                                                            in = 1
38
              endcase
39
          end
                                                                   Out=00
                                                                                    Out=11
40
41
      endmodule
                                                                          in = 1
```


# Результаты синтеза



# Моделирование




## Объявление состояний КА (Мили)




## Описание таблицы переходов КА

```
// Next state logic
        always @ (posedge clk or posedge reset) begin
14
           if (reset)
15
               state <= S0;
16
           else
17
               case (state)
18
                  S0:
                              state <= S1:
19
                  S1: if (in) state <= S2;
20
                     //else
                              state <= S1;
21
                  S2: if (in) state <= S3;
                      else
                              state <= S1;
23
24
                  S3: if (in) state <= S2;</pre>
                    //else
                              state <= S3;
26
               endcase
        end
28
```




#### Описание таблицы выходов КА


```
always @ (state or in)
   begin
               case (state)
34
                  S0:
                              out = 2'b01;
35
36
                  S1:
37
                     if (in) out = 2'b11;
38
                     else
                              out = 2'b10;
39
40
                 S2:
41
                     if (in) out = 2'b00;
42
                     else
                              out = 2'b10;
43
44
                 S3:
45
                     if (in) out = 2'b11;
46
                     else
                              out = 2'b00;
47
48
              endcase
49
        end
```



# Результаты синтеза



# Моделирование



	Name	Value at	0 ps 80.0 ns 160.0 ns 240.0 ns 320.0 ns 400.0 ns 480.0 ns 560.0 ns 640.0 ns in720.00ns=00800.0 ns 880.0 ns 960.0 ns
	Hame	0 ps	0 ps
in_	clk	В 0	
in_	in	B 0	
25	⊳ out	B 01	01\( \) 10 \( \) 11\( \) 00\( \) 11\( \
in_	reset	B 0	

#### Неопределенные состояния КА

State	Binary Encoding	Grey-Code Encoding	One-Hot Encoding	Custom Encoding
Idle	000	000	00001	?
Fill	001	001	00010	?
Heat_w	010	011	00100	?
Wash	011	010	01000	?
Drain	100	110	10000	?
Неопределенные состояния	101; 110; 111	100;101; 111	32-5 состояний	

- Любые сбои в аппаратуре могут служить причиной перехода КА в неопределенные состояния (не описанные в алгоритме работы)
- Переход в неопределенное состояние приводит к «зависанию» КА


## Создание «надежных» КА

- □ Необходимо использовать:
  - ✓ Назначение SAFE STATE MACHINE пакета QuartusII (для всего проекта или отдельного КА), что может потребовать дополнительных логических элементов

	From	То	Assignment Name	Value	Enabled
1		current_state	Safe State Machine	On	Yes
2	< <new>&gt;</new>	< <new>&gt;</new>	< <new>&gt;</new>		

#### Синхронизация выходов КС2

□ Синхронизация выходов КС2 (output logic) приводит к появлению дополнительной задержки



#### Синхронизация выходов КС2 без дополнительной задержки

□ Использовать для КС2 next state a не current state

