
Основы VerirogHDL/SystemVerilog (синтез и моделирование)

Два типа RTL процессов

Два типа RTL процессов


• Комбинационный процесс

Чувствителен ко всем сигналам в процессе



* - добавить все входы

список
чувствительности
включает все входы
комбинационной
цепи



• Тактовый (регистровый) процесс

 Чувствителен к тактовым сигналам и сигналам управления

always @(posedge clk, negedge clr_n)

Список чувствительности не включает **d** вход, а только тактовый сигнал и сигнал асинхронного сброса

Неполный список чувствительности

- □ Неполный список чувствительности в процедурном блоке always может привести к различиям в при функциональном и временном моделировании (моделировании после синтеза)
 - ✓ Большинство средств синтеза предполагают полный список чувствительности (могут его дополнить)
 - ✓ Средства моделирования:
 - При функциональном моделировании используется неполный список
 - При временном результаты синтеза, в котором этот список полный.

Ошибка – при моделировании поведение не соответствует 3входовому AND

Использование @* позволяет решить проблему

Использование типа данных Reg

- □ Тип данных Reg могут иметь:
 - ✓ Выходы модуля
 - ✓ Внутренние сигналы модуля
- □ C типом данных Reg можно использовать:
 - ✓ Вектора
 - ✓ Массивы
 - ✓ Все операторы, которые использовали для типа данных Net

Особенности назначений

используются только в процедурных блоках


LHS - тип данных из группы variable (reg, integer, real, time)

RHS - типы данных групп net и variable или вызовы функций.

Пример обращение к элементам вектора

```
module al ex8(a, b, c, d);
     input [0:3] a, b;
     output reg [2:0] c;
     output reg [4:0] d;
 5
 6
     always @*
    ⊟begin
8
      c = a[0+:3];
 9
     d[3-:4] = b;
10
     d [4-:1]= a[3+:1];
11
      end
12
     endmodule
```

```
1  module ex8(a, b, c, d);
2  input [0:3] a, b;
3  output [2:0] c;
4  output [4:0] d;
5  
6  assign c = a[0+:3];
7  assign d[3-:4] = b;
8  assign d [4-:1] = a[3+:1];
9  endmodule
```



Пример оператора сравнения

```
module al_ex6 (a_in, b_in, res_more, res_less);


input [7:0] a_in;
input [7:0] b_in;
output reg res_more, res_less;

always @*
Begin
res_more = a_in > b_in;
res_less = a_in < b_in;
end
end
endmodule</pre>
```

```
module ex6 (a_in, b_in, res_more, res_less);

input [7:0] a_in;
input [7:0] b_in;
output res_more, res_less;

assign res_more = a_in > b_in;
assign res_less = a_in < b_in;
endmodule</pre>
```




Пример оператора условного выбора

```
1  module al_ex_co (a_in, b_in, sel, d_out);
2
3  input [3:0] a_in, b_in;
4  input sel;
5  output reg [3:0] d_out;
6
7  always @*
8  | d_out = (sel=='b1)? a_in:b_in;
9
10  endmodule
```

```
module ex_co (a_in, b_in, sel, d_out);

input [3:0] a_in, b_in;
input sel;
output [3:0] d_out;


assign d_out = (sel=='b1)? a_in:b_in;
endmodule
```



Пример оператора bitwise

```
1  module al_ex_bw (a_in, b_in, d_out);
2
3  input [7:0] a_in;
4  input [7:0] b_in;
5  output reg [7:0] d_out;
6
7  always @*
8  d_out = (~a_in ~^ ~b_in );
9
10  endmodule
```

```
1  module ex_bw (a_in, b_in, d_out);
2
3  input [7:0] a_in;
4  input [7:0] b_in;
5
6  output[7:0] d_out;
7
8  assign d_out = (~a_in ~^ ~b_in);
9
10  endmodule
```



Пример на все типы логических функций

```
module al_ex8_ (a_in, b_in, exp_and);

input [7:0] a_in, b_in;

output reg exp_and;

always @*
  exp_and = ^a_in && (a_in | b_in);

endmodule
```


```
module ex8_ (a_in, b_in, exp_and);

input [7:0] a_in, b_in;

output exp_and;

assign exp_and = ^a_in && (a_in | b_in);

endmodule
```



Пример ADD

```
module al_ex1 (a_in, b_in, res_add);
input [7:0] a_in, b_in;
output reg [8:0] res_add;
always @* res_add = a_in + b_in;
endmodule
```

```
module ex1 (a_in, b_in, res_add);

input [7:0] a_in, b_in;

output [8:0] res_add;


assign res_add = a_in + b_in;

endmodule
```

_	1-1090					
- Edit:/ex1/a_in	0	0	1	2	3	4
- Edit:/ex1/b_in	255	255				
■- sim:/ex1/res_add	255	255	256	257	258	259

Пример знакового сумматора

```
module al ex1s (a in, b in, res add );
input signed [7:0] a in, b in;
output reg signed [8:0] res add;
always @* res add = a in + b in;
endmodule
     module ex1s (a in, b in, res add );
 2
     input signed [7:0] a in, b in;
     output signed [8:0] res add;
     assign res add = a in + b in;
     endmodule
```



Пример знакового умножителя

```
module al_ex2s (a_in, b_in, res_mul);

input signed [7:0] a_in, b_in;

output reg signed [15:0] res_mul;

always @* res_mul = a_in * b_in;

endmodule
```

```
module ex2s (a_in, b_in, res_mul);

input signed [7:0] a_in, b_in;


output signed [15:0] res_mul;

assign res_mul = a_in * b_in;

endmodule
```

Пример делителя с 4 знаками после запятой

```
module al ex3 (a in, b in, res div );
 2
 3
      input [3:0] a in, b in;
                                                                              Div0
                                                                        A[7..0]
      output reg [7:0] res div;
                                                      a_in[3..0]
                                                                                  OUT[7..0]
                                                                                               res div[7..0]
                                                                        B[3..0]
 5
                                                      b_in[3..0]
      always
    ⊟begin
       res div = {a in, 4'h0} / b in;
 8
 9
10
      end
11
12
      endmodule
```



Поведенческие операторы


- □ Описывают алгоритм работы
- □ Должны быть использованы в рамках процедурного блока
- □ Поведенческие операторы
 - ✓ if-else statement
 - √ case statemen


Условный оператор if-else

- Tип 1:
 ✓ if (<expression>) true_statement;
 Тип 2:
 ✓ if (<expression>) true_statement; else false_statement;
 Тип 3:
 ✓ if (<expression1>) true_statement 1;
 ✓ else if (<expression2>) true_statement 2;
 - ✓ else if (<expression n >) true_statement n;
 - else default_statement;
 - Первое истинное условие вызывает выполнение связанных с ним операторов. Условия оцениваются сверху вниз
 приоритет условий
 - Если все условия ложны, тогда выполняются операторы, связанные с терминирующим "else"
 - Если есть несколько операторов то используется begin end

Пример

```
module ex_1 (
  input sela, selb, a, b, c,
  output reg q);
  always @ (sela, selb, a, b, c) begin
//always @ * begin
if (sela)
     q = a;
else if (selb)
         q = b;
     else
         q = c;
  end
  endmodule
```






Пример

```
module ex_1 (
input sel,
input [7:0] din,
output reg [15:0] q);
always @ * begin
if (sel) begin
        q[11: 0] = {din, {4{1'b1}} };
q[15:12] = 4'hf; end
    else
        q = din < < 8;
end
```

endmodule



Example

```
module ex_1 (
input [1:0] sel,
input [7:0] din,
output reg [15:0] q);
                                                                                H AA
                                                                                                                         AΑ
                                                                       din
                                                                                                 FAAF
                                                                                                                AA00
                                                                                                                                0AA0
                                                                                                                                               0000
                                                                                H FAAF
                                                                                                  00
                                                                                                                 01
                                                                                B 00
always @ * begin
     if (sel == 2'h0) begin
     q[11: 0] = {din, {4{1'b1}} };
q[15:12] = 4'hf; end
else if (sel == 2'h1)
              q = din<<8;
else if (sel == 2'h2)
                            q = din << 4;
                       else
                                                                                                              Equal0
                            q = 8'h00;
                                                                                                                                               q[15..0]
                                                                                                      2'h0 B[1
end
                                                                                     Equal1
                                              sel[1..0]
                                                                                                                                 q~[31..20]
                                                                  Equal2
                                                                            2'h1 B[1..0]
                                                             A[1..0]
endmodule
                                                          2'h2 B[1.
                                                                                     q~[7..0]
                                                                               8'h0 0
                                                                                                              q~[19..8]
                                              din[7..0]
```

Оператор условного выбора case

□ Формат оператора:

```
case {expression}
  <condition1> : {sequence of statements 1}
  <condition2> : {sequence of statements 2}
  ...
  default : {sequence of statements }
  endcase
```

□ Если {sequence of statements } содержит несколько операторов, то они группируются: begin end

Оператор case

- □ Условия оцениваются по порядку
- □ Выбирается первое подходящее значение
- X и Z рассматриваются как логические значения
- □ **default** задает все другие возможные значения, которые не были явно указаны
- □ Verilog не требует (хотя это рекомендовано) чтобы:
 - ✓ Были рассмотрены все возможные значения
 - ✓ Все условия были уникальными


case Statements

- □ Оператор case statements обычно синтезируется более эффективно если все условия уникальны (unique/parallel)
 - ✓ Наличие не уникальных условий приводит к появлению приотитета (как в if)
- □ Рекомендации
 - ✓ Рассматривайте все возможные значения (full case)
 - Не рассмотренные значения приводят к появлению триггеров-защелок
 - ✓ Определяйте выходы для всех условий
 - Если выход не определен для какого либо условия => триггер-защелка

Пример

```
module_ex_1 (
  input [1:0] sel, input a, b, c, d,
                                                                                         q
  output reg q);
  always @ (sel, a, b, c, d)
                                                                        sel
//always @ *
case (sel)
       2'b00
       2'b10
                                                          0 ps
                                                                   160.0 ns
                                                                              320.0 ns
                                                                                         480.0 ns
                                                                                                     640.0 ns
                                                                                                            800.0 ns
       default : q = d;
                                                 Value at
                                        Name
                                                           +0 ps
                                                   0 ps
   endcase
                                                B 1
   endmodule
                                                B 0
                                                B 0
                                                B 0
                                                B 1
                                                B 00
                                        sel
```

Пример



Две дополнительные форм оператора case

- □ casez
 - ✓ Z и ? Рассматриваются как «любое значение»

```
casez (encoder)
   4'b1??? : high_lvl = 3;
   4'b01?? : high_lvl = 2;
   4'b001? : high_lvl = 1;
   4'b0001 : high_lvl = 0;
   default : high_lvl = 0;
endcase
```

- □ casex
 - ✓ X, Z, and ? Рассматриваются как «любое значение»

```
casex (encoder)
4'b1xxx: high_lvl = 3;
4'b01xx: high_lvl = 2;
4'b001x: high_lvl = 1;
4'b0001: high_lvl = 0;
default: high_lvl = 0;
endcase
```

• if encoder = 4'b1z0x, then high 1vl = 3

if encoder = 4'b1z0x, then high_lvl = 3

Пример

```
module prio_encoder_case
    input wire [4:1] r,
                                                     module prio_encoder_casez
    output reg [2:0] y
                                                         input wire [4:1] r,
                                                         output reg [2:0] y
   always @*
      case(r)
         4'b1000, 4'b1001, 4'b1010, 4'b1011,
                                                        always @*
         4'b1100, 4'b1101, 4'b1110, 4'b1111:
                                                           casez(r)
            v = 3'b100;
                                                              4'b1???: y = 3'b100;
         4'b0100, 4'b0101, 4'b0110, 4'b0111:
                                                              4'b01??: v = 3'b011:
            y = 3'b011;
                                                              4'b001?: y = 3'b010;
         4'b0010, 4'b0011:
                                                              4'b0001: v = 3'b001:
            y = 3'b010;
                                                              4'b0000: v = 3'b000:
         4'b0001:
                                                           endcase
            y = 3'b001;
         4'b0000: // default can also be used
                                                     endmodule
            y = 3,0000;
     endcase
```

endmodule


Определение значения по умолчанию

```
always @ *
begin
in1 = 32'b0;
  case (state)
     4'b0000: in1 = data_a;
     4'b1001: in1 = data_b;
     4'b1010: in1 = data_c;
     4'b1100: in1 = data_d;
  endcase
end
```

```
always @ *
begin
  case (state)
    4'b0000: in1 = data_a;
    4'b1001: in1 = data_b;
    4'b1010: in1 = data_c;
    4'b1100: in1 = data_d;
    default: in1 = 32'b0;
  endcase
end
```

Использование массива вместо case (оператор case)

- □ Преобразователь binary code в 1изN
 - ✓ Пример: 3-бит binary в 8 бит 1изN




Case statement

```
module ex 1 (
input
           [2:0] bc,
output reg [7:0] oh);
always @*
case (bc)
  3'd0 : oh = 8'h01:
   3'd1 : oh = 8'h02;
   3'd2: oh = 8'h04;
   3'd3: oh = 8'h08;
   3'd4: oh = 8'h10;
   3'd5 : oh = 8'h20:
   3'd6 : oh = 8'h40;
   3'd7 : oh = 8'h80;
endcase
endmodule
```

Использование массива вместо case (массив)

- □ Преобразователь binary code в 1изN
 - ✓ Пример: 3-бит binary в 8 бит 1изN




initialized array

```
module ex 1 (
input
           [2:0] bc,
output reg [7:0] oh);
reg [7:0] oh_arr [0:7];
initial begin
     oh_arr[0] = 8'h01;
     oh_arr[1] = 8'h02;
     oh_arr[2] = 8'h04;
     oh_arr[3] = 8'h08;
     oh_arr[4] = 8'h10;
     oh_arr[5] = 8'h20;
     oh_arr[6] = 8'h40;
     oh_arr[7] = 8'h80;
     end
always @*
     oh = oh_arr[bc];
endmodule
```

Предложите более простой способ описания?


- □ Преобразователь binary code в 1изN
 - ✓ Пример: 3-бит binary в 8 бит 1изN



```
module ex_1 (
input [2:0] bc,
output reg [7:0] oh);


always @*

oh = 1'b1 << bc;
endmodule
```



Использование массива вместо case


- □ Преобразователь **binary** (or BCD) в **7-segment** код для 4-х разрядов:
 - ✓ Решение:
 - Разработать компонент для одного разряда => использовать иерархическое (структурное) описание
 - Использовать поведенческое описание (отдельный case для каждого разряда)
 - Использование инициализированного массива.



Использование массива вместо case

```
module ex 1 (
input [3:0] a,b,c, d,
output reg [6:0] ss_a,ss_b,
output reg [6:0] ss_c,ss_d);
   reg [6:0] ss_arr[15:0];
initial begin
ss_arr[0] = 7'h40; //0
ss_arr[1] = 7'h79; //1
ss_arr[2] = 7'h24; //2
ss arr[3] = 7'h30; //3
ss_arr[4] = 7'h19; //4
ss_arr[5] = 7'h12; //5
ss_arr[6] = 7'h02; //6
ss_arr[7] = 7'h78; //7
ss_arr[8] = 7'h00; //8
ss arr[9] = 7'h10; //9
ss_arr[10] = 7'h08; //A
ss_arr[11] = 7'h03; //B
ss_arr[12] = 7'h46; //C
ss_arr[13] = 7'h21; //D
ss_arr[14] = 7'h06; //E
ss_arr[15] = 7'h0e; //F end
```

```
always @* begin
ss_a = ss_arr[a];
ss_b = ss_arr[b];
ss_c = ss_arr[c];
ss_d = ss_arr[d]; end
endmodule
```




Задержка (Delay) в процедурных назначениях

Задержка (Delay) в процедурных назначениях

- □ Для задания задержки используется конструкция #<value>
- □ Варианты задания задержки
 - ✓ Inter-assignment Delay Control
 - ✓ Intra-assignment Delay Control
 - ✓ Zero Delay Control


Inter-Assignment Delay Control

■ Задерживает чтение (RHS) и запись (LHS)




Inter-Assignment Delay Control (продолжение)

Задерживает чтение (RHS)




Intra-Assignment Delay Control

□ Задерживает только запись (LHS)



Intra-Assignment Delay Control

□ Задерживает только запись (LHS)



Пример

```
reg [7:0] a, b;
always
    #10 a = b + 2;
    b = a * 3;
end
```

```
begin
// Inter-Assignment delay
```

- Wait 10;
- Read value of b and add 2 to it;
- Assign the result to a;
- Read the value of a and multiply by three;
- Assign the result to b;

Пример

```
reg [7:0] a, b;
always
    a = #10 b + 2;
    b = a * 3;
end
```

begin

//Intra-Assignment delay

- Read value of b and add 2 to it;
- Wait 10;
- Assign the result to a;
- Read the value of a and multiply by three;
- Assign the result to b;

Zero Delay Control

initial begin

```
a = 0;

b = 0;
```

end

initial begin

```
#0 a = 1;
#0 b = 1;
```

end

Все четыре оператора будут выполнены в момент времени 0

Так как используется конструкция #0, то операторы a = 1 и b = 1 будут выполнены последними.

- Обеспечивает способ управления порядком выполнения операторов в момент времени 0
- Не рекомендуется назначать различные значения одной переменной одновременно или в разных процессах

Выполнение блоков (Block Execution)

- □ Два способа выполнения блоков
 - Sequential Blocks
 - ✓ Parallel Blocks
- □ Sequential Blocks (последовательные блоки)
 - ✓ Операторы между **begin** и **end** выполняются последовательно
 - ✓ Если имеется несколько операторов внутри блоков **initial** или **always** и вы хотите чтобы они выполнялись <u>последовательно</u>, операторы должны быть сгруппированы (обрамлены) ключевыми словами **begin** и **end**
- □ Parallel Blocks (параллельные блоки)
 - ✓ Операторы между **fork** и **join** выполняются параллельно
 - ✓ Если имеется несколько операторов внутри блоков **initial** или **always** и вы хотите чтобы они выполнялись <u>параллельно</u>, операторы должны быть сгруппированы (обрамлены) ключевыми словами **fork** и **join**
 - ✓ Не поддерживается синтезом
 - Используйте nonblocking назначения для достижения такого же поведения

Sequential \Leftrightarrow Parallel блоки

Parallel блок

initial fork #10 a = 1; #15 b = 1; #25 e = 1; join

Врем я	Назначение
10	a = 1'b1;
15	b = 1'b1;
25	e = 1'b1;

Sequential блок

Врем я	Назначение
10	a = 1'b1;
25	b = 1'b1;
50	c = 1'b1;

Sequential \Leftrightarrow Parallel блоки

□ Sequential и Parallel блоки могут быть вложенными

```
initial fork
  #10 a = 1;
  #15 b = 1;
begin
     #20 c = 1;
     #10 d = 1;
end
  #25 e = 1;
join
```

Time	Statement(s) Executed
10	a = 1'b1;
15	b = 1'b1;
20	c = 1'b1;
25	e = 1'b1;
30	d = 1'b1;


Типы процедурных назначений

- Определено два типа процедурных назначений.
- □ <u>Blocking</u> (=) : Обновляет LHS назначение процедурного назначения **блокируя** другие выполнение других назначений процедурного блока
 - ✓ Значение RHS (inputs) защелкивается в момент выполнения оператора
 - ✓ Значение LHS (outputs) обновляется немедленно или после явно заданной задержки
 - ✓ Выполнение следующих операторов задерживается до полного выполнения blocking statement (до обновления значения LHS (включая задержку))
- Nonblocking (<=): Обновляет LHS назначение процедурного назначения не блокируя другие выполнение других назначений процедурного блока
 - ✓ Значение RHS (inputs) защелкивается в момент выполнения оператора
 - ✓ Обновление значения LHS (outputs) планируется в конце временного шага или после явно заданной задержки
 - ✓ Выполнение следующих операторов не задерживается до полного выполнения nonblocking statement (до обновления значения LHS (включая задержку))


Blocking и Nonblocking Assignments


Blocking (=)

initial begin a = #5 b; c = #10 a; end



Nonblocking (<=)





Выполнение Blocking & Nonblocking

initial begin a = 1'b0; //Assgnmnt0 b = 1'b1; //Assgnmnt1 a <= #5 b; //Assgnmnt2 b <= #5 a; //Assgnmnt3 end</pre>

Это иллюстрация поведения blocking and nonblocking назначений

- 1. Назначение 0 выполняется и **а** присваивается значение 0 (остальные назначения блокируются)
- 2. Назначение 1 выполняется и **b** присваивается значение 1 (остальные назначения блокируются)
- 3. Назначение 2 выполняется и планируется присвоить **а** текущее значение **b** (1) через 5 временных шагов
- 4. Назначение 3 выполняется и планируется **b** присвоить текущее значение **a** (0) через 5 временных шагов
- 5. Процесс заканчивается через 5 временных шагов и значение **a** обновляется до 1, а значение **b** обновляется до 0

Выполнение Blocking & Nonblocking

initial begin a = 1'b0; //Assgnmnt0 b = 1'b1; //Assgnmnt1 a = #5 b; //Assgnmnt2 b = #5 a; //Assgnmnt3 end

Это иллюстрация поведения blocking and nonblocking назначений

- 1. Назначение 0 выполняется и **а** присваивается значение 0 (остальные назначения блокируются)
- 2. Назначение 1 выполняется и **b** присваивается значение 1 (остальные назначения блокируются)
- 3. Назначение 2 выполняется и **a** присваивается текущее значение **b** (1) через 5 временных шагов (остальные назначения на это время блокируются)
- 4. Назначение 3 выполняется и **b** присваивается текущее значение **a** (1) через 5 временных шагов (остальные назначения на это время блокируются)
- Процесс закончен

Вопрос: чему равны а и b?

Blocking

```
reg [7:0] a, b;
initial b = 0;
initial a = 4;
always @ (a or b)
  begin
   a = b + 2;
   b = a * 3;
 end
```

Non-Blocking

```
reg [7:0] a, b;
initial b = 0;
initial a = 4;
always @ (a or b)
  begin
   a \le b + 2;
   b \le a * 3;
 end
```

Ответ: чему равны а и b?

□ Текст сл *Blocking* **reg** [7:0] a, b; initial b = 0; initial a = 4;always @(a or b) begin -a = b + 2;b = a * 3;end a = 0 + 2 = 2 b = 2 * 3 = 6

Non-Blocking

end


Continuous; Blocking; Non-Blocking assignments


	Continuous Assignment	Proc. Blocking Assignment	Proc. Non-Blocking Assignment
Operation	=	=	<=
Where	using stand-alone <i>assign</i> statement	inside of <i>always</i> and <i>initial</i>	inside of <i>always</i> and <i>initial</i>
Example	<pre>wire q; reg a, b; assign q = a & b;</pre>	<pre>wire q; reg a, b; always @(b) a = b + 5;</pre>	<pre>wire q; reg a, b; always @(b) a <= 5;</pre>
Valid LHS	net (wire)	reg	reg
Valid RHS	expression of net or reg	expression of net or reg	expression of net or reg
Evaluated	when any part of RHS changes	procedural execution	at the end of current time step

Два типа RTL процессов

• Комбинационный процесс

Чувствителен ко всем сигналам в процессе






* - добавить все входы

• Тактовый (регистровый) процесс

 Чувствителен к тактовым сигналам и сигналам управления

always @(posedge clk, negedge clr_n)



Список чувствительности не включает **d** вход, а только тактовый сигнал и сигнал асинхронного сброса