Основы VerirogHDL/SystemVerilog (синтез и моделирование)

Параметры

Параметры - Parameters

- □ Символическому имени присваивается некоторое значение
- □ Два типа параметров:
 - ✓ parameter
 - ✓ localparam
- □ Во время компиляции преобразуется в константу
- □ Значение может быть изменено на этапе компиляции
 - ✓ Исключение: Local parameters (localparam)

```
parameter size = 8;
```


reg [size-1:0] dataa, datab;

Использование параметров

```
module unsigned adder (dataa, datab, result);
     module unsigned adder
                                                 parameter WIDTH=8;
      #(parameter WIDTH=8)
    ⊟ (
                                                    input [WIDTH-1:0] dataa;
         input [WIDTH-1:0] dataa,
                                                    input [WIDTH-1:0] datab;
         input [WIDTH-1:0] datab,
                                                    output [WIDTH:0] result;
         output [WIDTH:0] result
                                                    assign result = dataa + datab;
         assign result = dataa + datab;
                                           10
10
                                           11
                                                 endmodule
     endmodule
     module unsigned adder (dataa, datab, result);
     localparam WIDTH=8;
        input [WIDTH-1:0] dataa;
                                                                           Add0
                                                                      A[8..0]
        input [WIDTH-1:0] datab;
                                                   dataa[7..0]
                                                                              OUT[8..0]
                                                                                       result[8..0]
                                                                     B[8..0]
        output [WIDTH:0] result;
                                                   datab[7..0]
        assign result = dataa + datab;
10
     endmodule
```

Умножитель

```
module param mult
     #(parameter WIDTH=8)
 3
    □ (
 4
         input [WIDTH-1:0] dataa,
 5
        input [WIDTH-1:0] datab,
 6
        output [2*WIDTH-1:0] dataout
 7
 8
9
        assign dataout = dataa * datab;
10
11
     endmodule
```




Регистр

```
1
     module rgstr (arst, ena, clk, d, q);
 2
     parameter width rg = 8;
     input clk, arst, ena;
     input [width rg-1:0] d;
     output reg [width rg-1:0] q;
 8
     always @(posedge clk, negedge arst)
 9
     if (arst==1'b0) q <= {width rg{1'b0}};</pre>
     else if (ena) q <= d;
10
11
12
     endmodule
                                                    q[0] \sim reg[7..0]
                                   d[7..0]
                                                                             q[7..0]
                                                       ·CLK
                                       ena
                                                         CLR
                                      arst
```


Регистр (Правильно?)

```
1
     module rgstr (arst, ena, clk, d, q);
                                                         module rgstr (arst, ena, clk, d, q);
     parameter width rg = 8;
                                                         parameter width rg = 8;
                                                     3
 4
     input clk, arst, ena;
                                                         input clk, arst, ena;
     input [width rg-1:0] d;
                                                         input [width rg-1:0] d;
 6
     output reg [width rg-1:0] q;
                                                     6
                                                         output reg [width rg-1:0] q;
 8
     always @(posedge clk, negedge arst)
                                                         always @(posedge clk, negedge arst)
     if (arst==1'b0) q <= {width rg{1'b0}};</pre>
                                                         if (arst==1'b0) q <= 1'b0;
     else if (ena) q <= d;
10
                                                    10
                                                         else if (ena) q <= d;
11
                                                    11
12
     endmodule
                                                    12
                                                         endmodule
```



Счетчик двоичный

```
module param cnt
      #(parameter WIDTH=4)
 3
    □ (
 4
         input clk, enable, count up, reset,
         output reg [WIDTH-1:0] count
 6
         always @ (posedge clk or posedge reset)
        begin
10
            if (reset)
11
               count \leftarrow 0;
12
            else if (enable == 1'b1)
13
               count <= count + (count up ? 1'b1 : -1'b1);
14
         end
15
16
      endmodule
```




2021


Иерархическое проектирование

Иерархическое описание

Поведенческое описание



Структурное описание



2021

Gate-Level примитивы

- □ В языке Verilog определены примитивы 2 типов:
 - ✓ Gate Type и Switch Type
- □ Примитивы Gate Type

Primitive	Name	Function	Primitive	Name	Function
$\stackrel{\leftarrow}{\Box}$	and	n-input AND gate	- D	buf	n-output buffer
₽	nand	n-input NAND gate		not	n-output buffer
Ð	or	n-input OR gate	-	bufif0	tristate buffer lo enable
D -	nor	n-input NOR gate	- \$>-	bufif1	tristate buffer hi enable
1	xor	n-input XOR gate	₩	notif0	tristate inverter lo enable
1	xnor	n-input XNOR gate	₩	notif1	tristate inverter hi enable

Поддержка Gate-level примитивов в пакете QII

☐ Section 7—Gates and Switches:

Section	Construct	Quartus II Support
7.2	and, nand, nor, or, xor, xnor Gates.	Supported
7.3	buf and not Gates	Supported
7.4	<pre>bufif1, bufif0, notif1, notif0 Gates</pre>	Supported
7.5	MOS Switches	Not supported
7.6	Bidirectional Pass Switches	Not supported
7.7	CMOS Switches	Not supported
7.8	pullup and pulldown Sources	Not supported

Обращение к Gate примитивам

□ Формат для обращения к Gate-level примитивам:

```
gate_name #(delay) instance_name [array range] (terminal, terminal,...);
```

- ✓ gate_name имя примитива (AND, NOR, BUFIF0...)
- ✓ # (delay) задержка примитива одна или список (задавать не обязательно)
- ✓ instance_name имя экземпляра (задавать не обязательно)
- ✓ array range количество экземпляров примитива (если один, то задавать не обязательно)
- ✓ (terminal, terminal, ...) список сигналов, сопоставляемых с выводами


Сопоставление сигналов выводам Gate примитивов

- □ Для примитивов возможно только позиционное сопоставление сигналов и выводов.
- □ Общее правило: первый вывод выход, затем входы;


	Gate примитив	Выводы и их порядок перечисления
and or xor	nand nor xnor	1-выход, 1 или более входов
buf	not	1 или более выходов, 1 - вход
buffif0 buffif1	notif0 notif1	1-выход, 1-вход, 1-вход управления

Использование примитивов (примеры)

```
module gate_prim2 (q, a, b);
input a, b; output q;
and u1 (q, a, b);
endmodule
```




```
module gate_prim1 (q, a, b, c, d);
input a, b, c, d; output q;
and u1 (q, a, b, c, d);
endmodule
```



Использование примитивов (примеры)

```
module gate_prim (q, a,b);
input [3:0] a, b;
output [3:0] q;
and u1 [3:0] (q, a, b);
endmodule
```



Задание задержки для Gate примитивов (используется при моделировании)


gate_name #(de	lay) instance_name [array range] (terminal, terminal,);		
Число элементов в списке	Задаваемые задержки		
1	Задержка для фронта и спада сигнала		
2	Задержка для фронта, задержка для спада сигнала		
3	Задержка для фронта, Задержка для спада сигнала, Задержка выключения (перехода в Z состояние буфера)module gate_prim_	_del (q, a, 1	b);
	input a, b; outp and #(3,7) u1 (q	-	

endmodule

Пример: описание полусумматора

- - ✓ and и xor
- #delay (только для примера)
 - ✓ 2 time unit для and gate
 - √ 4 time unit для xor gate
- instance_name
 - ✓ u1 для and gate
 - ✓ u2 для xor gate
- □ Список выводов
 - √ (co, a, b) (output, input, input)
 - √ (sum, a, b) (output, input, input)

```
module half adder
   output co, sum,
   input a, b);
   parameter and delay = 2;
   parameter xor delay = 4;
   and #and delay u1(co, a, b);
   xor #xor delay u2(sum, a, b);
endmodule
```



Обращение к пользовательским модулям

□ Формат:

```
comp_name #(par_list) inst_name inst_array_range (port_list);
```


- ✓ comp_name имя модуля
- ✓ #(par_list) список значений, сопоставляемых с параметрами модуля (может быть упущен)
- ✓ inst_name имя экземпляра модуля
- ✓ inst_array_range число используемых экземпляров модуля (если выводы массивы соответствующего размера, то каждый модуль использует выводы с соответствующим индексом)
- ✓ (port_list) список сигналов, сопоставляемых с выводами модуля

Сопоставление сигналов с выводами модуля

□ Позиционное сопоставление – необходимо знать порядок перечисления выводов в модуле (signal, signal,)

 □ Сопоставление по именам – необходимо знать имена выводов модуля, порядок сопоставления может быть произвольным (.port_name (signal), .port_name(signal),)

Соединение выводов модуля



□ Позиционно U1

half_adder (co, sum, a, b);

co -> c1, sum -> s1,

a -> a, b -> b

□ По именам U2

a -> s1,

b -> cin,

sum -> fsum,

co ->c2

```
module full adder (
           output fco, fsum,
           input cin, a, b
       wire c1, s1, c2;
       half adder u1 (c1, s1, a, b);
       half adder u2
        (.a(s1), .b(cin), .sum(fsum), .co(c2));
        or u3(fco, c1, c2);
        endmodule
half adder:u1
                    half adder:u2
                                               fsum
```

Правила использования модулей

```
Port Order Connections
module name instance name instance array range (signal, signal, ...);
                        Port Name Connections
module_name instance_name instance_array_range
  ( .port_name (signal) , .port_name (signal) , ... ) ;
                    Explicit Parameter Redefinition
defparam heirarchy path.parameter name = value;
                 In-line Implicit Parameter Redefinition
module_name # (value, value, ...) instance_name (signal, ...);
      In-line Explicit Parameter Redefinition (added in Verilog-2001)
module_name #(.parameter_name(value),
    .parameter_name (value) , ...) instance_name (signal, ...);
```

Использование модулей

- □ Gate-level modeling использование встроенных в Verilog примитивов
 - ✓ and, nand, or, nor, xor, xnor
 - ✓ buf, bufif0, bufif1, not, notif0, notif1
- □ *Module instantiation* использование созданных пользователем компонентов

Правила соединения выводов



Задание параметров

- □ Если модуль нижнего уровня содержит параметры, то существует два метода задания значений параметров при использовании модуля
 - ✓ Параметры получают константные значения после компиляции
- Конструкция defparams
- □ Определение параметра в экземпляре модуля

Конструкция Defparam

 Используется конструкция defparam включающая иерархическое имя переопределяемого параметра

```
module full adder (
   output fco, fsum,
   input cin, a, b);
   wire c1, s1, c2;
   defparam u1.and delay = 4, u1.xor delay = 6;
   defparam u2.and_delay = 3, u2.xor_delay = 5;
   half_adder u1 (c1, s1, a, b);
   half_adder u2 (.a(s1), .b(cin),
      .sum(fsum), .co(fco));
   or u3(fco, c1, c2);
endmodule
```

```
module half adder (
  output co, sum,
  input a, b
  parameter and_delay = 2;
  parameter xor_delay = 4;
  and #and_delay u1(co, a, b);
  xor #xor_delay u2(sum, a, b);
endmodule
```

Определение параметров в экземпляре модуля

- □ Параметры можно определить в экземпляре модуля
- □ В версии Verilog '2001 и страше
- □ Рекомендованный метод

```
module full_adder (
   output fco, fsum,
   input cin, a, b
   wire c1, s1, c2;
   half adder \#(4, 6)
      u1 (c1, s1, a, b);
  half_adder #(.and_delay(3), .xor_delay(5))
      u2 (.a(s1), .b(cin), .sum(fsum), .co(fco));
   or u3(fco, c1, c2);
endmodule
```

Позиционное сопоставление


Сопоставление по именам (рекомендованс

Для использования значений, заданных в самом модуле (default value): при сопоставление по именам используйте

- пустое значение (.and_delay())
- или не используйте назначение параметра

Операторы цикла

always/initial Blocks (Block Execution)




Операторы цикла Loop

- □ forever loop выполняется постоянно
- □ repeat loop выполняется определенное число раз
- □ while loop выполняется если выражение истинно
- □ for loop выполняется один раз в начале цикла и затем выполняется если выражение истинно

⇒ Операторы Loop используется для задания повторяющихся операций

Операторы процедурных блоков

□ Используются внутри процедурных блоков



forever Loop


■ forever loop — выполняется постоянно

```
initial begin
  clk = 0;
  forever #25 clk = ~clk;
end
```

Тактовый сигнал с периодом 50 единиц времени

repeat Loop

■ repeat loop – выполняется определенное число




```
if (rotate == 1)
    repeat (8) begin
    tmp = data[15];
    data = {data << 1, tmp};
    end</pre>
```

Повторяет оператор сдвига 8 раз

М.б. синтезирован если количество выполнений фиксировано

while Loop

■ while loop – выполняется если выражение истинно




```
initial begin
  count = 0;
while (count < 101) begin
  $display ("Count = %d", count);
  count = count + 1;
end
end</pre>
```

Считает от 0 до 100 Выходит из цикла при count= 101

М.б. синтезирован если количество выполнений фиксировано

FOR Loop Statement


- □ for(expr1; expr2; expr3) <statements>
 - ✓ Если несколько statements тогда
 - begin <statements> end
- □ <statements> повторяется N раз
 - ✓ N задано с помощью expr1; expr2; expr3



```
integer i;
...
always @ (posedge clk)
    for (i=1; i<=3; i=i+1)
    begin <statements> end
```

```
reg [3:0] j;
...
always @ *
for (j=1; j<=3; j=j+1)
begin <statements> end
```

FOR Loop (сдвигающий регистр)



2021

Что будет синтезировано?

```
module ex 1
(input clk,
                                                                                                q[3..0]
                                                              Add0
                                                                              q[0] \sim reg[3..0]
 output reg [3:0] q);
                                                        A[3..0]
                                                                  OUT[3..0]
                                                    4'h1 B[3..0]
   integer i;
                                                                               >CLK
                                          clk
initial q = 4'd0;
always @ (posedge clk)
                                                                 module ex 1
        for (i=1; i<=3; i=i+1)
                                                                 (input clk,
            q \le q + 1;
                                                                  output reg [3:0] q);
    endmodule
                                                                     integer i;
                                                                 initial q = 4'd0;
        Почему?
                                                                 always (a) (posedge clk)
        Т.к. будет понято компилятором как описание:
                                                                             q \le q + 1;
                                                                             q \le q + 1;
                                                                             q \le q + 1;
                                                                     endmodule
```

Что будет синтезировано?

