Sistemas Reconfiguráveis – Eng. de Computação Especificações para o quarto trabalho

1º semestre de 2024

1. Introdução

O microcontrolador PUC-241 é um controlador destinado a fins educacionais. Sua CPU é similar a um processador de 8 bits usada em pequenas aplicações embutidas, mas o seu conjunto de instruções é mais parecido com o de um processador RISC.

O processador do PUC-241 usa memórias separadas para instruções e dados (arquitetura Harvard). A memória de instruções (programa) tem uma capacidade de 2k instruções, e a memória de dados é de 256 x 8 bits. O processador também endereça 256 portas de entrada e saída. Dentro do processador existem oito registradores de propósito geral de 8 bits cada, R0 a R7, sendo que o registrador R7 armazena o *status* do processador: **c** (*carry*), **z** (zero), **v** (*overflow*). Todas as instruções, exceto as instruções de desvio (JMP, CALL, SKIPC, SKIPZ, SKIPV e RET) são executadas em um único ciclo de *clock*. As instruções de desvio necessitam de dois ciclos de *clock*.

2. Objetivo

Implementar o microcontrolador PUC-241, empregando os módulos já desenvolvidos nos trabalhos anteriores e complementando com os blocos ainda não desenvolvidos, usando linguagem VHDL ou instanciando, quando possível, macrofunções parametrizáveis, utilizando o recurso Mega Wizard Plugin Manager do *software* Quartus II. O topo da hierarquia deverá ser feito usando diagrama esquemático. Deverão ser instanciadas duas portas de entrada/saída. Uma delas (port_A) deverá ser configurada, por software, para funcionar como saída. A outra (port_B) deverá ser usada como entrada. Todas as entradas e saídas deverão ser do tipo std_logic ou std_logic_vector.

Deverá ser elaborado um programa para um teste simples de funcionamento. Esse programa deverá acionar sequencialmente os bits da porta de saída a intervalos regulares de aproximadamente 1 décimo de segundo. Essas saídas serão ligadas, no módulo DE2, a LEDs. Um bit da porta de entrada (que será ligado a uma chave no módulo) deverá alterar a sequência de acendimento dos LED's, (do mais significativo para o menos significativo e vice-versa).

Para esse trabalho não será necessário o relatório. Deverá ser entregue um arquivo compactado (.zip ou .rar), com todos os arquivos dos projetos gerados no ambiente Quartus, incluindo o arquivo de simulação e o arquivo com o programa da aplicação. Assim como os outros trabalhos, a versão do Quartus a ser utilizada deve ser a 9.1sp2.

3. Código de instruções do processador

Todas as instruções do PUC-241 tem 16 bits de comprimento. O formato de codificação dessas instruções é variável, dependendo do tipo da instrução:

Instruções que envolvem a ALU e dois registradores (Reg-Reg)

_	2	3	3	3	5
	0 0	op	RA	RB	x

Esse formato é usado para instruções lógicas e aritméticas que operam valores armazenados em dois registradores (RA e RB), que podem ser quaisquer um dos oito registradores R0 a R7. Os três bits de RA e RB

indicam o registrador, de 000 para R0 até 111 para R7. O resultado da operação é sempre armazenado em RA. Os valores de **op** definem a operação:

Instrução	Operação	ор
AND	AND lógico bit a bit	000
OR	OR lógico bit a bit	001
XOR	XOR lógico bit a bit	010
MOV	Mover de um registrador para outro	011
ADD	Soma sem carry in	100
ADDC Soma com carry in		101
SUB	SUB Subtração sem carry in	
SUBC	Subtração com carry in	111

O flag Z vai para '1' se o resultado da operação for zero, caso contrário vai para '0'.

Para ADD e ADDC, o *flag* C é o *carry out* (vai um) da adição. Para SUB e SUBC, o flag C é o *borrow out* da subtração e indica que a operação teve um resultado negativo. Para operações lógicas e para MOV, C é sempre ajustado para '0'.

O *flag* V só é atualizado nas operações aritméticas. Vai para '1' quando há um *overflow*, caso contrário vai para '0'. Um *overflow* ocorre quando: soma de dois números positivos com resultado negativo, soma de dois números negativos com resultado positivo, um número positivo menos um negativo com resultado negativo ou um número negativo menos um positivo com resultado positivo.

Instruções que envolvem a ALU e um valor imediato (Reg-Immed)

2	3	3	8
0 1	ор	RA	Constante

Esse formato é usado para instruções lógicas e aritméticas que operam valores armazenados em um registrador (RA), que pode ser quaisquer um dos oito registradores R0 a R7, e um valor constante imediato, definido como parte do código da instrução. O resultado da operação é armazenado no registrador RA. O comportamento dos *flags* é o mesmo para as instruções que envolvem a ALU e dois registradores.

Instrução	Operação	ор
ANDI	AND lógico bit a bit	000
ORI	OR lógico bit a bit	001
XORI	XOR lógico bit a bit	010
MOVI	Mover valor para um registrador	011
ADDI	Soma sem carry in	
ADDIC	Soma com carry in	101
SUBI Subtração sem carry in		110
SUBIC	Subtração com carry in	111

Instruções que envolvem a ALU e apenas um registrador

	2	3	3	8
I	1 0	op	RA	x x x x x x x x

Esse formato é usado para instruções de complementar, deslocar e rodar que operam o valor de um registrador, RA, que pode ser quaisquer um dos oito registradores R0 a R7. O resultado da operação é armazenado no mesmo registrador RA. Os valores de **op** definem a operação:


Instrução	Instrução Operação	
RL	Rotação para esquerda	000
RR	Rotação para direita	001
RLC	Rotação para esquerda através do carry	010

RRC	RRC Rotação para direita através do carry				
SLL	Deslocamento para esquerda lógico	100			
SRL	Deslocamento para esquerda aritmético	101			
SRA	Deslocamento para direita lógico	110			
NOT	Complemento (inverte todos os bits)	111			

O flag Z vai para '1' se o resultado da operação for zero, caso contrário vai para '0'.

O flag V não é modificado em nenhuma dessas instruções.

O *flag* C permanece inalterado na operação de complemento. Nas demais, é ajustado de acordo com o valor do bit de saída do deslocamento ou da rotação do operando, conforme o desenho abaixo:



Instruções de memória e E/S

	3	2	3	8
1	1 0	ор	RA	endereço

Esse formato é usado para instruções de carregar e armazenar na memória e entrada e saída, envolvendo um registrador RA, que pode ser quaisquer um dos oito registradores R0 a R7. Para instruções de memória, o endereço é usado para acessar a memória, e para instruções de E/S, é usado como o número da porta de E/S. Para LDM e INP, RA é o registrador de destino. Para STM e OUT, RA é o registrador de origem. Os valores de **op** definem a operação:

Instrução Operação			
LDM	Carrega um dado da memória para o registrador	00	
STM Armazena um dado do registrador na memória		01	
INP	Entrada da porta	10	
OUT	Saída para porta	11	

Os flags Z, C e V não são afetados por essas instruções.

Instruções de desvio incondicional e chamada de sub-rotina

4	1	11
1 1 1 0	ор	endereço

Esse formato é usado para instruções de desvio incondicional (JMP) ou chamada de sub-rotina (CALL). As duas instruções determinam a transferência da execução do programa para o endereço especificado na instrução, independentemente de qualquer condição. A diferença entre JMP e CALL é que essa última salva o endereço atual do PC na pilha (*stack push*). A sub-rotina deverá ser terminada com a instrução RET. Os valores de **op** definem a operação:

Instrução	Operação	ор
JMP	Desvio incondicional	0
CALL	Chamada de sub-rotina	1

Os flags Z, C e V não são afetados por essas instruções.

Instruções de salto condicional

5	2	9
1 1 1 1 0	op	x x x x x x x x

Esse formato é usado para instruções de salto da próxima instrução de forma condicional. Se a condição especificada pela instrução for verdadeira, o programa salta a próxima instrução na sequência do programa (executa novo *fetch*). Caso contrário, o programa continua normalmente com a instrução seguinte. Os valores de **op** definem a operação:

Instrução	Operação	ор
SKIPC	Salta se carry (C = '1')	00
SKIPZ	Salta se zero (Z = '1')	01
SKIPV	Salta se overflow (V = '1')	10

Os flags Z, C e V não são afetados por essas instruções.

Instrução de retorno

5	2	9
1 1 1 1 0	op	x

Esse formato é usado para instrução de retorno de sub-rotina (RET). Ao executar essa instrução, o endereço que foi salvo na pilha ao executar a instrução CALL deve ser restaurado ao contador de programa (*stack pop*) e deve ser feito novo ciclo de busca (executa novo *fetch*).

Instrução	Operação	ор
RET	Retorno de sub-rotina	11

Os flags Z, C e V não são afetados por essas instruções.

Instrução NOP

5	11
1 1 1 1 1	x

Essa instrução não tem efeito algum. O programa continua normalmente com a instrução seguinte. Nenhum *flag* é afetado por essa instrução.

Obs.: Todos os outros códigos de instrução não definidos devem corresponder à instrução NOP.

Dica 1: Observar que em todas as instruções que operam registradores, RA é sempre especificado pelos bits 10 a 8 da palavra de instrução e RB pelos bits 7 a 5.

Dica 2: Observar que para a decodificação das instruções, o bloco de controle deverá receber os bits 15 a 9 da palavra de instrução.

Exemplo do topo da hierarquia:

CPU PUC-241 1o. semestre/2024

