

Relatório do Projeto Final

Bomba Relógio

Pedro Henrique Alves Martos - 231026017

Daniel Rodrigues de Abreu - 241038540

Luca Barbosa Santos - 232028286

Grupo B6

Dep. Ciência da Computação – Universidade de Brasília (UnB)

CIC0231 - Laboratório de Circuitos Lógicos

Dezembro de 2025

Abstract

This report presents the procedures and results obtained in carrying out the Final Project of the Logic Circuits Laboratory course, focused on the implementation of a game simulating a safe with a time bomb, in which it was necessary to apply the content of combinational and sequential circuits, with emphasis on finite state machines and the Verilog Hardware Description Language (HDL). The main objectives were to understand and gain practical experience as a designer of complex digital circuits for structural and behavioral modeling, and to master the synthesis workflow on an FPGA platform.

Resumo

Este relatório apresenta os procedimentos e resultados adquiridos na realização do Projeto Final da disciplina Laboratório de Circuitos Lógicos, focado na implementação de um jogo simulador de um cofre com bomba relógio, no qual fez-se necessário utilizar o conteúdo de circuitos combinacionais e sequências, com ênfase em máquinas de estados finitos e da Linguagem de Descrição de Hardware (HDL) Verilog. Os objetivos centrais foram compreender e obter experiência prática como projetista de circuitos digitais complexos para modelagem estrutural e comportamental, e dominar o fluxo de trabalho de síntese em uma plataforma FPGA.

1 Introdução

O desenvolvimento de sistemas digitais permitiu que diversos avanços tecnológicos fossem feitos à humanidade, principalmente em relação com a segurança para armazenamento de pertences pessoais. Neste relatório, é detalhado sobre a implementação em hardware de um jogo digital que simulada o mecanismo de um cofre protegido por uma bomba relógio.

O sistema implementado consiste em uma arquitetura digital capaz de registrar duas senhas de acesso — uma de 4 bits (Senha A) e outra de 3 bits (Senha B) — definidas pelo usuário no momento da ativação. Ao iniciar o jogo, um contador regressivo de 2 minutos e 59 segundos é acionado, sendo exibido em displays de sete segmentos. O jogador deve inserir corretamente as senhas na ordem especificada, utilizando chaves (SW) e validando as tentativas por meio de botões (KEY). A lógica do sistema incorpora um bloco de comparação, geração de dicas, exibição de tentativas e controle de tempo, exigindo a implementação de múltiplos módulos combinacionais e sequenciais em HDL Verilog.

Para garantir o funcionamento adequado do jogo, o projeto também demanda o desenvolvimento de uma máquina de estados robusta, responsável por controlar as transições entre as etapas de configuração, tentativa da Senha A, tentativa da Senha B, sucesso, falha e explosão da bomba. A síntese e validação do sistema foram realizadas no ambiente Quartus-II, com testes práticos executados na placa FPGA DE2, utilizando LEDRs, LEDGs, displays hexadecimais e os periféricos disponíveis.

1.1 Objetivos

Este experimento tem como objetivos principais:

- Implementar um projeto prático temático que aborde todos os conhecimentos e práticas adquiridos ao longo da disciplina.
- Utilizar o software Quartus-II para criar diagramas esquemáticos, realizar simulações funcionais e temporais, e sintetizar circuitos digitais em FPGA.
- Validar o funcionamento de circuitos digitais implementados por meio de testes práticos na placa de desenvolvimento, utilizando suas chaves, botões e LEDs.

1.2 Materiais Utilizados

Os seguintes materiais foram utilizados para a realização do experimento:

- Computador;
- Software Altera Quartus-II Versão 13.0 SP1;
- Kit de desenvolvimento FPGA DE2.

2 Metodologia e Resultados

Nesta seção, é descrito o método e os passos detalhados de execução durante o desenvolvimento do projeto, bem como alguns resultados práticos obtidos. Para guiar a implementação, utilizou-se um esboço de máquina de estados geral do projeto, definindo cada etapa de execução para melhor divisão de tarefas. A separação foi feita em cinco estados principais, além dos módulos de dica, comparação e cronômetro que funcionam concomitantemente com os estados: **ESTADO_SETUP**, **ESTADO_JOGO_A**, **ESTADO_JOGO_B**, **ESTADO_VITORIA** e **ESTADO_GAMEOVER**, os quais serão descritos adiante.

Além disso, devido à complexidade do projeto, optou-se por realizar o sistema totalmente por meio de módulos HDL Verilog, visto que facilita a descrição do hardware. A Figura 1 remonta uma visualização do diagrama e logo abaixo há a definição dos estados na descrição.




Figura 1: Diagrama Algorítmico dos Estados Presentes no Projeto.

a) Descrição da Definição dos Estados do Jogo

```

1 // Definição de Estados .
2 parameter ESTADO_SETUP      = 3'd0 ;
3 parameter ESTADO_JOGO_A     = 3'd1 ;
4 parameter ESTADO_JOGO_B     = 3'd2 ;
5 parameter ESTADO_VITORIA   = 3'd3 ;
6 parameter ESTADO_GAMEOVER  = 3'd4 ;
7
8 reg [2:0] estado_atual;

```

2.1 Estado Inicial: Aguardando Início do Jogo e Registro de Senhas

Primeiramente, foi construída no programa a definição de variáveis compostas pelos botões de **Start**, **Enter** e **Reset**, as chaves para atribuição das senhas e **Clock** para operação síncrona de borda positiva ao sistema.

Além disso, dois registradores de 4 bits e 3 bits, respectivamente, foram utilizados para armazenar as senhas do cofre e um registrador de 3 bits foi atribuído para mudança de estados. O **Reset** é utilizado para reiniciar o jogo, independentemente do estado e o **Start** registra as senhas na borda positiva de ativação (Na placa de desenvolvimento os botões são ativos em nível baixo, então inverteu-se a lógica no programa por conveniência).

Uma dificuldade encontrada durante a utilização dos botões é que a ativação e desativação ocorrem somente em nível. isso implica que, durante o registro das senhas, pode haver diversos registros no mesmo ciclo de **Clock**, causando uma instabilidade no sistema. Para contornar a situação, implementou-se registradores que fazem a leitura do nível anterior, o que permite que a ativação só ocorra em borda positiva e elimina tais **Bugs** de ocorrerem.

a) Descrição da Definição de Variáveis e Captura de Senha

```
1  input CLOCK_50,
2  input [3:0] KEY, // KEY[0] = Start, KEY[1] = Reset, KEY[3] = Enter.
3  input [17:0] SW, // Configuração e Tentativas.
4
5      // Registradores de Senha e Tentativa.
6  reg [3:0] senha_a_secreta;
7  reg [2:0] senha_b_secreta;
8  reg [3:0] tentativa_a_registrada;
9  reg [2:0] tentativa_b_registrada;
10
11 // Tratamento de Botões.
12 // Inverte a lógica: (Botão da FPGA é Ativa em Nível Baixo).
13 wire bt_start_raw = ~KEY[0];
14 wire bt_reset      = ~KEY[1];
15 wire bt_enter_raw = ~KEY[3];
16
17 // Registradores para Armazenar o Estado Anterior do Botão.
18 reg bt_start_ant;
19 reg bt_enter_ant;
20
21 // Lógica de Detecção de Borda de Subida (0 -> 1).
22 // O Sinal Só Fica Alto por 1 Ciclo de Clock.
23 wire start_posedge = bt_start_raw && !bt_start_ant;
24 wire enter_posedge = bt_enter_raw && !bt_enter_ant;
25
26 always @(posedge CLOCK_50) begin
27     bt_start_ant <= bt_start_raw;
28     bt_enter_ant <= bt_enter_raw;
29 end
30
31 always @(posedge CLOCK_50 or posedge bt_reset) begin
32     if (bt_reset) begin
33         estado_atual <= ESTADO_SETUP;
34         senha_a_secreta <= 0;
35         senha_b_secreta <= 0;
36         tentativa_a_registrada <= 0;
37         tentativa_b_registrada <= 0;
38     end else begin
39         case (estado_atual) // Escolha dos Estados.
40             ESTADO_SETUP: begin
41                 if (start_posedge) begin
42                     senha_a_secreta <= SW[17:14];
43                     senha_b_secreta <= SW[13:11];
44                     estado_atual <= ESTADO_JOGO_A;
45                 end
46             end
47         end
48     end
49 end
```

2.2 Módulo do Cronômetro: Contagem Regressiva e Divisor de Clock

Para o controle temporal do jogo, foi desenvolvido o módulo **Cronometer**. Como o clock base da placa FPGA DE2 opera a 50 MHz, foi necessário implementar um divisor de frequência, denominado **gerador_pulso_ms**, que converte o clock rápido em um sinal de habilitação (*tick*) de 1 milissegundo.

O cronômetro recebe este sinal e realiza o decremento encadeado de milésimos, segundos e minutos, começando de 2 minutos e 59 segundos. Caso o tempo atinja zero (00:00:000), o

módulo ativa o sinal `time_over`, informando à máquina de estados que o jogo acabou.

a) Integração do Cronômetro

A instância do módulo no Top-Level conecta o sinal de reset, os estados de jogo e as saídas para os displays de 7 segmentos (HEX3 a HEX0), garantindo que o tempo só corra durante as etapas ativas do jogo (A e B).

2.3 Estados de Jogo (A e B) e Visualização Customizada no Display

A lógica central do jogo ocorre nos estados `ESTADO_JOGO_A` e `ESTADO_JOGO_B`. Neles, o sistema aguarda que o usuário configure a tentativa nas chaves (SW) e pressione `Enter`.

Para facilitar a interface com o usuário, implementou-se uma visualização gráfica no display `HEX4`. Ao invés de números, o display desenha "quadrados" que representam a tentativa atual:

- **Senha A:** Utiliza os segmentos superiores (A, B, F, G) do display.
- **Senha B:** Utiliza os segmentos inferiores (C, D, E) do display.

Essa separação visual permite que o jogador saiba exatamente qual senha está inserindo antes de confirmar.

a) Descrição da Definição dos Estados e `HEX4`

```
1 // Lógica Visual HEX4 (Quadrado Superior para A, Inferior para B)
2 assign hex4_signals[0] = ~tentativa_a_registrada[3]; // Seg A
3 assign hex4_signals[1] = ~tentativa_a_registrada[2]; // Seg B
4 assign hex4_signals[5] = ~tentativa_a_registrada[1]; // Seg F
5 assign hex4_signals[6] = ~tentativa_a_registrada[0]; // Seg G
6
7 // ... Lógica similar para Senha B nos segmentos C, D, E ...
8
9 ESTADO_JOGO_A: begin
10     if (time_over) estado_atual <= ESTADO_GAMEOVER;
11
12     if (enter_posedge) begin
13         tentativa_a_registrada <= SW[3:0]; // Grava tentativa A
14         // Verifica se acertou a senha A
15         if (SW[3:0] == senha_a_secreta) begin
16             estado_atual <= ESTADO_JOGO_B;
17         end
18     end
19 end
```

2.4 Módulo de Comparação de Senhas

O módulo de comparação foi desenvolvido para verificar se a tentativa inserida pelo jogador corresponde à senha correta armazenada internamente no sistema. Como o projeto utiliza duas senhas — Senha A (4 bits) e Senha B (3 bits) — adotou-se um mecanismo seletivo controlado pelo sinal `modoB`. Quando `modoB` = 0, o sistema compara a tentativa da Senha A; quando `modoB` = 1, compara a tentativa da Senha B.

O módulo é totalmente combinacional, garantindo resposta imediata sem depender do clock. A saída `resultado` utiliza a seguinte codificação:

- 00 – Tentativa correta
- 01 – Tentativa incorreta

Esse valor é utilizado pela máquina de estados para decidir se o jogo deve avançar para a próxima etapa (Senha B) ou permanecer exibindo as dicas ao jogador.

O descrição completo do módulo é apresentado abaixo:

a) Módulo Comparador de Senhas e Tentativas

```

1 module comparador(
2     input tentativaA ,
3     input A_Pin ,
4     input tentativaB ,
5     input B_Pin ,
6     input modoB , // 0 = comparando A , 1 = comparando B
7
8     output reg [1:0] resultado
9 );
10
11    always @(*) begin
12        if (modoB == 1'b0) begin
13            // Comparaçāo da Senha A
14            if (tentativaA == A_Pin)
15                resultado = 2'b00; // acerto
16            else
17                resultado = 2'b01; // erro
18        end else begin
19            // Comparaçāo da Senha B
20            if (tentativaB == B_Pin)
21                resultado = 2'b00; // acerto
22            else
23                resultado = 2'b01; // erro
24        end
25    end
26 endmodule

```

A utilização de um único módulo para ambas as senhas reduz o uso de lógica na FPGA e simplifica significativamente a integração com a máquina de estados.

2.5 Módulo de Dicas: Paridade e Comparaçāo Numérica

O módulo de dicas tem como objetivo fornecer ao jogador duas informações auxiliares após uma tentativa incorreta: o bit de paridade das senhas e a comparaçāo numérica entre a tentativa atual e a senha correta.

As duas saídas geradas são:

HEX7 — Paridade: indica se o número total de bits ‘1’ nas duas senhas é par ou ímpar.

HEX6 — Comparaçāo: indica se a tentativa é **menor**, **maior** ou **igual** à senha correta.

Assim como no comparador, o módulo utiliza modoB para decidir se deve operar sobre a Senha A ou sobre a Senha B.

a) Cálculo do Bit de Paridade

A paridade é o XOR de todos os bits presentes nas duas senhas. Caso o número de ‘1’s seja ímpar, o resultado será 1; caso seja par, será 0.

```

1     assign paridade = senhaA[3] ^ senhaA[2] ^ senhaA[1] ^ senhaA[0] ^
2     senhaB[2] ^ senhaB[1] ^ senhaB[0];

```

Essa implementaçāo utiliza a propriedade natural do XOR como soma módulo 2, resultando em lógica simples e eficiente.

b) Comparação Numérica da Tentativa

Esta dica informa ao jogador se a tentativa atual está acima, abaixo ou exatamente igual à senha correta:

00 – Tentativa menor

01 – Tentativa maior

10 – Tentativa igual

```
1  always @(*) begin
2      if (!modoB) begin
3          // Comparação com Senha A (4 bits)
4          if (tentativaA > senhaA) comp = 2'b01;
5          else if (tentativaA < senhaA) comp = 2'b00;
6          else comp = 2'b10;
7      end else begin
8          // Comparação com Senha B (3 bits)
9          if (tentativaB > senhaB) comp = 2'b01;
10         else if (tentativaB < senhaB) comp = 2'b00;
11         else comp = 2'b10;
12     end
13 end
```

c) Integração com o Sistema Principal

O módulo **dicas** opera em conjunto com o módulo **comparador**. Após pressionado ENTER:

- A tentativa é registrada e o comparador determina acerto ou erro.
- Em caso de erro: O bit de paridade é atualizado em **(HEX7)** e a comparação numérica é exibida em **(HEX6)**,
- A máquina de estados permanece na etapa de tentativa atual.

Esse mecanismo fornece ao jogador um retorno suficiente para ajustar suas próximas tentativas, conforme exigido pela especificação do projeto.

2.6 Estados de Fim de Jogo: Bomba Desarmada e Explosão da Bomba

Finalmente, há dois casos finais para o encerramento do jogo. O estado de **bomba desarmada** (Vitória) ocorre quando a Senha B é acertada. O sistema trava, exibe a senha no HEX4 e acende os LEDs verdes.

O estado de **explosão da bomba** (Game Over) ocorre se o tempo acabar. Foi implementado um efeito visual onde um contador de 25 bits gera um sinal de clock lento (**pisca_lento**). Esse sinal faz com que todos os LEDs vermelhos (LEDR) pisquem intermitentemente, alertando o jogador sobre a explosão.

a) Descrição da Explosão e Vitória

```
1  // Contador para efeito de pisca (Explosão)
2  reg [24:0] contador_pisca;
3  always @(posedge CLOCK_50) contador_pisca <= contador_pisca + 1;
4  wire pisca_lento = contador_pisca[24];
5
6  // LEDS VERMELHOS (Explosão se Game Over e pisca_lento ativo)
```

```

7     assign LEDR = (estado_atual == ESTADO_GAMEOVER && pisca_lento) ? 18'
8         b1111111111111111 : ...;
9
10 // LEDS VERDES (Vitória)
11 assign LEDG = (estado_atual == ESTADO_VITORIA) ? 9'b11111111 : 9'
12     b00000000;

```




Figura 2: Imagem da Bomba Desarmada.




Figura 3: Imagem da Explosão.

Vídeo de Demonstração

O vídeo a seguir demonstra o funcionamento do projeto completo estruturado e implementado na placa FPGA Altera DE2.

Link: Clique aqui para assistir ao vídeo no YouTube.

3 Conclusão

A implementação do projeto de bomba relógio possibilitou consolidar os principais conceitos de circuitos digitais, integrando lógica combinacional, sequencial, máquinas de estados finitos

e modelagem em Verilog. A construção da arquitetura, o controle do contador regressivo, a lógica de comparação de senhas e o fornecimento de dicas exigiram planejamento, validação incremental e domínio do fluxo de síntese em FPGA.

Os testes em hardware demonstraram que o sistema atende aos requisitos funcionais, reproduzindo com precisão o comportamento esperado do jogo. A realização deste trabalho reforçou a importância do aprendizado prático em projetos digitais, ampliando a experiência na implementação, depuração e integração de módulos em plataformas reconfiguráveis.

Referências

- [1] Universidade de Brasília. Departamento de Ciência da Computação. (2025). *Especificações do Projeto Final da Disciplina: Bomba Relógio*. Laboratório de Circuitos Lógicos.
- [2] TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. Sistemas digitais: princípios e aplicações. 11. ed. São Paulo: Pearson, 2016. Cap. 10 – Projeto de Sistema Digital Usando HDL.

Apêndice A — Descrição Verilog Completa do Projeto

Este apêndice apresenta a Descrição-fonte completa implementada em Verilog para o projeto *Bomba Relógio*. Os módulos do projeto estão organizados a seguir.

a) Módulo Top-Level do Projeto

```

1  module Time_Bomb (
2      input CLOCK_50,
3      input [3:0] KEY,          // KEY[0]=Start, KEY[1]=Reset, KEY[3]=Enter
4      input [17:0] SW,         // Configuração e Tentativas
5
6      output [6:0] HEX7, HEX6, HEX5, HEX4, HEX3, HEX2, HEX1, HEX0,
7      output [8:0] LEDG,       // LEDs Verdes (Vitória)
8      output [17:0] LEDR       // LEDs Vermelhos (Barra de Progresso)
9  );
10
11 // --- ESTADOS ---
12 parameter ESTADO_SETUP      = 3'd0;
13 parameter ESTADO_JOGO_A     = 3'd1;
14 parameter ESTADO_JOGO_B     = 3'd2;
15 parameter ESTADO_VITORIA   = 3'd3;
16 parameter ESTADO_GAMEOVER  = 3'd4;
17
18 reg [2:0] estado_atual;
19
20 // --- SINAIS INTERNOS ---
21 wire tick_ms;
22 wire time_over;
23
24 // Registradores de Senha e Tentativa
25 reg [3:0] senha_a_secreta;
26 reg [2:0] senha_b_secreta;
27 reg [3:0] tentativa_a_registrada;
28 reg [2:0] tentativa_b_registrada;
29
30 // Fios de conexão com o módulo de Dicas
31 wire [6:0] w_hex7_paridade;
```

```

32     wire [6:0] w_hex6_dica;
33     wire [3:0] w_leds_a;
34     wire [2:0] w_leds_b;
35
36 // --- TRATAMENTO DOS BOTÕES (CORREÇÃO CRÍTICA) ---
37 // Inverte a lógica (Botão pressionado na DE2 gera 0)
38     wire bt_start_raw = ~KEY[0];
39     wire bt_reset      = ~KEY[1];
40     wire bt_enter_raw = ~KEY[3];
41
42 // Registradores para armazenar o estado anterior do botão
43 reg bt_start_ant;
44 reg bt_enter_ant;
45
46 // Lógica de detecção de borda de subida (0 -> 1)
47 // O sinal só fica alto por 1 ciclo de clock, evitando leituras múltiplas
48     wire start_posedge = bt_start_raw && !bt_start_ant;
49     wire enter_posedge = bt_enter_raw && !bt_enter_ant;
50
51 always @ (posedge CLOCK_50) begin
52     bt_start_ant <= bt_start_raw;
53     bt_enter_ant <= bt_enter_raw;
54 end
55
56 // --- EFEITO PISCA-PISCA (Para Explosão) ---
57 reg [24:0] contador_pisca;
58 always @ (posedge CLOCK_50) contador_pisca <= contador_pisca + 1;
59     wire pisca_lento = contador_pisca[24]; // Pisca a cada ~0.6 segundos
60
61 // --- MÁQUINA DE ESTADOS ---
62 always @ (posedge CLOCK_50 or posedge bt_reset) begin
63     if (bt_reset) begin
64         estado_atual <= ESTADO_SETUP;
65         senha_a_secreta <= 0;
66         senha_b_secreta <= 0;
67         tentativa_a_registrada <= 0;
68         tentativa_b_registrada <= 0;
69     end else begin
70         case (estado_atual)
71             ESTADO_SETUP: begin
72                 // Usa o pulso (posedge) ao invés do nível
73                 if (start_posedge) begin
74                     senha_a_secreta <= SW[17:14];
75                     senha_b_secreta <= SW[13:11];
76                     estado_atual <= ESTADO_JOGO_A;
77                 end
78             end
79
80             ESTADO_JOGO_A: begin
81                 if (time_over) estado_atual <= ESTADO_GAMEOVER;
82
83                 if (enter_posedge) begin
84                     tentativa_a_registrada <= SW[3:0]; // Grava
85                         tentativa A
86
87                     // Verifica se acertou a senha A
88                     if (SW[3:0] == senha_a_secreta) begin
89                         estado_atual <= ESTADO_JOGO_B;
90                     end

```

```

90         end
91     end
92
93     ESTADO_JOGO_B: begin
94         if (time_over) estado_atual <= ESTADO_GAMEOVER;
95
96         if (enter_posedge) begin
97             tentativa_b_registrada <= SW[2:0]; // Grava
98                 tentativa_B
99
100                // Verifica se acertou a senha B
101                if (SW[2:0] == senha_b_secreta) begin
102                    estado_atual <= ESTADO_VITORIA;
103                end
104            end
105
106        ESTADO_VITORIA: begin
107            // Trava aqui até resetar
108        end
109
110        ESTADO_GAMEOVER: begin
111            // Trava aqui até resetar
112        end
113    endcase
114
115 end
116
117 // --- INSTÂNCIAS ---
118
119 // 1. Gerador de Pulso de 1ms
120 // IMPORTANTE: Certifique-se que seu módulo gerador_pulso_ms gera um
121 // pulso de 1 ciclo (strobe),
122 // e não uma onda quadrada (50% duty cycle), para o cronômetro funcionar
123 // perfeitamente.
124 gerador_pulso_ms DIVISOR (
125     .clk(CLOCK_50),
126     .tick_1ms(tick_ms)
127 );
128
129 wire [3:0] wm, wd, wu, wdec;
130
131 // 2. Cronômetro Regressivo
132 Cronometer RELOGIO (
133     .clk(CLOCK_50),
134     .reset(bt_reset),
135     // O cronômetro conta apenas durante as fases de jogo
136     .start(estado_atual == ESTADO_JOGO_A || estado_atual ==
137         ESTADO_JOGO_B),
138     .game_won(estado_atual == ESTADO_VITORIA),
139     .tick_1ms(tick_ms),
140     .min_unidade(wm),
141     .seg_dezena(wd),
142     .seg_unidade(wu),
143     .ms_decimos(wdec),
144     .time_over(time_over)
145 );
146
147 // 3. Módulo de Dicas
148 dicas DICAS (

```

```

146     .senha_a(senha_a_secreta),
147     .senha_b(senha_b_secreta),
148     .tentativa_a(tentativa_a_registrada),
149     .tentativa_b(tentativa_b_registrada),
150     .fase_b_ativa(estado_atual == ESTADO_JOGO_B),
151     .hex_paridade(w_hex7_paridade),
152     .hex_maior_menor(w_hex6_dica),
153     .leds_barra_a(w_leds_a),
154     .leds_barra_b(w_leds_b)
155   );
156
157 // --- SAÍDAS VISUAIS ---
158
159 // DISPLAYS TEMPO (Se explodir/GameOver, eles piscam "00:00")
160 wire mostrar_display = (estado_atual == ESTADO_GAMEOVER) ? pisca_lento :
161   1'b1;
162
163 wire [6:0] h3, h2, h1, h0;
164 Segment_Display_7 D3 (.valor(wm), .hex(h3));
165 Segment_Display_7 D2 (.valor(wd), .hex(h2));
166 Segment_Display_7 D1 (.valor(wu), .hex(h1));
167 Segment_Display_7 D0 (.valor(wdec), .hex(h0));
168
169 assign HEX3 = mostrar_display ? h3 : 7'b1111111;
170 assign HEX2 = mostrar_display ? h2 : 7'b1111111;
171 assign HEX1 = mostrar_display ? h1 : 7'b1111111;
172 assign HEX0 = mostrar_display ? h0 : 7'b1111111;
173
174 // DISPLAY DICAS (HEX7 e HEX6)
175 assign HEX7 = w_hex7_paridade;
176 // HEX6 só acende durante o jogo
177 assign HEX6 = (estado_atual == ESTADO_JOGO_A || estado_atual ==
178   ESTADO_JOGO_B) ? w_hex6_dica : 7'b1111111;
179 assign HEX5 = 7'b1111111; // Apagado conforme especificação
180
181 // DISPLAY CUSTOMIZADO HEX4 (Mostra as tentativas inseridas)
182 // Se estiver no Game Over, piscar também!
183 wire mostrar_hex4 = (estado_atual == ESTADO_GAMEOVER) ? pisca_lento : 1'
184   b1;
185
186 wire [6:0] hex4_signals;
187
188 // Mapeamento conforme PDF Página 2 (Quadrado Superior para A, Inferior
189 // para B)
190 // Lógica invertida para display 7 segmentos (0 = aceso, 1 = apagado)
191 // Segmentos: 0(A), 1(B), 2(C), 3(D), 4(E), 5(F), 6(G)
192
193 // Senha A (4 bits): Segmentos 0, 1, 5, 6 (Topo, Sup Dir, Sup Esq, Meio)
194 assign hex4_signals[0] = ~tentativa_a_registrada[3]; // A
195 assign hex4_signals[1] = ~tentativa_a_registrada[2]; // B
196 assign hex4_signals[5] = ~tentativa_a_registrada[1]; // F
197 assign hex4_signals[6] = ~tentativa_a_registrada[0]; // G
198
199 // Senha B (3 bits): Segmentos 2, 3, 4 (Inf Dir, Base, Inf Esq)
200 assign hex4_signals[2] = ~tentativa_b_registrada[2]; // C
201 assign hex4_signals[3] = ~tentativa_b_registrada[1]; // D
202 assign hex4_signals[4] = ~tentativa_b_registrada[0]; // E
203
204 assign HEX4 = mostrar_hex4 ? hex4_signals : 7'b1111111;

```

```

202     // LEDS VERDES (Vitória)
203     // Acendem todos se ganhar
204     assign LEDG = (estado_atual == ESTADO_VITORIA) ? 9'b111111111 : 9'
205             b000000000;
206
207     // LEDS VERMELHOS (Barra de Progresso + Explosão)
208     // Lógica ajustada para o PDF:
209     // - Game Over: Pisca todos
210     // - Jogo A: Mostra progresso de A nos LEDs [3:0]
211     // - Jogo B: Mostra progresso de B nos LEDs [2:0]
212
213     assign LEDR = (estado_atual == ESTADO_GAMEOVER && pisca_lento) ? 18'
214             b1111111111111111 :
215             (estado_atual == ESTADO_JOGO_A) ? {14'b0, w_leds_a} :
216             (estado_atual == ESTADO_JOGO_B) ? {15'b0, w_leds_b} :
217             18'b0; // Apagados em Setup ou Vitória (padrão)
218
219 endmodule

```

b) Módulo de Cronômetro Regressivo

```

1 module Cronometer (
2     input clk,
3     input reset,
4     input start,
5     input game_won,
6     input tick_1ms,      // Pulso de milissegundo
7
8     output reg [3:0] min_unidade, // Minutos
9     output reg [3:0] seg_dezena, // Segundos (Dezena)
10    output reg [3:0] seg_unidade, // Segundos (Unidade)
11    output reg [3:0] ms_decimos, // Décimos (para HEX0)
12    output reg time_over       // Explodiu
13 );
14
15    reg contando;
16    // Contadores internos de precisão
17    reg [3:0] ms_unidade;
18    reg [3:0] ms_dezena;
19
20    always @ (posedge clk or posedge reset) begin
21        if (reset) begin
22            // COMEÇA EM 2:59 (Regressivo)
23            min_unidade <= 2;
24            seg_dezena <= 5;
25            seg_unidade <= 9;
26            ms_decimos <= 9;
27            ms_dezena <= 9;
28            ms_unidade <= 9;
29            time_over <= 0;
30            contando <= 0;
31        end else begin
32            if (start) contando <= 1;
33            if (game_won) contando <= 0;
34
35            // Se o tempo acabar (0:00:000)
36            if (min_unidade == 0 && seg_dezena == 0 && seg_unidade == 0 &&
37                ms_decimos == 0 && ms_dezena == 0 && ms_unidade == 0) begin
                    time_over <= 1;

```

```

38         contando <= 0;
39     end
40     else if (contando && tick_1ms && !time_over) begin
41         // Lógica de SUBTRAÇÃO (Decremento)
42         if (ms_unidade > 0) begin
43             ms_unidade <= ms_unidade - 1;
44         end else begin
45             ms_unidade <= 9;
46             if (ms_dezena > 0) begin
47                 ms_dezena <= ms_dezena - 1;
48             end else begin
49                 ms_dezena <= 9;
50                 if (ms_decimos > 0) begin
51                     ms_decimos <= ms_decimos - 1;
52                 end else begin
53                     ms_decimos <= 9;
54                     if (seg_unidade > 0) begin
55                         seg_unidade <= seg_unidade - 1;
56                     end else begin
57                         seg_unidade <= 9;
58                         if (seg_dezena > 0) begin
59                             seg_dezena <= seg_dezena - 1;
60                         end else begin
61                             seg_dezena <= 5; // Volta para 59s
62                             if (min_unidade > 0) begin
63                                 min_unidade <= min_unidade - 1;
64                             end
65                         end
66                     end
67                 end
68             end
69         end
70     end
71 end
72 endmodule

```

c) Módulo de Divisor de Frequência de 1000 Hz

```

1 module gerador_pulso_ms (
2     input clk,
3     output reg tick_1ms
4 );
5     // 50 MHz = 50.000.000 ciclos/segundo
6     // 1 ms = 1.000 Hz
7     // Contagem = 50.000.000 / 1.000 = 50.000 ciclos
8
9     reg [15:0] contador; // 16 bits cabem até 65535
10
11    always @(posedge clk) begin
12        if (contador == 50000 - 1) begin
13            contador <= 0;
14            tick_1ms <= 1; // Pulso de 1 ciclo!
15        end else begin
16            contador <= contador + 1;
17            tick_1ms <= 0;
18        end
19    end
20 endmodule

```

d) Módulo de Dicas

```

1 module dicas (
2     input [3:0] senha_a,           // Senha Correta A (4 bits)
3     input [2:0] senha_b,           // Senha Correta B (3 bits)
4     input [3:0] tentativa_a,      // Tentativa do Jogador A
5     input [2:0] tentativa_b,      // Tentativa do Jogador B
6     input fase_b_ativa,          // 0 = Jogando A, 1 = Jogando B
7
8     output reg [6:0] hex_paridade, // Para o HEX7
9     output reg [6:0] hex_maior_menor, // Para o HEX6
10    output reg [3:0] leds_barra_a,   // Barra de progresso A (LEDR 3-0)
11    output reg [2:0] leds_barra_b   // Barra de progresso B (LEDR 2-0)
12 );
13
14 // --- 1. Lógica da Paridade (HEX7) ---
15 // Soma todos os bits das senhas corretas (XOR reduzido)
16 // Se resultado 1 (Impar) mostra 1. Se 0 (Par) mostra 0.
17 wire paridade_bit = ^ {senha_a, senha_b};
18
19 always @(*) begin
20     case (paridade_bit)
21         1'b0: hex_paridade = 7'b1000000; // Mostra '0'
22         1'b1: hex_paridade = 7'b1111001; // Mostra '1'
23     endcase
24 end
25
26 // --- 2. Lógica Maior/Menor (HEX6) ---
27 always @(*) begin
28     hex_maior_menor = 7'b1111111; // Padrão: Apagado
29
30     if (fase_b_ativa == 0) begin
31         // Analisando Senha A
32         if (tentativa_a > senha_a)
33             hex_maior_menor = 7'b1001111; // Acende segmento 'a' (Topo/
34                                         // Teto) -> MAIOR
35         else if (tentativa_a < senha_a)
36             hex_maior_menor = 7'b1111001; // Acende segmento 'd' (Base/
37                                         // Chão) -> MENOR
38     end else begin
39         // Analisando Senha B
40         if (tentativa_b > senha_b)
41             hex_maior_menor = 7'b1001111; // MAIOR
42         else if (tentativa_b < senha_b)
43             hex_maior_menor = 7'b1111001; // MENOR
44     end
45 end
46
47 // --- 3. Lógica da Barra de Progresso (LEDR) ---
48
49 // Função auxiliar para contar bits iguais (XNOR)
50 integer i;
51 reg [2:0] contagem_a;
52 reg [2:0] contagem_b;
53
54 always @(*) begin
55     // Conta acertos em A
56     contagem_a = 0;
57     for (i = 0; i < 4; i = i + 1) begin
58         if (senha_a[i] == tentativa_a[i]) contagem_a = contagem_a + 1;
59
60     end
61 end
62
63 endmodule

```

```

57         end
58
59     // Conta acertos em B
60     contagem_b = 0;
61     for (i = 0; i < 3; i = i + 1) begin
62         if (senha_b[i] == tentativa_b[i]) contagem_b = contagem_b + 1;
63     end
64
65     // Converte contagem em Barra (Thermometer Code) para A
66     case (contagem_a)
67         3'd0: leds_barra_a = 4'b0000;
68         3'd1: leds_barra_a = 4'b0001;
69         3'd2: leds_barra_a = 4'b0011;
70         3'd3: leds_barra_a = 4'b0111;
71         3'd4: leds_barra_a = 4'b1111;
72         default: leds_barra_a = 4'b0000;
73     endcase
74
75     // Converte contagem em Barra para B
76     case (contagem_b)
77         3'd0: leds_barra_b = 3'b000;
78         3'd1: leds_barra_b = 3'b001;
79         3'd2: leds_barra_b = 3'b011;
80         3'd3: leds_barra_b = 3'b111;
81         default: leds_barra_b = 3'b000;
82     endcase
83 end
84 endmodule

```

e) Módulo de Comparação

```

1 module comparador(
2     input tentativaA ,
3     input A_Pin ,
4     input tentativaB ,
5     input B_Pin ,
6     input modoB ,           // 0=A , 1=B
7     output reg [1:0] resultado
8 );
9     always @(*) begin
10         if (modoB == 1'b0) begin
11             // Comparação A
12             if (tentativaA == A_Pin)
13                 resultado = 2'b00; // acerto
14             else
15                 resultado = 2'b01; // erro
16         end else begin
17             // Comparação B
18             if (tentativaB == B_Pin)
19                 resultado = 2'b00; // acerto
20             else
21                 resultado = 2'b01; // erro
22         end
23     end
24 endmodule

```