

## 计算机组成原理模拟试题

模拟试题给出一些综合型的试题及其解答，旨在给大家明示综合题型的规范解法，以帮助大家在以后考试中能够比较完整、准确、简洁地答题。

需要特别说明的是，虽然模拟试题中的大部分题目是取自近几个学期以来我校本课程的半期考和期末考的原试题，但它毕竟只涉及到本课程的一部分知识点，如果单靠做模拟试题来代替常规的学习，是不全面和没有系统性的。因此，要学好本课程，还需要脚踏实地认真地学，为后续课程的学习打好坚实的基础。

## 一、简答题（每个小题 5 分）


1. 设某浮点数基值为 2，阶符 1 位，阶码 3 位，数符 1 位，尾数 7 位，阶码和尾数均用补码表示，尾数采用规格化形式。分析它所能表示的最大正数，最大负数是多少？

**答：**它所能表示的最大正数为  $2^7-1$  [ 或 127 ] ； [ 2 分 ]

最大负数是  $-(2^{-9}+2^{-15})$  [ 或 -0.00195 ] 。 [ 3 分 ]

2. 已知某小型机字长为 16 位，主存按字编址，其双操作数指令的格式如下，其中：OP 为操作码，R 为通用寄存器地址。试说明下列情况下能访问的最大主存区域有多少机器字？

(1) A 为直接地址 (2) A 为间接地址



**答：**(1) 256 个机器字 [ 注：可直接寻址的地址有 8 位 ] ； [ 2 分 ]

(2) 65536 个机器字 [ 3 分 ]

[注：指令的地址字段给出操作数地址的地址是 8 位，

从内存取出的操作数地址是 16 位，与字长相同]。

3. 简述变址寻址方式寻找操作数的过程。

**答：**按指令中地址码字段所指示的变址寄存器，从该变址寄存器读取内容，再与指令中地址码字段中的位移量相加，得出操作数的有效地址，然后到内存的该地址单元中读取信息即操作数。 [ 意思对了可得满分，答不完整则酌情扣分。 ]

4. 在补码加减交替除法运算中，什么情况下上商 1，什么情况下上商 0？下一步做何操作？（注：最后一步商恒置 1 不算在内）

**答：**(伪)余数  $[r_{i+1}]$  与除数  $[Y]_{\text{补}}$  同号：上商 1，下一步(伪)余数左移，再与  $[-Y]_{\text{补}}$  相加；

(伪)余数  $[r_{i+1}]$  与除数  $[Y]_{\text{补}}$  异号：上商 0，下一步(伪)余数左移，再与  $[Y]_{\text{补}}$  相加。

[ 每个 2.5 分 ]

5. 微指令的基本格式由哪两部分组成？请说明它们各自的基本作用。

**答：**微指令的基本格式由以下两部分组成： [ 每部分 2.5 分 ]

① 微操作控制字段，描述指令的微操作；


② 顺序控制字段，给出后继微地址的形成信息。

6. 简述程序中断控制方式下 I/O 中断的全过程（即中断的五个阶段）。

**答：**中断全过程主要包括：中断请求、中断判优、中断响应、中断处理、中断返回。（其中中断处理包括准备部分、处理部分和结尾部分。） [ 每阶段 1 分 ]

二、已知某机的部分数据通路如下图所示。现假定补码表示的两个整数 X 和 Y 已分别在 R1 和 R2 中，请写出完成下列功能所需的操作步骤及其所需的微操作控制信号：

- (1)  $R1 + R2 \rightarrow R1$ ; (15 分)
- (2)  $R1 + 1 \rightarrow R1$  ;
- (3)  $2R1 - R2 \rightarrow R1$  ;



注：

- ①  $C_0$  为加法器的最低位进位输入；
- ②  $CPR1$  和  $CPR2$  分别为寄存器 R1 和 R2 接收数据的时钟脉冲；
- ③ 其它控制信号为选择器选择控制信号；
- ④ 不考虑运算溢出问题。

[解]

- (1)  $R1 \rightarrow A, R2 \rightarrow B, CPR1$  [或:  $R1 \rightarrow B, R2 \rightarrow A, CPR1$ ]

[ 5 分, 如果少写了  $CPR1$  扣 2 分, 少写其中两个则不得分; 多写了  $CPR2$  扣 1 分 ]

- (2)  $R1 \rightarrow A, C_0, CPR1$  [或:  $R1 \rightarrow B, C_0, CPR1$ ]

[ 5 分, 多写  $CPR2$  再扣 1 分 ]

- (3) ①  $R1 \rightarrow A, R1 \rightarrow B, CPR1$

- ②  $R1 \rightarrow A, \overline{R2} \rightarrow B, C_0, CPR1$


[ 5 分, 如果两步合为一步写 (或未分清步骤) 扣 2 分;

如果第一步多写了  $C_0$  扣 1 分; 如果第二步少写  $C_0$  扣 1 分;

每一步中每多写一个  $CPR2$  扣 1 分 ]

三、一个简单的运算器如下图所示，数据用补码表示。问：


- (1) 当作加法运算 (即  $X \leftarrow X + Y$ ) 时，应给该运算器提供哪些控制信号？
- (2) 当作减法运算 (即  $X \leftarrow X - Y$ ) 时，应给该运算器提供哪些控制信号？ (10 分)



- [解] (1)  $X \rightarrow F, Y \rightarrow F, F \rightarrow X, CPx$  [5 分。没写  $CPx$  不得分]

- (2)  $X \rightarrow F, \overline{Y} \rightarrow F, F \rightarrow X, 1 \rightarrow F, CPx$  [5 分。少写  $1 \rightarrow F$  扣 3 分, 没写  $CPx$  不得分]

四、一个简单的运算器如下图所示， $X_3 \sim X_0, Y_3 \sim Y_0$  为输入数据(补码表示的整数)， $Z_3 \sim Z_0$  为输出数据， $C_0$  为最低进位，试写出该运算器完成下列运算所需的控制信号。 (10 分)



$Z = Y+X$	
$Z = Y-X$	
$Z = Y$	
$Z = Y+1$	
$Z = Y-1$	

[解]

运 算	$S_1 S_0 C_0$
$Z = Y+X$	010
$Z = Y-X$	101
$Z = Y$	000
$Z = Y+1$	001
$Z = Y-1$	110

[每项 2 分]

五、某计算机字长为 16 位，主存地址空间大小为 64KB，按字节编址。现有一条字操作的加法指令：ADD (R2)+, (R1) ；逗号前为目的操作数(自增型)，逗号后为源操作数。若在该指令执行之前，一些寄存器和内存单元里的数据如下图左所示，则在该加法指令执行之后，这些寄存器和内存单元里的数据是多少？请填在下图右中。（5 分）


指令执行前		指令执行后		【解】 [每个 1 分]
R1	1000 H	R1	H	1000 H
R2	1200 H	R2	H	1202 H
1000H	1100 H	1000H	H	1100 H
1100H	1200 H	1100H	H	1200 H
1200H	2000 H	1200H	H	3100 H

六、用 2K×4 / 片 的静态 RAM 芯片组建一个容量为 4K×8、地址范围为 2000H～2FFFH 的内存。要求画出逻辑电路图，并写出各芯片的片选信号的逻辑表达式（全地址译码）。

注：外部电路提供：地址线  $A_{15\sim0}$ ；数据线  $D_{7\sim0}$ ；控制线  $\overline{MEM}$  和  $R/\overline{W}$  。


当  $\overline{MEM}=0$  且  $R/\overline{W}=1$  时存储器读操作；当  $\overline{MEM}=0$  且  $R/\overline{W}=0$  时存储器写操作。

RAM 芯片中， $\overline{CE}$  为片选信号, 低电平有效； $\overline{WE}$  为读写控制(高电平读，低电平写)



(10 分)

[解] 所设计的逻辑电路图如下：



其中，片选逻辑：

$$\overline{CS_{U0}} = \overline{A_{15} A_{14} A_{13} A_{12} A_{11}} (\overline{MEM})$$


$$\overline{CS_{U2}} = \overline{A_{15} A_{14} A_{13} A_{12} A_{11}} (\overline{MEM})$$

[ 片选信号和逻辑 4 分，芯片数 1 分，地址线 1 分，数据线 2 分，控制线 2 分 ]

七、模型机的 CPU 及内存的简图如下图所示。请根据下图写出：

- (1) 实现  $DR \rightarrow IR$  功能所需的微操作序列；
- (2) 实现  $AX+BX \rightarrow AX$  功能所需的微操作序列；
- (3) 假定经计算后得到的操作数的地址已存放在 T 寄存器中，写出把操作数从内存取到 DR 寄存器所需的微操作序列；

要求：微操作序列中每一步微操作写出其功能说明及所需的微命令。（10 分）




[解]

	微操作功能说明	所需的微操作控制信号
(1)	① $DR \rightarrow IR$	$DR \rightarrow IB, IRin$ [2 分]
(2)	① $BX \rightarrow S$	$BX \rightarrow IB, Sin$
	② $AX+S \rightarrow T$	$AX \rightarrow IB, ADD, Tin$ [4 分]
	③ $T \rightarrow AX$	$T \rightarrow IB, AXin$
(3)	① $T \rightarrow AR$	$T \rightarrow IB, ARin$
	② $AR \rightarrow AB \rightarrow MAR$ , 读内存	$AR \rightarrow AB, MMRD$ [4 分]
	③ $MDR \rightarrow DB \rightarrow DR$	$DB \rightarrow DR, DRin$

八、某输出设备的接口逻辑结构如下图所示，请说明：


- (1) 该输出接口包含多少个端口？
- (2) 各个端口的地址分别由图中哪（些）个编号（①—⑤）的电路确定？
- (3) 数据缓冲寄存器和状态寄存器起什么作用？（10 分）



[解]

- (1) 2 个端口; [3 分]  
(2) 都是由编号为 1 的电路确定; [3 分]  
(3) 数据缓冲寄存器用于接收 CPU 输出的数据, 状态寄存器用于表示输出设备的工作状态。 [4 分]

九、某计算机的 I/O 地址为 8 位 ( $A_{7-0}$ ), 其二极管显示及其接口电路如下图所示。



假定 I/O 地址译码的输出逻辑是  $CS = \overline{A_7} \overline{A_6} \overline{A_5} \overline{A_4} \overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} (I/O)(R/W)$ , 则:

- (1) 该 I/O 的接口地址 (端口地址) 为 \_\_\_\_\_ H; [D7 3 分]  
(2) 若要使二极管显示 “00101011” (1 亮, 0 熄), CPU 应向该端口的数据缓冲寄存器输出数据 \_\_\_\_\_ H; [2B 3 分]  
(3) 根据 I/O 地址译码的输出逻辑推断, CPU 向该端口输出数据时, 控制总线上将出现什么样的控制信号, 其电平是高电平还是低电平?

答: (3)  $\overline{I/O}$  和  $\overline{R/W}$  控制信号, 它们都是低电平。 [4 分]

十、设一个组相联方式的 Cache 由 64 个块构成, 每组包含 4 个块。主存包含 4096 个块, 每块由 128 个字组成。访存地址为字地址。求:

- (1) 主存地址有多少位? Cache 地址有多少位?  
(2) 画出 Cache 和主存的地址格式, 以及地址格式中每一部分的位数。 (10 分)

- [解] (1) 主存地址 19 位, Cache 地址 13 位; [4 分]  
(2) Cache 地址格式:

组号 (4 位)	块号 (2 位)	块内地址 (7 位)
----------	----------	------------

[3 分]

主存地址格式:

区号 (6 位)	组号 (4 位)	块号 (2 位)	块内地址 (7 位)
----------	----------	----------	------------

[3 分]

十一、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为 16MB，主存（物理）地址空间大小为 1MB，页面大小为 4KB。系统运行到某一个时刻时，页表的部分内容如图所示，图中的实页号为十六进制形式。请回答下列问题。

(1) 虚拟地址共有几位，哪几位表示页号？物理地址共有几位，哪几位表示物理页号？

(2) 虚拟地址 001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？ (15 分)

虚页号	有效位	实页号	.....
0	1	06	.....
1	1	04	.....
2	1	15	.....
3	1	02	.....
4	0	—	.....
5	1	2B	.....
6	0	—	.....
7	1	32	.....

### 页表的部分内容

**[解]**

(1) 虚拟地址空间大小为 16MB=2<sup>24</sup>B，故虚地址共 24 位。其中高 12 位为虚页号，低 12 位为页内地址。[5 分]

物理地址空间大小为 MB=220B，故内存物理地址共 20 位。其中高 8 位为实页号，低 12 位为页内地址。 [5 分]

虚拟地址	虚页号 (12 位)	页内地址 (12 位)
物理地址	实页号 (8 位)	页内地址 (12 位)

(2) 虚拟地址 001C60H 的低 12 位 C60H 为页内地址，高 12 位 001H 为虚页号。由页表可知，虚页号 001H 对应的有效位为 1，故该页已调入主存，主存页号为 04H。故主存地址为 04C60H。 [5 分]

十二、已知 $[X]_{\text{补}}=0.1110$ ， $[Y]_{\text{补}}=1.0011$ ，请用 Booth 乘法（补码一位乘法比较法）计算 $[X \times Y]_{\text{补}}$ （要求列出算式）。 （10 分）

**[解]**

$[X]_{\text{补}}=00.1110 \rightarrow B$  寄存器,  $[Y]_{\text{补}}=1.0011 \rightarrow C$  寄存器,  $0 \rightarrow A$  寄存器(累加器)

$$[-X]_{\text{补}} = 11.0010$$

	A 寄存器	C 寄存器	说明
第 1 步	$  \begin{array}{r}  0\ 0.0\ 0\ 0\ 0 \\  +[-X]_{\text{补}}\ 1\ 1.0\ 0\ 1\ 0 \\  \hline  1\ 1.0\ 0\ 1\ 0 \\  \rightarrow 1\ 1.1\ 0\ 0\ 1 \\  +0\ 0\ 0.0\ 0\ 0\ 0 \\  \hline  1\ 1.1\ 0\ 0\ 1 \\  \rightarrow 1\ 1.1\ 1\ 0\ 0  \end{array}  $	$  \begin{array}{r}  1.0\ 0\ 1\ 1\ 0 \\  0\ 1\ 0\ 0\ 1\ 1 \\  1\ 0\ 1\ 0\ 0\ 1  \end{array}  $	$C_4C_5 = 10, +[-X]_{\text{补}}$ 部分积右移一位 $C_4C_5 = 11, +0$ 部分积右移一位



第 3 步	{	$+ [X]_{\text{补}}$	0 0.1 1 1 0		$C_4C_5 = 01, + [X]_{\text{补}}$
			0 0.1 0 1 0		
		$\rightarrow$	0 0.0 1 0 1	0 1 0 1 <u>0 0</u>	部分积右移一位
第 4 步	{	$+ 0$	0 0.0 0 0 0		$C_4C_5 = 10, + [-X]_{\text{补}}$
			0 0.0 1 0 1		
		$\rightarrow$	0 0.0 0 1 0	1 0 1 0 <u>1 0</u>	部分积右移一位
第 5 步	{	$+ [-X]_{\text{补}}$	1 1.0 0 1 0		$C_4C_5 = 10, + [-X]_{\text{补}}$
			1 1.0 1 0 0		
		$\therefore [X \times Y]_{\text{补}} =$	1.01001010		

**[ 评分标准:**

上述每 1 步 2 分。如果某步骤运算出错, 则后续计算的各步骤如果其判断位和加数正确的话每步可得 1 分;

如果乘数与被乘数颠倒了做, 扣 3 分。]