# 西南交通大学 XXXX-XXXX 学年第 X 学期考试试卷

Ì	果程代	.码	课程	≧名称 <u>·</u> i	十算机组	且成原理	考试	时间 <u>1</u>	20 分钟
	题号		=	Ξ	四	五	六	七	总成绩
	得分								
Ĺ									
	阅卷教	师签字:_							
主意	· 不可	使用计算器	器、文曲	星等工具	、,不自常	<b></b>			
-,	码制与	计算(10	分)						
	己知整	数的补码[	[X] <sub>补</sub> =1, 1	000, [Y	] <sub>* </sub> =0, 01]	10 (二进	注制),求	<b>:</b> :	
	[X]	]原=	, [-	-X] *h=		,[2X] <sub>补</sub> =		, [X/2	2] 补=
	[Y]	] 原=	, [-	-Y] <sub>}</sub> =		, [2Y] *ト=		, [2X	] 真值 <sup>=</sup>
	[X-	+Υ] <sub>ネト</sub> =		(不必列日	出算式),	[X-Y]	] <sub>补</sub> =	(	不必列出算式
_,	单项选	择题(30	分,每小	.题 2 分)	ı				
	答案填	写处: _				_ (1	-10 题)		答案填在其
		<del>-</del>		_	(11-15	题)		它地方	
1.	一个与	字节的二进	制位数是	<u>=</u>					
	Α.	8	B. 10	3					
	С.	32	D. =	j CPU 的气	字长有关				
2.	在浮点	点数编码表	示中,_	在机	器数中で	下出现,是	是隐含的	0	
	Α.	阶码	B. 焆	数					
	С.	基数	D. 农	于号					
3.	整数的	的8位补码	1001001	1 等值扩	展为 16	位后,其	机器数)	p。	
	Α.	10000000	1001001	1 B.	0000000	01001001	1		
	С.	11111111	1001001	1 D.	1111111	10110110	1		
4.	指令系	系统中采用	不同寻址	上方式的	目的主要	是。			
	Α.	实现存储	程序和程	是序控制	B. 缩	短指令长	度、提高	5编程灵活	<b>i性</b>
	С.	可直接访	问外存		D. 提	供扩展操	作码并陷	<b>译低指令译</b>	经码难度
5.		数的地址存							
	С.	直接寻址		В.	寄存器哥	<b>早</b> 址			
	Α.	相对寻址		D.	寄存器间	]接寻址			

"计算机组成原理"模拟试卷。题目共七大题。第1页

6.	加法器采用并行进位的目的是。
	A. 增加逻辑运算的功能 B. 简化加法器的设计
	C. 提高加法器的运算速度 D. 上述 ABC 三者都对
7.	与组合逻辑控制器相比,微程序控制器的特点是。
	A. 不易扩充 B. 电路不规整
	C. 运行速度快 D. 便于设计与扩充
8.	若 CPU 要以程序查询的方式从某输入设备输入数据,则在每次输入数据之前需要先查
	询其 I/0 接口的。
	A. 寻址逻辑(地址译码)部件 B. 状态寄存器
	C. 数据缓冲寄存器 D. 中断控制逻辑
9.	在多级存储体系中, "cache——主存"结构的作用是解决的问题。
	A. 主存容量不足 B. 主存与辅存速度不匹配
	C. 辅存与 CPU 速度不匹配 D. 主存与 CPU 速度不匹配
10.	. 静态半导体存储器 SRAM。
	A. 不需要进行刷新 B. 芯片内部已有自动刷新逻辑
	C. 断电后仍能保存内容不变 D. 在工作过程中,存储内容静止不变
11.	. 中断的概念是指。
	A. 暂停 CPU 运行 B. 暂停正在运行的程序
	C. 暂停对内存的访问 D. 暂停使用系统总线
12.	. DMA 方式是在之间建立一条直接数据通路。
	A. I/O 设备和主存 B. 两个 I/O 设备
	C. I/O 设备和 CPU D. CPU 和主存
13.	. 如果两个微命令是互斥的,则它们。
	A. 不能为同一条机器指令所使用
	B. 不可编排在微指令的相同编码字段里
	C. 应尽量编排在微指令的相同编码字段里
	D. 应尽量编排在微指令的不同编码字段里
14.	
	A. 指令周期 B. CPU 工作周期 C. 共祝 周期 D. 共祝 Blych 密度
1 =	C. 节拍周期 D. 节拍脉冲宽度
15.	,运算下溢指的是。
	A. 运算结果的最低有效位产生了错误
	B. 运算结果的绝对值小于机器所能表示的最小绝对值
	C. 运算的结果小于机器所能表示的最小负数
	D. 运算的结果小于机器所能表示的最小正数


## 三、简答题(15分)

1. 设某浮点数其基数为 2, 阶码 4 位(含阶符 1 位), 尾数 8 位(含数符 1 位), 阶码和尾数均用补码表示, 尾数采用规格化形式。求该浮点数格式所能表示规格化数的最小正数和最小负数的真值(用十六进制表示)。

2. 简述基址寻址方式寻找操作数的过程。

3. 设主存的容量为 512MB, Cache 的容量为 256KB, 主存和 Cache 都按字节编址, 按 256B 划分块。若主存与 Cache 采用直接映像方式, 求: (1) 主存地址分为哪几部分, 每部分有多少位(画出其地址格式)? (2) 主存 1B96E8C3H 号单元可映射到 Cache 中哪个单元?

四、某计算机的数码显示器接口电路如下图所示,其 I/O 地址译码逻辑为:




 $CS=A_7A_6A_5\overline{A_4}A_3A_2\overline{A_1}A_0 (\overline{MREQ})(R/\overline{W})$ ,

- 问: (1) 该 I/O 接口中包含多少个 I/O 端口,端口的地址是多少? ; H:
- (2) 若要使数码管显示数字"3", CPU 应向数据缓冲寄存器端口输出的十六进制数据是多少。\_\_\_\_\_\_H。 (10分)

## 五、模型机的 CPU 及内存的简图如下图所示。请根据下图写出:

- (1) 实现 PC→AR 功能所需的微操作序列;
- (2) 实现 AX-DR→AX 功能所需的微操作序列;
- (3) 假定某指令的操作数的地址在 BX 寄存器中,写出把操作数从内存取到 DR 寄存器中所需的微操作序列;

要求:微操作序列中每一步微操作写出其功能说明及所需的微命令。 (15分)



## [解]


	微操作功能说明	所需的微操作控制信号
(1)	1)	
(2)	1)	
	2	
	3	
(3)	1	
	2	
	3	

六、用 2K×4 / 片 的静态 RAM 芯片组建一个容量为 4K×8、地址范围为 0000H~0FFFH 的 内存。要求画出逻辑电路图,并写出各芯片的片选信号的逻辑表达式。

注: 外部电路提供: 地址线  $A_{12-0}$ ; 数据线  $D_{7-0}$ ; 控制线  $\overline{\text{MEM}}$  和  $R/\overline{W}$  。

当 MEM=0 且 R/W=1 时存储器读操作; 当 MEM=0 且 R/W=0 时存储器写操作。

RAM 芯片中, CE 为片选信号, 低电平有效; WE 为读写控制(高电平读, 低电平写)



七、已知[X]<sub>补</sub>= 0.1110, [Y]<sub>补</sub>=1.0011, 请用 Booth 乘法计算[X×Y]<sub>补</sub>, 要求写出运算步骤。 (10 分)

## 西南交通大学 XXXX-XXXX 学年第 X 学期模拟试卷答案及评分标准

# 一、码制与计算(10分,每个1分)

1, 1000, 0, 1000 1, 0000 1, 1100

0,0110, 1,1010 0,1100 -10000

1, 1110 1, 0010

#### 二、单项选择(30分,每小题2分)

ACCBD CDBDA BACCB

### 三、简答题(15分,每小题5分)

1. 最小正数: 0.008H [二进制: (0.1)<sub>2</sub> \* 2<sup>-1000</sup> = 0.0000 0000 1] (2分) 最小负数: -80H [二进制: -(1.0)<sub>2</sub> \* 2<sup>0111</sup> = -1000 0000 ] (3分)

- 2. 按指令中地址码字段所指示的基址寄存器,从该基址寄存器读取内容,再与指令中地址码字段中的位移量相加,得出操作数的有效地址,然后到内存的该地址单元中读取信息即操作数。 [ 意思对了可得满分,答不完整则酌情扣分。]
  - 3. (1) 主存的地址分为区号、组号和组内地址3个部分,其地址位数分别为11位、10位和8位。

11 位	10 位	8 位	
区号	块号	块内地址	(3分)

(2) 主存 1B96E8C3H 号单元可映射到 Cache 中 2E8C3H 号单元。 (2分)

#### 四、(10分)

(1) 1个; 0EDH (6分) (2) 3AH (01111010B) (4分)


#### 五、(15分)

	微操作功能说明	所需的微操作控制信号	
1	PC→AR	PC→IB, ARin	(3分)
1	DR→S	DR→IB, Sin	
2	AX+S+1→T	$AX \rightarrow IB$ , $S \rightarrow \Sigma B$ , $C_0$ , Tin	(6分)
3	T→AX	T→IB, AXin	
1	BX→AR	BX→IB, ARin	
2	AR→AB→MAR, 读内存	AR→AB, MMRD	(6分)
3	MDR→DB→DR	DB→DR, DRin	
	<ol> <li>3</li> <li>1</li> <li>2</li> </ol>	① PC→AR ① DR→S ② AX+¬S+1→T ③ T→AX ① BX→AR ② AR→AB→MAR,读内存	① PC→AR PC→IB, ARin ① DR→S DR→IB, Sin ② AX+S+1→T AX→IB, S→ΣB, Co, Tin ③ T→AX T→IB, AXin ① BX→AR BX→IB, ARin ② AR→AB→MAR, 读内存 AR→AB, MMRD

#### 六、(共10分)

芯片数1分,片选逻辑4分,地址线2分,数据线2分,控制线1分。


$$\overline{CS}_{U0} = \overline{MEM} + A_{11} 
\overline{CS}_{U2} = \overline{MEM} + \overline{A}_{11}$$



#### 七、(共10分)

#### [解]

[X] $^{\lambda}$ =00.1110→B 寄存器, [Y] $^{\lambda}$ =1.0011→C 寄存器, 0→A 寄存器(累加器) [-X] $^{\lambda}$ =11.0010



上述每1步2分。

如果某步骤运算出错,则后续计算的各步骤如果其判断位和加数正确的话每步可得 1.5 分;如果乘数与被乘数颠倒了做,扣 2 分。