# รหัสวิชา 30127-2004 (2-3-3) ดิจิทัลและไมโครคอนโทรลเลอร์

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

- 1. การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์จากแหล่งกำเนิด สัญญาณภายใน
  - 1.1 การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์ใน Keil uVision3
  - 1.2 การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์ใน XC8
  - 1.3 การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์ใน avr GCC
- 2. การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายในของ Timer/Counter เพื่อสร้าง ฐานเวลาจริง
- 2.1 การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายในของ AT89C51ED2 เพื่อสร้าง ฐานเวลาจริง
- 2.2 การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายในของ PIC16F887 เพื่อสร้างฐาน
- 2.3 การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายในของ ATMEGA32 เพื่อสร้าง ฐานเวลาจริง

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

- 4. การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์จากแหล่งกำเนิด สัญญาณภายใน
  - 4.1 การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์ใน Keil uVision3

ไมโครคอนโทรลเลอร์ AT89C51ED2 มีแหล่งกำเนิดสัญญาณการอินเทอร์รัปต์ภายในจำนวน 4 แหล่งได้แก่ Timer/Counter 0 , 1 , 2 และ UART ซึ่งมีรีจิสเตอร์ที่เกี่ยวข้องกับการอินเทอร์รัปต์ จากแหล่งกำเนิดภายในดังนี้

4.1.1 การอินเทอร์รัปต์จาก Timer/Counter 0 มีรีจิสเตอร์ที่เกี่ยวคือ TCON , IE และ IP

TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

#### IE: INTERRUPT ENABLE REGISTER. BIT ADDRESSABLE.

| E. | Dailso all interrupt IE. 20 - In interrupt is substantially adult of the control of the c

\*User software should not write 1s to reserved bits. These bits may be used in future MCS-51 products to invoke new features. In that case, the reset or inactive value of the new bit will be 0, and its active value will be 1.

## IP: INTERRUPT PRIORITY REGISTER. BIT ADDRESSABLE.

| 10 to the 50, the corresponding metrops may always must use on a 1 trace of the property of

\*User software should not write 1s to reserved bits. These bits may be used in future MCS-51 products to invoke new features. In that case, the reset or inactive value of the new bit will be 0, and its active value will be 1.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

- 4.1.2 การอินเทอร์รัปต์จาก Timer/Counter 1 มีรีจิสเตอร์ที่เกี่ยวข้อง คือ TCON , IE และ IP เช่นเดียวกับการใช้งานการอินเทอร์รัปต์จาก Timer/Counter 0
- 4.1.3 การอินเทอร์รัปต์จาก Timer/Counter 2 มีรีจิสเตอร์ที่เกี่ยวคือ TCON2 , IE และ IP

#### T2CON: TIMER/COUNTER 2 CONTROL REGISTER. BIT ADDRESSABLE

8052 Only

 TF2
 EXF2
 RCLK
 TCLK
 EXEN2
 TR2
 C/T2
 CP/RIZ

 TF2
 T2CON.7 Timer 2 overflow flag set by bandware and an account of the product of th

| TF2 | ESF2 | RCLK | TCLK | ESFN2 | TR2 | O7 2 | DVPHLY |
| T2CON. 7 Timer 2 overflow flag set by hardware and cleared by software. TF2 cannot be set when either RCLK = 1 or CLK = 1

EXF2 | T2CON. 6 Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EK, and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt or inentic EXPF must be cleared by software.

RCLK | T2CON. 5 | Receive clock flag. When set, causes the Serial Port to use Timer 2 overflow pulses for its receive clock in model 1 & RCLK → 0 causes Timer 1 overflow to be used for the receive transmit clock in model 1 & RCLK — 0 causes Timer 1 overflow to be used for the reteive transmit clock.

EXEN2 | T2CON. 3 Timer 2 external enable flag. When set, allows a capture or reload to occur as a result of

EXEN; TGON, 3 Timer 2 external enable flag. When set, allows a optime or reload to occur as a seasit of negative transition on TEX if Timer 2 is not being used to clock the Serial Port. EXEND = 0 causes Timer 2 is not being used to clock the Serial Port. EXEND = 0 causes Timer 2 is not being used to clock the Serial Port. EXEND = 0 causes Timer 2 is not being used to clock the Serial Port. CVT TOON. 1 Timer or Countre for Timer 2. A logic Latest the Timer.

CP/RIZ TCON. 0 Timer or Countre select on the Timer 2 is the Timer of Countre select on the Timer of the Countre folial segle triggered.

CP/RIZ TCON. 0 Capture/Reload flag. When set, captures will occur on negative transitions at TEX if the Timer of Countre selection of the Timer is foreign on the Timer is official on timer in Countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is decoded to Artic-Reload on timer 2 countre in the Timer is the Timer 2 country in the Timer 2 countre in the Timer is the Timer 2 countre in the Timer 2 co

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

4.1.4 การอินเทอร์รัปต์จาก UART มีรีจิสเตอร์ที่เกี่ยวข้องคือ SCON , TCON2 , IE และ IP

## SCON: SERIAL PORT CONTROL REGISTER. BIT ADDRESSABLE.

SM0 SM1 SM2 REN TB8 RB8 TI RI

SCON. 7 Serial Port mode specifier, (NOTE 1).

SCON. 6 Serial Port mode specifier, (NOTE 1).

SCON. 5 Enables the multiprocess communication feature in modes 2.8.3. In mode 2 or 3, if SM2 is set to 1 then RI will not be activated if the received 9th data bit (RBs) is 0. In mode 1, if SM2 = 1 then RI will not be activated if a valid stop bit was not received. In mode 0, SM2 should be 0. (Sec Table 5).

REN SCON. 4 Set/Cleared by software to Enable/Disable reception

TBS SCON. 3 The 9th bit that will be transmitted in modes 2 & 3. Set/Cleared by software.

RBS SCON. 2 In modes 2 & 3, is the 9th data bit that was received. In mode 1, if SM2 = 0, RB8 is the stop bit that was received. In mode 0, RB8 is not used.

TI SCON.1 Transmit interrupt flag. Set by hardware at the end of the 8th bit time in mode 0, or at the beginning of the stop bit in the other modes. Must be cleared by software.

RI SCON. 0 Receive interrupt flag. Set by hardware at the end of the 8th bit time in mode 0, or halfway through the stop bit time in the other modes (except see SM2). Must be cleared by software.

การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณ ภายในด้วยไมโครคอนโทรลเลอร์ AT89C51ED2 โดยใช้โปรแกรม Keil uVision3

```
    การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก Timer/Counter 0 void function_name () interrupt 1{
        statement instruction;
    }
    2. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก Timer/Counter 1 void function_name () interrupt 3{
        statement instruction;
```

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

```
3. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก UART void function_name () interrupt 4{
    statement instruction;
}
4. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก Timer/Counter 2 void function_name () interrupt 5{
    statement instruction;
}
```

Digital And Microcontroller


# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

4.2 การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์ใน XC8

Digital And Microcontroller


ไมโครคอนโทรลเลอร์ PIC16F887 มีแหล่งกำเนิดสัญญาณการอินเทอร์รัปต์ภายในจำนวน 9 แหล่งได้แก่ Timer/Counter 0, 1, 2, Comparator, ADC, EEPROM, CCP, EUSART และ MSSP โดยมีรีจิสเตอร์ที่เกี่ยวข้องกับการอินเทอร์รัปด์จากแหล่งกำเนิดภายในดังกล่าวดังนี้

4.2.1 การอินเทอร์รัปต์จาก Timer/Counter 0 มีรีจิสเตอร์ที่เกี่ยว คือ INTCON



# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

4.2.2 การอินเทอร์รัปด์จาก Timer/Counter 1 มีรีจิสเตอร์ที่เกี่ยวข้องคือ INTCON , PIE1 และ PIR1 REGISTER 24: PIEI: PERIPHERAL INTERRUPT ENABLE REGISTER 1



# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

4.2.3 การอินเทอร์รัปต์จาก Timer/Counter 2 มีรีจิสเตอร์ที่เกี่ยวข้องคือ INTCON , PIE1 และ PIR1

4.2.4 การอินเทอร์รัปต์จาก ADC มีรีจิสเตอร์ที่เกี่ยวข้องคือ INTCON , PIE1 และ PIR1


4.2.5 การอินเทอร์รัปต์จาก UART มีรีจิสเตอร์ที่เกี่ยวข้องคือ INTCON , PIE1 และ PIR1


4.2.6 การอินเทอร์รัปต์จาก MSSP มีรีจิสเตอร์ที่เกี่ยวข้องคือ INTCON , PIE1 และ PIR1

4.2.7 การอินเทอร์รัปต์จาก CCP1 มีรีจิสเตอร์ที่เกี่ยวข้องคือ INTCON, PIE1 และ PIR1
 4.2.8 การอินเทอร์รัปต์จาก CCP2 มีรีจิสเตอร์ที่เกี่ยวข้อง INTCON, PIE2 และ PIR2

4.2.9 การอินเทอร์รัปต์จาก Comparator มีรีจิสเตอร์ที่เกี่ยวข้อง INTCON , PIE2 และ PIR2

4.2.10 การอินเทอร์รัปต์จาก Internal EEPROM มีรีจิสเตอร์ที่เกี่ยวข้อง INTCON , PIE2 และ PIR2





การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์จาก แหล่งกำเนิดสัญญาณภายนในด้วยไมโครคอนโทรลเลอร์ PIC16F887 โดยใช้โปรแกรม MPLAB X และคอมไพเลอร์ XC8 สามารถทำได้ดังนี้

```
void interrupt() function name (){
    statement instruction;
    return:
```

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

#### 4.3 การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปต์ใน avr GCC

ไมโครคอนโทรลเลอร์ ATMEGA32 มีแหล่งกำเนิดสัญญาณการอินเทอร์รัปต์ภายในจำนวน 8 แหล่งได้แก่ Timer/Counter 0 , 1 , 2 , SPI , USART , I2C , Analog Comparator และ ADC โดยมี รีจิสเตอร์ที่เกี่ยวข้องกับการอินเทอร์รัปต์จากแหล่งกำเนิดภายในดังนี้

## 4.3.1 การอินเทอร์รัปต์จาก Timer/Counter 0 มีรีจิสเตอร์ที่เกี่ยวข้องคือ TIMSK และ TIFR



#### Bit 1 – OCIE0: Timer/Counter0 Output Compare Match Interrupt Enable

When the OCIE0 bit is written to one, and the I-bit in the Status Register is set (one), the Timer/Counter0 Compare Match interrupt is enabled. The corresponding interrupt is executed if a compare match in Timer/Counter0 occurs, i.e., when the OCF0 bit is set in the Timer/Counter Interrupt Flag Register – TIFR.

## Bit 0 – TOIE0: Timer/Counter0 Overflow Interrupt Enable

When the TOIE0 bit is written to one, and the I-bit in the Status Register is set (one), the Timer/Counter0 Overflow interrupt is enabled. The corresponding interrupt is executed if an overflow in Timer/Counter0 occurs, i.e., when the TOV0 bit is set in the Timer/Counter Interrupt Flag Register – TIFR.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน



#### • Bit 1 - OCF0: Output Compare Flag 0

The OCF0 bit is set (one) when a compare match occurs between the Timer/Counter0 and the data in OCR0 – Output Compare Register0, OCF0 is cleared by hardware when executing the corresponding interrupt handling vector. Alternatively, OCF0 is cleared by writing a logic one to the flag. When the I-bit in SREG, OCIE0 (Timer/Counter0 Compare Match Interrupt Enable), and OCF0 are set (one), the Timer/Counter0 Compare Match Interrupt is executed.

#### Bit 0 – TOV0: Timer/Counter0 Overflow Flag

The bit TOV0 is set (one) when an overflow occurs in Timer/Counter0. TOV0 is cleared by hardware when executing the corresponding interrupt handling vector. Alternatively, TOV0 is cleared by writing a logic one to the flag. When the SREG I-bit, TOIE0 (Timer/Counter0 Overflow Interrupt Enable), and TOV0 are set (one), the Timer/Counter0 Overflow Interrupt is executed. In phase correct PWM mode, this bit is set when Timer/Counter0 changes counting direction at \$0.0.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

## 4.3.2 การอินเทอร์รัปต์จาก Timer/Counter 1 มีรีจิสเตอร์ที่เกี่ยวข้องคือ TIMSK และ TIFR



When this bit is written to one, and the I-flag in the Status Register is set (interrupts glo-bally enabled), the Timer/Counter1 Input Capture Interrupt is enabled. The corresponding Interrupt Vector (See "Interrupts" on page 44.) is executed when the ICF1 Flag, located in TiFR, is set.


#### Bit 4 - OCIE1A: Timer/Counter1, Output Compare A Match Interrupt Enable

When this bit is written to one, and the I-flag in the Status Register is set (interrupts glo-bally enabled), the Timer/Counter! Output Compare A match interrupt is enabled. The corresponding Interrupt Vector (See "Interrupts" on page 44.) is executed when the OCF1A Flag, located in TIFR, is set.

When this bit is written to one, and the I-flag in the Status Register is set (interrupts glo bally enabled), the Timer/Counter1 Output Compare B match interrupt is enabled. The corresponding Interrupt Vector (See "Interrupts" on page 44.) is executed when the OCF1B Flag, located in TIFR, is set.

## Bit 2 – TOIE1: Timer/Counter1, Overflow Interrupt Enable

When this bit is written to one, and the I-flag in the Status Register is set (interrupts glo-bally enabled), the Timer/Counter1 Overflow Interrupt is enabled. The corresponding Interrupt Vector (See Interrupts' on page 44.) is executed when the TOV1 Flag, located in TIFR, is set.



This flag is set when a capture event occurs on the ICP1 pin. When the Input Capture Register (ICR1) is set by the WGM13:0 to be used as the TOP value, the ICF1 Flag is set when the counter reaches the TOP value.

ICF1 is automatically cleared when the Input Capture Interrupt Vector is executed. Alter natively, ICF1 can be cleared by writing a logic one to its bit location.

Bit 4 – OCF1A: Timer/Counter1, Output Compare A Match Flag
This flag is set in the timer clock cycle after the counter (TCNT1) value ma put Compare Register A (OCR1A).

Note that a Forced Output Compare (FOC1A) strobe will not set the OCF1A Flag OCF1A is automatically cleared when the Output Compare Match A Interrupt Vector is executed. Alternatively, OCF1A can be cleared by writing a logic one to its bit location.

Bit 3 – OCF18: Timer/Counter1, Output Compare B Match Flag
This flag is set in the timer clock cycle after the counter (TCNT1) value matches the Output Compare Register B (OCR1B).

put Compare Hegister Is (ICCH1B).

Note that a forced output compare (FOC1B) strobe will not set the OCF1B Flag.

OCF1B is automatically cleared when the Output Compare Match B Interrupt Vector is executed. Alternatively, OCF1B can be cleared by writing a logic one to its bit location.

Bit 2 – TOV1: Timer/Counter1, Overflow Flag

The setting of this flag is dependent of the WGM13.0 bits setting, in normal and CTC modes, the TOV1 Flag is set when the timer overflows. Refer to Table 47 on page 109 for the TOV1 Flag behavior when using another WGM13.0 bit setting.

TOV1 is automatically cleared when the Timer/Counter1 Overflow interrupt vector is executed. Alternatively, TOV1 can be cleared by writing a logic one to its bit location.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

## 4.3.3 การอินเทอร์รัปต์จาก Timer/Counter 2 มีรีจิสเตอร์ที่เกี่ยวข้องคือ TIMSK และ TIFR



When the OCIE2 bit is written to one and the I-bit in the Status Register is set (one), the Timer/Counter2 Compare Match interrupt is enabled. The corresponding interrupt is executed if a compare match in Timer/Counter2 occurs, i.e., when the OCF2 bit is set in the Timer/Counter Interrupt Flag Register – TIFR.

#### Bit 6 - TOIE2: Timer/Counter2 Overflow Interrupt Enable

When the TOIE2 bit is written to one and the I-bit in the Status Register is set (one), the TimestCounter Overflow interrupt is enabled. The corresponding interrupt is executed if an overflow in TimestCounter 2 cours, i.e., when the TOV2 bit is set in the TimestCounter Interrupt Flag Register - TIFR.

The TOV2 bit is set (one) when an overflow count by hardware when executing the corresponding in TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in clearly hardware in the counting to TOVI is in the TOVI is the time of the TOVI is in the TOVI is the TOVI is TOVI in the TOVI is the TOVI is TOVI in the TOVI

#### Bit 7 - OCF2: Output Compare Flag 2


The OCF2 bit is set (one) when a compare match occurs between the TimerCounter2 and the data in OCF2- Output Compare Register2. OCF2 is cleased by hardware when executing the corresponding internal, harding vector. Alternative, OCF2 is cleased by writing a logic one to the flag. When the I-bit in SREG, OCIE2 (TimerCounter2 Compare match Interrupt Enable), and OCF2 are set (one), the TimerCounter2 Compare in the Compare of the Compare of

The TOV2 bit is set (one) when an overflow occurs in Timeri/Counter2. TOV2 is cleared by hardware when executing the corresponding interrupt handling vector. Alternatively, TOV2 is cleared by writing a logic one to the flag. When the SREG I-bit, TOIE2

Digital And Microcontroller


# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

## 4.3.4 การอินเทอร์รัปต์จาก SPI มีรีจิสเตอร์ที่เกี่ยวข้องคือ SPCR และ SPSR



#### • Bit 7 - SPIE: SPI Interrupt Enable

This bit causes the SPI interrupt to be executed if SPIF bit in the SPSR Register is set and the if the global interrupt enable bit in SREG is set.



## Bit 7 – SPIF: SPI Interrupt Flag

the SPI Data Register (SPDR).

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

#### 4.3.5 การอินเทอร์รัปต์จาก USART มีรีจิสเตอร์ที่เกี่ยวข้องคือ UCSRB และ UCSRA



#### Bit 7 - RXCIE: RX Complete Interrupt Enable

Writing this bit to one enables interrupt on the RXC Flag. A USART Receive Complete Interrupt will be generated only if the RXCIE bit is written to one, the Global Interrupt Flag in SREG is written to one and the RXC bit in UCSRA is set.

#### Bit 6 - TXCIE: TX Complete Interrupt Enable

Writing this bit to one enables interrupt on the TXC Flag. A USART Transmit Complete Interrupt will be generated only if the TXCIE bit is written to one, the Global Interrupt Flag in SREG is written to one and the TXC bit in UCSRA is set.

## Bit 5 – UDRIE: USART Data Register Empty Interrupt Enable

Writing this bit to one enables interrupt on the UDRE Flag. A Data Register Empty Inter-rupt will be generated only if the UDRIE bit is written to one, the Global Interrupt Flag in SREG is written to one and the UDRE bit in UCSRA is set.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน



This flag bit is set when there are unread data in the receive buffer and cleared when the receive buffer is empty (i.e., does not contain any unread data). If the receiver is dis-abled, the receive buffer wilh be tubed and consequently the RXC bit will become zero. The fXXC Flag can be used to generate a Receive Complete interrupt (see description of the RXXIE bit).

This flag bit is set when the entire frame in the transmit Shift Register has been shifted out and there are no new data currently present in the transmit buffer (LDR). The TXC Flag bit is automatically cleared when a transmit complete interrupt is executed, or it can be cleared by writing a one to its bit location. The TXC Flag can generate a Transmit Complete interrupt see description of the TXCE bit).

#### Bit 5 – UDRE: USART Data Register Empty

The UDRE Flag indicates if the transmit buffer (UDR) is ready to receive new data. If UDRE is one, the buffer is empty, and therefore ready to be written. The UDRE Flag can generate a Data Register empty Interrupt (see description of the UDRIE bit).

UDRE is set after a reset to indicate that the transmitter is ready.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

#### 4.3.6 การอินเทอร์รัปต์จาก I2C มีรีจิสเตอร์ที่เกี่ยวข้องคือ TWCR



#### Bit 7 – TWINT: TWI Interrupt Flag


This bit is set by hardware when the TWI has finished its current job and expects application software response. If the I-bit in SREG and TWIE in TWCR are set, the MCU will jump to the TWI Interrupt Vector. While the TWINT Flag is set, the SCL low period is stretched.

The TWINT Flag must be cleared by software by writing a logic one to it. Note that this flag is not automatically cleared by hardware when executing the interrupt routine. Also note that clearing this flag starts the operation of the TWI, so all accesses to the TWI Address Register (TWAR), TWI Status Register (TWSR), and TWI Data Register (TWDR) must be complete before clearing this flag.

#### Bit 0 – TWIE: TWI Interrupt Enable

When this bit is written to one, and the I-bit in SREG is set, the TWI interrupt request will be activated for as long as the TWINT Flag is high.

4.3.7 การอินเทอร์รัปต์จาก Analog Comparator มีรีจิสเตอร์ที่เกี่ยวข้องคือ ACSR



#### Bit 4 – ACI: Analog Comparator Interrupt Flag

This bit is set by hardware when a comparator output event triggers the interrupt mode defined by ACIS1 and ACIS0. The Analog Comparator Interrupt routine is executed if the ACIE bit is set and the I-bit in SREG is set. ACI is cleared by hardware when executing the corresponding interrupt handling vector. Alternatively, ACI is cleared by writing a logic one to the flag.

#### Bit 3 – ACIE: Analog Comparator Interrupt Enable

When the ACIE bit is written logic one and the I-bit in the Status Register is set, the Analog Comparator Interrupt is activated. When written logic zero, the interrupt is disabled.

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

4.3.8 การอินเทอร์รัปต์จาก ADC มีรีจิสเตอร์ที่เกี่ยวข้องคือ ADCSRA

#### . Bit 4 - ADIF: ADC Interrupt Flag

This bit is set when an ADC conversion completes and the Data Registers are updated. The ADC Conversion Complete Interrupt is executed if the ADIE bit and the I-bit in SREG are set. ADIF is cleared by hardware when executing the corresponding interrupt handling vector. Alternatively, ADIF is cleared by writing a logical one to the flag. Beware that if doing a Read-Moly-Write on ADCSRA, a pending interrupt can be disabled. This also applies if the SBI and CBI instructions are used.

#### Bit 3 - ADIE: ADC Interrupt Enable

When this bit is written to one and the I-bit in SREG is set, the ADC Conversion Complete Interrupt is activated.

Digital And Microcontroller

26

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

การเขียนฟังก์ชันภาษาซีเพื่อรองรับการทำงานของการอินเทอร์รัปด์จากแหล่งกำเนิดสัญญาณ ภายในด้วยไมโครคอนโทรลเลอร์ ATMEGA32 โดยใช้โปรแกรม AVR Studio 6.2 สามารถทำได้ดังนี้

1. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก Timer/Counter 0

```
1.1 อินเทอร์รัปต์จาก Compare Match ISR(TIMERO_COMP_vect){
    statement instruction;
    }
1.2 อินเทอร์รัปต์จาก Overflow ISR(TIMERO_OVF_vect){
    statement instruction;
    }
```

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

```
2. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก Timer/Counter 1
```

```
2.1 อินเพอร์วับด์จาก Input Capture
ISR(TIMER1_CAPT_vect){
  statement instruction;
  }
  2.2 อินเพอร์วับด์จาก Output Compare A Match
ISR(TIMER1_COMPA_vect){
  statement instruction;
  }
  2.3 อินเพอร์วับด์จาก Output Compare B Match
ISR(TIMER1_COMPB_vect){
  statement instruction;
  }
  2.4 อินเพอร์วับด์จาก Overflow
ISR(TIMER1_OVF_vect){
  statement instruction;
  }
```

Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน

## 3. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก Timer/Counter 2

```
3.1 อินเทอร์รัปด์จาก Compare Match
ISR(TIMER2_COMP_vect){
    statement instruction;
    }
3.2 อินเทอร์รัปด์จาก Overflow
ISR(TIMER2_OVF_vect){
    statement instruction;
    }
4. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปด์จาก SPI
ISR(SPI_STC_vect){
    statement instruction;
    statement instruction;
```


Digital And Microcontroller

# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน


#### 5. การเขียนฟังก์ชันภาษาซีเพื่อรองรับอินเทอร์รัปต์จาก USART

```
5.1 อินเทอร์รับด์จาก Rx Complete ISR(USART_RXC_vect){
    statement instruction;
    }
5.2 อินเทอร์รับด์จาก Tx Complete ISR(USART_TXC_vect){
    statement instruction;
    }
5.3 อินเทอร์รับด์จาก USART Data Register Empty ISR(USART_UDRE_vect){
    statement instruction;
    }
```


# การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน 6. การเขียนพังก์ชันภาษาขีเพื่อรองรับอินเทอร์รัปต์จาก I2C ISR(TWI\_vect){ statement instruction; } 7. การเขียนพังก์ชันภาษาขีเพื่อรองรับอินเทอร์รัปต์จาก Analog Comparator ISR(ANA\_COMP\_vect){ statement instruction; } 8. การเขียนพังก์ชันภาษาขีเพื่อรองรับอินเทอร์รัปต์จาก ADC ISR(ADC\_vect){ statement instruction; }



## การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน void init\_intTimer1(){ TMOD = (TMOD & 0x0f) | 0x10; TH1 = 0x3c; //Timer1 Count = 65536 - 15536 = 50000uS TL1 = 0xb0: TF1 = 0;TR1 = 1; void int\_Timer1Overflow() interrupt 3{ //interrupt @ 50mS ET1 = 1; msec--; EA = 1: if(msec == 0){ msec = 20; TH1 = 0x3c;TL1 = 0xb0;TF1 = 0; Digital And Microcontroller



## การใช้งานอินเทอร์รัปต์จากแหล่งกำเนิดสัญญาณภายใน void init\_timer1INT(){ T1CKPS1 = 1; //T1\_INTERNAL & T1\_DIV\_BY\_4; TMR1 = 3036; //Timer1 Count = (65536 - 3036) \* 0.8uS = 50000uS TMR1IF = 0: TMR1IE = 1; TMR1ON = 1; $void \ \_interrupt() \ tc1Int(void) \ \{ \ /\!/ \ interrupt \ @ \ 50mS$ PEIE = 1; msec--; GIE = 1; $if(msec == 0){$ msec = 20; sec++; TMR1IF = 0; TMR1 = 3036; return; igital And Microcontroller



```
void init_timer1INT(){
          TCCR1B |= (0<<CS12)|(1<<CS11)|(0<<CS10); // Xtal/8
          TIMSK |= (1<<TOIE1);
          TIFR |= (1<<TOV1);
          TCNT1 = 15536; //Timer1 Count = (65536 - 15536)*0.5uS = 25000uS
          sei();
}

ISR(TIMER1_OVF_vect){ // interrupt @ 25mS
          msec~;
          if(msec == 0){
                msec = 40;
                sec++;
          }
          TCNT1 = 15536;

Digital And Microcontroller</pre>
```