universidade estadual de campinas

faculdade de tecnologia

PEDRO HENRIQUE SILVA E OLIVEIRA

Implementação de sistema para contagem múltipla de pulsos utilizando FPGA

LIMEIRA

2019

PEDRO HENRIQUE SILVA E OLIVEIRA

Implementação de sistema para contagem múltipla de pulsos utilizando FPGA

Trabalho de Conclusão de Curso apresentado à Faculdade de Tecnologia da Universidade de Campinas, como requisito parcial para obtenção do título de Engenheiro de Telecomunicações.

ORIENTADOR: LUÍS FERNANDO DE ÁVILA

LIMEIRA

2019

**Autor:** Pedro Henrique Silva e Oliveira

**Título:** Implementação de sistema para contagem múltipla de pulsos utilizando FPGA

**Natureza:** Trabalho de Conclusão de Curso em Engenharia de Telecomunicações

**Instituição:** Faculdade de Tecnologia, Universidade Estadual de Campinas

**Aprovado em:** \_\_\_ / \_\_\_ / \_\_\_\_\_

banca examinadora

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Prof.° Dr. Luís Fernando de Ávila – Presidente

Faculdade de Tecnologia (FT/UNICAMP)

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Prof.° Dr. - Avaliador

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Prof.° Dr. - Avaliador

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Prof.° Dr. - Avaliador

*Dedico este trabalho:*

*À minha mãe Cleide e ao meu pai Israel, que sempre trabalharam para que nada faltasse para mim e minhas irmãs, e desde cedo me ensinaram que a educação era o caminho libertador, e me proporcionaram a oportunidade de construir um futuro melhor.*

*À minha amada namorada e companheira Rafaela pelo amor incondicional e todo apoio e carinho que encontro em seus abraços.*

*Aos meus amigos, Kevin e Nícolas, pelas incontáveis horas de estudos e por nossa inesquecível jornada ao longo da graduação, e a todos os outros que deixei de compartilhar bons momentos nestes últimos anos.*

**AGRADECIMENTOS**

Agradeço ao Prof.° Dr. Cristiano Gallep, por ter sido meu mentor e orientador durante três anos da graduação. Além de um ser um bom professor, sua visão de mundo e determinação em fazer as coisas acontecerem foram realmente instigantes. Também agradeço aos membros do Laboratório de Fotônica Aplicada (LaFA) que contribuíram para a realização deste trabalho: Sr. João, Daniel Vaz e Rafaela Nogueira.

Agradeço ao Prof.° Dr. Luís Fernando de Ávila, excelente educador, que mesmo enfrentando adversidades, se dispôs a me orientar nesta etapa final da minha graduação.

Agradeço ao meu amigo e colega de turma Guilherme Paulino, por ser meu guru de sistemas digitais e por compartilhar tantos ensinamentos, sempre com boa vontade e paciência. Sou eternamente grato pela oportunidade que me deu de hoje ser estagiário na empresa em que trabalhamos juntos, Pi Tecnologia, à qual também tenho imensa gratidão pela

RESUMO

Graças aos avanços tecnológicos da eletrônica, computação e fotônica, a biofotônica (ciência que trata das interações entre os organismos vivos e a luz) se tornou objeto de estudo para diversas aplicações, como biomedicina, espectroscopia, biotecnologia, medicina nuclear, construção de gama câmaras.

As Válvulas fotomultiplicadoras são dispositivos mais viáveis em sua relação custo/benefício para detecção de luz de intensidade ultra fraca, sendo em geral muito utilizada na construção de câmaras escuras para pesquisas e testes com micro-organismos diversos. No Laboratório de Fotônica Aplicada - LaFA (Faculdade de Tecnologia - UNICAMP), a detecção de emissão de luz ultra-fraca em sementes tem sido explorada em estudos toxicológicos e cronobiológicos, utilizando as PMT’s para detecção de luz neste espectro.

Através deste projeto, foi implementado um sistema digital com suporte para contagem de pulsos de até 8 canais independentes, utilizando para isso o FPGA Cyclone IV. Trabalhar utilizando FPGA’s apresentou-se como uma alternativa economicamente viável e de desempenho confiável, entregando boa precisão de contagem em taxas de até 100 MS/s.

O resultado deste projeto é uma unidade de contagem de pulsos batizada de “Multichannel Counting Unit (MCU)” implementada em uma placa de desenvolvimento educacional ALTERA DE2. A MCU toma como entrada 8 válvulas fotomultiplicadoras (PMTs), fotodetectores que enviam pulsos elétricos ao FPGA, onde são contados ao longo do tempo utilizando 8 contadores de 32 bits.

Os dados são enviados da MCU para um computador hospedeiro via interface serial utilizando um conversor RS232-USB. Um script escrito em MatLab é responsável por ler e armazenar os valores de contagem enviados ao PC.

ABTRACT

**SUMÁRIO**

**LISTA DE FIGURAS**

**LISTA DE TABELAS**

**LISTA DE SIGLAS E ABREVIATURAS**

HDL – Hardware Description Language

FPGA – Field Programmable Gate Array

VHDL – VLSI Hardware Description Language

VLSI – Very Large Scale of Integration

RS232

CLB – Configurable Logic Block

IOB – Input/Output Block

SM -

PMT – Photomultiplier Tube

VLSI – Very Large Scale Integration

CI – Circuitos Integrados

PLD – Programmable Logic Device

TTL – Transistor Transistor Logic

CPLD

HCPLD

SPLD

# INTRODUÇÃO

Um sistema digital é composto por dispositivos interconectados que tomam sinais digitais em suas entradas, manipulam, armazenam, processam e transmitem informações em forma de sinais digitais em suas saídas. Essencialmente, estes dispositivos são eletrônicos, mas dispositivos mecânicos, pneumáticos ou magnéticos também podem compor um sistema digital [1]. Sistemas digitais são amplamente utilizados em áreas de processamento de sinais (i.e., áudio, imagem, voz), telecomunicações, computação, armazenamento de dados, entre outros, sendo tão comuns na rotina das pessoas que a maioria delas nem os percebem. A maioria dos sistemas eletrônicos são parcialmente ou totalmente digitais e, características como a simplicidade do projeto, versatilidade e capacidade de produzir sistemas grandes e complexos, fazem destes excelentes para processamento e armazenamento de informação [2].

A invenção do transistor bipolar de junção em 1948 pelos físicos John Bardeen, Walter Brattain e Willian Shockley revolucionou a forma como computadores e outros sistemas eletrônicos foram construídos. O transistor é um dispositivo semicondutor utilizado como uma chave elétrica que permite a passagem de corrente entre dois de seus terminais à partir de uma corrente injetada em um terceiro terminal. Inicialmente eram utilizados como componentes discretos, mas com o avanço da tecnologia, engenheiros foram capazes de criar circuitos eletrônicos contendo dispositivos cada vez menores e agrupá-los em um único chip, com quantidades que ultrapassam a ordem de centenas de milhares de unidades. Esta tecnologia é nomeada de circuito integrado (CI), e graças ao constante desenvolvimento e aprimoramento dos recursos que são empregados, a indústria eletrônica deu saltos gigantescos com relação às demais, pois os CIs são expressivamente baratos quando produzidos em larga escala, confiáveis e consomem muito pouca potência. Publicada em como uma observação, em meados dos anos 60, Gordon E. Moore previu que o número de transistores dos circuitos integrados teria um aumento de 100% pelo mesmo custo, a cada 18 meses [3]. Essa observação tornou-se realidade e ficou conhecida como *Lei de Moore*, sendo estabelecida como uma premissa para a indústria de semicondutores do século XX, que investiram fortemente em pesquisa e desenvolvimento, proporcionando evolução contínua do desempenho e produção em larga escala com custos cada vez mais acessíveis.

No capítulo 2......

No capítulo 3...........

No capítulo 4........

## Revisão Bibliográfica

## Objetivos

O objetivo deste trabalho é apresentar um sistema digital para contagem de pulsos de até 8 canais independentes ao longo do tempo, utilizando FPGAs para

### Objetivos específicos

# DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

Neste capítulo são apresentados os conceitos fundamentais relativos ao funcionamento de alguns dispositivos lógicos programáveis (PLDs).

Com a introdução dos Circuitos Integrados na década de 60, a crescente demanda por dispositivos com maior capacidade de processamento e em tamanhos reduzidos, no qual a lógica seria definida apenas pelo usuário final era propícia para o surgimento dos PLDs. Assim, PLDs podem ser definidos como circuitos integrados que são configurados pelo usuário, eliminando esta etapa da fabricação do CI e consequentemente, facilitando mudanças posteriores no projeto [4].

O progresso de tecnologias de integração em escalas muito grandes (VLSI, Very Large Scale Integration) possibilitou o projeto de chips especiais que podem ser configurados pelo usuário para implementar diferentes circuitos lógicos. Estes chips são conhecidos como Dispositivos Lógicos Programáveis (PLDs, Programmable Logic Devices). Contém uma arquitetura geral baseada em chaves programáveis que permitem configurar as rotas dos circuitos internos para realizarem a função desejada. O programador ou usuário final consegue mudar a configuração destas chaves ao escrever um programa em uma linguagem de descrição de hardware (HDL, Hardware Description Language), tais como VHDL, Verilog ou SystemVerilog, e gravando este programa no chip. Como PLDs são em geral reprogramáveis, eles tornam-se ótimos para prototipagem, uma vez que o projetista pode programar o PLD para realizar uma tarefa, fazer mudanças na descrição de hardware e reprogramá-lo para testar novamente no mesmo chip. Outra vantagem oferecida pelo fato do dispositivo ser reprogramado em hardware é a redução de custos para prototipagem. Uma desvantagem está no fato de que a performance pode ser limitada quando comparada à um ASIC (Application Specific Integrated Circuit) ou à um CI, isto porque as funções que são realizadas à partir de alguns blocos existentes dentro do PLDs [5].

Alguns dos exemplos de PLDs que podem ser encontrados no mercado incluem:

* Dispositivos Lógicos Programáveis Simples (SPLD)

- Arranjo Lógico Programável (PLA)

- Lógica de Arranjo Programável (PAL)

- Lógica de Arranjo Genérico (GAL)

* Dispositivos Lógicos de Alta Complexidade (HCPLD)

- Dispositivo Lógico Programáveis Complexo (CPLD)

- Arranjo de Portas Programáveis em Campo (FPGA)

Estes diferentes tipos de PLDs apresentam variações quanto à sua arquitetura interna, sendo que os fabricantes de PLDs escolhem diferentes arquiteturas para implementação de blocos lógicos e chaves de interconexão. A quantidade de portas lógicas evidencia as diferenças entre os SPLDs e HCPLDs. Enquanto SPLDs possuem geralmente menos de 600 portas, os HCPLDs chegam a centenas de milhares. Os FPGAs possuem maior quantidade de portas dentre os vários PLDs, o que permite acomodar designs maiores e mais complexos em seu chip e por isso são apresentados no próximo capítulo.

## Arranjo Lógico Programável (PLA)

Os PLAs foram os primeiros PLDs disponíveis no mercado. Sua estrutura interna é baseada na ideia de que as funções lógicas podem ser realizadas na forma de soma de produtos e, por isso, uma PLA consiste em um conjunto de portas lógicas AND e OR. As entradas de um PLA passam através de uma série de buffers, que fornecem o valor verdadeiro da entrada ou seu complemento para um bloco chamado de plano, ou arranjo AND, que realiza os produtos das entradas. Estes produtos servem como entradas para o plano OR, que faz a soma dos produtos da entrada, gerando assim, uma soma de produtos na saída da PLA.

O PLA é eficiente no aspecto de área necessária para implementação em CI e, por esta razão, são frequentemente empregados como parte de chips maiores, como microprocessadores, e neste caso, um PLA é feito de tal forma que as conexões às portas AND e OR são fixas, mais que programáveis [6].




Figura 1: Diagrama de portas de um PLA. Fonte: [6]

## Lógica de Arranjo Programável (PAL)

Em uma PLA tanto o planto AND e OR são programáveis, o que trazia dificuldades para os fabricantes fazê-los corretamente e também a performance de velocidade era reduzida. Esta ocasião favoreceram o desenvolvimento de um dispositivo semelhante no qual o plano AND é programável, porém, o plano OR é fixo. Este chip é chamado de Lógica de Arranjo Programável (PAL), e possui uma fabricação mais simples assim como possuem uma melhor performance, o que fez com que estes dispositivos se tornassem populares. Em comparação com PLA, estes dispositivos são menos flexíveis e, para compensar, geralmente são fabricados em uma faixa de tamanhos, com alto número de entradas e saídas [6].




Figura 2: Exemplo de PAL. Fonte: [6]

## Arranjo de Lógica Genérico (GAL)

Em dispositivos do tipo GAL, há uma evolução na arquitetura com relação aos PLDs citados anteriormente, pois eles contêm uma macro célula de lógica de saída programável (*output logic macrocell*, OLMC), que é formada por flip-flops que podem implementar a função de registrador e/ou contador, buffers para as saídas e multiplexadores para seleção de modos de operação. Outra vantagem, é que CIs Gal usam matriz programável EEPROM para realizar as conexões das portas nos planos AND/OR, podendo ser programadas ao menos cem vezes. Posições específicas na matriz EEPROM são usadas para controlar as conexões programáveis [1].




Figura 3: Estrutura Interna de um GAL. Fonte: [1]

## Dispositivo Lógico Programável Complexo (CPLD)

Os SPLDs vistos são úteis para implementação de diversos circuitos digitais que não requerem muito mais que do que 32 entradas e saídas quando combinadas. Quando é necessário um circuito com mais entradas e saídas, são empregados múltiplos PLAs ou PALs, podendo comprometer a área da PCI ou até mesmo a performance do projeto [5]. Nestes casos, pode ser utilizado um CI mais sofisticado, chamado Dispositivo Lógico Programável Complexo, CPLD. Os CPLDs foram introduzidos no mercado pela Altera Corporation em 1983, sendo inicialmente chamado de Dispositivo Lógico Programável Apagável (EPLD, *Erasable Programmable Logic Device*) e, posteriormente, como CPLD [4].

Os CPLDs podem ser programados e reprogramados pelo usuário, possuem um alto desempenho, baixo custo e uma alta capacidade de integração, podendo ser utilizado para aplicações como Máquinas de Estado Finitas (FSMs, *Finite State Machines*) decodificadores de sinais, entre outros. Algumas vantagens com relação aos ASICs tradicionais são a reprogramabilidade, o uso da tecnologia CMOS proporcionando menor consumo de energia, integração em larga escala e tempo de desenvolvimento reduzido [4].

Um CPLD contém diversos blocos de circuitos, podendo ir de 2 à 100 blocos semelhantes aos PLA ou PAL em um único chip. Os blocos são interconectados por uma Matriz de Chaves Programáveis ou Arranjo de Interconexão, permitindo a conexão de todos os blocos de CPLDs [2]. A Figura 4 mostra a estrutura interna de um CPLD.




Figura 4: Estrutura Interna de um CPLD. Fonte: O Autor

## Field Programmable Gate Array (FPGA)

Um FPGA (*Field Programmable Gate Array*, em português “Arranjo de Portas Programáveis em Campo”) é um dispositivo semicondutor que executar uma função que pode ser programada pelo designer ou consumidor após a sua fabricação e que suporta implementação de circuitos relativamente grandes devido sua alta capacidade lógica, destacando-se com relação aos outros PLDs [2]. É uma tecnologia de ponta quando falamos de implementação de circuitos digitais. Foi lançado em 1985 pela empresa Xilinx Inc., e possui ampla versatilidade para implementação, devido uma arquitetura multinível com grande número de portas lógicas, proporcionando maior integração entre os blocos lógicos configuráveis [7]. Alguns outros fabricantes são a Altera (comprada recentemente pela Intel), Cypress, QuickLogic, Actel, e Lattice Semiconductor. Sua arquitetura reconfigurável distingue-se dos processadores usuais por não processar funções com tarefas realizadas em processamento sequencial ao longo do tempo de execução. Os FPGAs exexutam processamento em paralelo de diversas unidades funcionais, reduzindo o tempo de resposta, aumentando o desempenho de execução das instruções e permitindo a que a capacidade computacional da máquina seja customizada de acordo com a aplicação [8].

### Arquitetura Interna

Sua estrutura básica é composta por circuitos de dispositivos semicondutores que se dividem em três componentes principais: Blocos lógicos configuráveis (CLBs), Blocos de entrada e saída (IOBs), e Chaves de interconexão (IS) programáveis, que são estabelecidos entre as linhas e colunas que passam ao redor do blocos, como mostra a Figura 5. OS blocos I/O fazem a interface de controle entre os pinos de entrada e saída e os sinais internos, e as chaves de interconexão fazem arranjos de caminhos corretos para conectar as entradas e saídas dos CLBs e IOBs [2]. Geralmente, a lógica combinacional de células lógicas, pode ser implementada através de uma memória chamada *LookUp Table* (LUT). Uma LUT opera como uma tabela- verdade, no qual a saída é programada para armazenar apenas um valor lógico, 0 ou 1 de acordo com cada combinação da entrada.




Figura 5: Estrutura Interna de um FPGA. Fonte: O Autor

Um FPGA típico pode conter dezenas de milhares de CLBs e um número maior ainda de flip-flops. Projetos complexos são criados através da combinação destes blocos básicos para criar o circuito desejado. Tipicamente, FPGAs não fornecem 100% das conexões entre os blocos lógicos. Atualmente, há quatro categorias principais de FPGAs disponíveis comercialmente: Arranjo simétrico (*symmetrical array)*, Baseado-em-linhas (*row-based*), hierarquia PLD (*PLD hierarchical)*, e mar de portas (*sea of gates*) [2]. Estas categorias podem ser vistas na Figura 6. Presentemente, há também quatro tecnologias em uso, células RAM estáticas, antifusíveis, transistores EPROM e transistores EEPROM. FPGAs de RAM estática são os mais comuns. Eles perdem sua programação assim que são desenergizados, por não conter uma memória no CI. FPGAs programáveis baseados em EPROM, não podem ser reprogramados e necessitam que sua memória seja limpa com apagamento via ultravioleta (UV). Já os chips baseados em EEPROM podem ser apagados eletricamente, mas no geral, não são reprogramados em circuito.




Figura 6: Categorias de FPGAs disponíveis. Fonte: [9]

Um fator importante que deve ser levado em consideração, é a existência de blocos de propriedade intelectual (IP, *intelectual property*), que se refere à projetos pré-construídos de blocos digitais, fornecidos pelos fabricantes ou por empresas do ramo. Estes blocos podem executar diversas funções e blocos de sistemas digitais de diversas aplicações, poupando tempo de desenvolvimento ao possibilitar a reutilização da lógica. Alguns tipos de blocos IPs disponíveis para uso em FPGAs incluem processadores embutidos, blocos de construção de DSP (*Digital Signal Processing*), blocos de streaming de dados, memórias RAM (*Read Only Memmory)* , memórias FIFO (*First-In First-Out*) circuitos de interfaceamento, PLLs (*Phase-Locked Loops,* malhas de fase-fechada), entre outros.

### Linguagem de Descrição de Hardware

Uma Linguagem de Descrição de Hardware (HDL) é um código que descreve a estrutura ou o comportamento de um circuito eletrônico, no qual a conformidade física do circuito pode ser inferida através de um compilador. Esta característica difere uma HDL de uma linguagem de programação de computadores. Suas aplicações incluem síntese de circuitos digitais em chips CPLD/FPGA e layout e geração de máscara para fabricação de ASIC [10]. Atualmente, há diferentes linguagens HDL no mercado, mas apenas algumas delas são padronizadas pela IEEE (*Institute of Electrial and Electronics Engineers*) como VHDL, Verilog (IEEE 1364) sendo utilizadas em meios industriais e acadêmicos, cada uma com suas particularidades e diferentes níveis de abstração, mas ambas oferecem funcionalidades semelhantes.

### Linguagem VHDL

VHDL é uma sigla para VHSIC (Very High Speed Integrated Circuits) Hardware Description Language e foi criada como iniciativa do departamento de defesa dos Estados Unidos nos anos 1980. A primeira versão foi o VHDL 87, sendo posteriormente atualizada para VHDL 93, VHDL 2002 e por último VHDL 2008. Foi a primeira linguagem HDL padronizada pela IEEE pelas normas 1076 e 1164.

O VHDL permite a síntese e simulação de circuitos. Síntese é a tradução do código fonte em uma estrutura de hardware que implementa a funcionalidade desejada, e a simulação é um procedimento de teste para garantir que essa funcionalidade seja realmente alcançada pelo circuito sintetizado [10]. Como é suportado pela maioria das organizações que oferecem tecnologia de hardware digital, o VHDL fornece uma portabilidade e reuso do design [6]. A portabilidade é uma importante vantagem a ser considerada ao permitir que a tecnologia do circuito digital mude rapidamente.

Um código VHDL consiste em 3 partes principais. LIBRARY, ENTITY e ARCHITECTURE. A LIBRARY é a declaração das bibliotecas que serão utilizadas no projeto. ENTITY contém a descrição das portas (pinos) do circuito e a ARCHITECTURE, descreve como o circuito deve funcionar.

### Processo de Design

O processo de design em FPGA consiste em algumas etapas que são realizadas pelo projetista com o auxílio de um software de design assistido por computador, CAD (*computer-aided design*). O Quartus Prime para FPGAs Intel e o Vivado para FPGAs da Xilinx são exemplos de CAD para prototipagem em FPGA. Estes softwares necessitam de licenças para que todas as etapas necessárias sejam realizadas, sendo elas:

1. **Entrada do Design**. É o primeiro passo no projeto utilizando o CAD. Nesta etapa o projetista descreve o circuito que será implementado de acordo com as especificações e requisitos do projeto da forma que acha conveniente, porém a mais comum é através da escrita de um programa utilizando uma Linguagem de Descrição de Hardware (HDL), em VHDL ou Verilog, por exemplo, no qual o software pode ser compilado usando os recursos do software para simular, sintetizar, otimizar realizar a implementação do circuito. Outros métodos podem ser utilizados nesta etapa, tais como entrar com o design através de um desenho esquemático, ou utilizando tabelas-verdade.
2. **Simulação**. Nesta etapa o design tem suas funcionalidades testadas em um ambiente de simulação. Para essa etapa, o projetista insere no ambiente de simulação as variáveis de entradas e saídas do projeto, verificando, geralmente através de formas de ondas, se as saídas estão se comportando corretamente, em quesito de lógica, mas também em restrições de tempo que ocorrem no circuito.
3. **Síntese**. O processo de síntese consiste em traduzir a descrição de hardware programada na entrada do design em um circuito fisicamente realizável. Esta mesma ferramenta é utilizada para otimização do circuito em termos de tempo e potência.
4. **Design Físico.** Esta é a última etapa do processo de design antes da implementação em hardware propriamente dita do CI digital. Também é conhecida como *place and route* (PAR), é nesta etapa que portas lógicas são colocadas e interconectadas à fim de completar o circuito. Uma simulação final é feita após o PAR para garantir que o circuito não viola as restrições temporais quando capacitâncias parasitas são adicionadas devido aos transistores e interconexões de fios são adicionadas.

A Figura 7 mostra o fluxograma do processo de design descrito.

Síntese

Simulação Funcional

Está correto?

Simulação temporal

Design físico

Configuração do Chip

Entrada do Design

Está de acordo?

Sim

Não

Não

Sim

Figura 7: Fluxograma do Design em FPGA. Fonte: O Autor

## Aplicações

Atualmente as áreas de aplicação para o uso de FPGAs são muito abrangentes, pois graças à sua capacidade de reconfiguração e outras vantagens como velocidade, robustez, confiabilidade, eles podem ser empregados desde pequenos circuitos digitais, como a implementação de algumas unidades de portas lógias, até a implementação de sistemas extremamente complexos, extrapolando o uso em territórios do planeta Terra, como é o caso do uso de FPGAs no Programa de Exploração da NASA em Marte [12].

Os FPGAs modernos combinam portas lógicas com processadores em único chip, conhecido como *System on Chip* (SoC) para o aumento da capacidade de computadores [13]. Como é uma tecnlogia de estado-da-arte novas implementações são desenvolvidas a cada ano, e seria muito extenso citar todas elas, embora podemos listar algumas áreas de destaque:

* Automotiva:
* Broadcasting:
* Consumo:
* Militar:
* Industrial:
* Telecomunicações:
* Redes de Comunicação:
* Computadores:
* Transportes:

# PLATAFORMA DE DESENVOLVIMENTO

Tendo apresentado os fundamentos teóricos relativos à tecnologia utilizada neste trabalho, este capítulo aborda a plataforma e metodologia utilizada para a implementação prática dele.

À fim de obter uma alternativa economicamente viável de hardware e software para medição de pulsos de emissão espontânea de luz ultra fraca em testes realizados no LaFA (Laboratório de Fotônica Aplicada, Faculdade de Tecnologia), foi implementada a unidade de contagem foi batizada de “Multichannel Counting Unit” (MCU, Unidade de Contagem Multicanal, em português). A MCU toma como entrada 8 PMTs, fotodetectores que convertem a incidência de fótons na sua área útil em pulsos elétricos no padrão TTL (Transistor-Transistor Logic) ao longo do tempo, que são contados através de 8 contadores independentes com resolução de 32 bits cada. Os dados são enviados da MCU para um computador hospedeiro via interface serial por meio de um adaptador RS232-USB. Por fim, um script em Matlab é responsável por ler, armazenar e mostrar por meio de interface gráfica os valores de contagem enviados ao PC.

Imagem diagrama esquemático do sistema.

## Placa de Prototipagem Altera DE2-115

A placa de prototipagem Altera DE2-115 contém uma ampla variedade de recursos que permitem que ela seja utilizada tanto para fins educacionais como para prototipagem de projetos, antes de que o design seja implementado em uma placa de hardware próprio. Esta placa conta principalmente com um dispositivo FPGA Cyclone IV E da Altera, que pode ser utilizado para controle de diversos periféricos e interfaces de comunicação, respondendo às necessidades de versatilidade, baixo custo, baixo consumo de energia e atendendo a demanda de vídeo, voz, dados, memória e recursos de PDS (Processamento Digital de Sinais) [13].




Figura 8: Layout superior da placa Altera DE2-115. Fonte: [14]

Entre os recursos presentes na Altera DE2-115, podemos listar:

* FPGA Cyclone IV EP4CE115
* Dispositivos de Memória
  + SDRAM 128 MB (32 M x 32 bits)
  + SRAM 2 MB (1 M x 16 bits)
  + Flash 8 MB ( 4M x 16 bits) com modo 8-bits
  + EEPROM 32 Kbits
* Chaves e indicadores
  + 18 chaves e 4 push-buttons
  + 18 LEDs vermelhos e 9 LEDs verdes
  + 8 displays de 7-segmentos
* Áudio
  + Codificador/Decodificador (CODEC) de 24-bits
  + Jacks de microfone e entrada/saída de linha
* Display
  + Módulo LCD 16x2
* Circuitos de clock
  + Três osciladores de clock de 50 MHz
  + Conectores SMA para entrada/saída de clock externo
* Suporte para cartão SD
  + Acesso ao cartão por SPI ou modo 4-bits
* Duas portas Gigabit Ethernet
  + Integração com 10/100/1000 Gigabit Ethernet
  + Suporte para IPs Ethernet industrial
* High Speed Mezzanine Card (HSMC) de 172 pinos
  + Padrões I/O configuráveis (níveis de tensão : 1.5 V/ 1.8 V/ 2.5 V/ 3.3 V)
* USB tipo A e B
  + Controlador host/device em conformidade com o padrão USB 2.0
  + Suporte a transferência em velocidade máxima e baixa velocidade
* Porta de expansão de 40-pinos (GPIO)
  + Padrões I/O configuráveis (níveis de tensão : 1.5 V/ 1.8 V/ 2.5 V/ 3.3 V)
* Conector de saída VGA
* Conector serial DB-9
  + Porta RS-232 com controle de fluxo
* Controle remotoro
  + Módulo receptor Infravermelho
* Conector de Entrada de TV
  + Decodificador de TV dos padrões (NTSC/PAL/SECAM)
* Dispositivo de configuração e circuito USB-Blaster
  + Dispositivo de configuração serial EPCS64
  + Circuito na placa USB-Blaster
  + Suporte ao modo de configuração AS e JTAG
* Alimentação
  + Entrada de alimentação 12 V DC
  + Conversor regulador para 5 V/ 3.3 V/ 2.5 V/ 1.8 V/ 1.5 V/ e 1.2 V




Figura 9: Diagrama de blocos da placa Altera DE2-115

### Família Cyclone de FPGAs Altera

A Altera, comprada recentemente pela Intel, possui uma ampla variedade de FPGA e SoCs, tendo desenvolvido e melhorado cinco séries principais: *Agilex* a mais recente série com grande velocidade e performance, *Stratix* com FPGAs mais rápidos e robustos, *Arria*, uma série que equilibra custo, potência e performance, *Cyclone*, uma série de baixo custo e boa performance e a série *MAX*, com chips únicos não-voláteis [16]. A Altera criou 6 famílias de FPGAs *Cyclone*, sendo *Cyclone, Cyclone II, Cyclone III, Cyclone IV, Cyclone V* e *Cyclone 10.* Cada nova família proporciona aos projetistas maior integração, melhor desempenho e consumo e custos menores.

Em dispositivos *Cyclone*, as funções lógicas são implementadas em elementos lógicos (LE, *logic elements*), que contêm uma LUT (*Look-Up Table*) baseada em SRAM de quatro entradas e um registrador programável, flip-flops. OS LEs são agrupados em LABs (bloco de arranjo lógico) e recursos de roteamento de sinais.

A família possui diferentes dispositivos que permitem aos projetistas escolherem entre 3 mil e 150 mil LEs. Como foi utilizado a placa Altera DE2-115, que contém o FPGA Cyclone IV EP4CE115, este é o dispositivo alvo deste trabalho. A \_ mostra a comparação entre a quantidade de recursos deste FPGA com outros da mesma família, *Cyclone IV E*.

Tabela 1: Família de FPGAs IV E da ALTERA. Fonte: []

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **Recursos** | **Família Cyclone IV E** | | | | | | | |
| EP4C E6 | EP4C E10 | EP4C E15 | EP4C E30 | EP4C E40 | EP4C E55 | EP4C E75 | EP4C E115 |
| **LEs** | 6.272 | 10.320 | 15.208 | 28.848 | 39.600 | 55.856 | 75.408 | 114.800 |
| **Blocos RAM M9k** | 30 | 46 | 56 | 66 | 126 | 260 | 305 | 432 |
| **RAM total (Kbits)** | 270 | 414 | 504 | 594 | 1.134 | 2.340 | 2.745 | 3.888 |
| **Multiplicadores Embutidos** | 15 | 23 | 56 | 66 | 116 | 154 | 200 | 266 |
| **PLLs** | 2 | 2 | 4 | 4 | 4 | 4 | 4 | 4 |
| **Número máx. de I/Os** | 182 | 182 | 346 | 535 | 535 | 377 | 429 | 531 |

## Descrição Funcional

Definição

O primeiro passo em qualquer projeto é a definição de sua abrangência. Nessa etapa, as seguintes questões devem ser decididas:

„. Quantos bits de dados são necessários?

„. Quantos dispositivos são controlados pelas saídas?

„. Quais são os nomes de cada entrada e saída?

„. As entradas e saídas estão em nível ativo ALTO ou ativo BAIXO?

„. Quais são os requisitos de velocidade?

„. Como esse dispositivo deve funcionar?

„. O que determinará a finalização bem-sucedida desse projeto?

Esse passo deve levar a uma descrição completa e detalhada do funcionamento geral do projeto, uma definição de suas entradas e saídas e especificações numéricas completas para suas capacidades e limitações.

## Configuração da lógica

## Programa em Matlab

## Válvula Fotomultiplicadora

### PMT Hamamatsu

## Emissão de luz ultra-fraca (UWPE)

# RESULTADOS

# CONCLUSÃO

REFERÊNCIAS BIBLIOGRÁFICAS

[1] TOCCI, Ronald J.;WIDMER, Neal S; MOSS, Gregory L. **Sistemas digitais : princípios e aplicações.** Revisão técnica: Renato Giacomini. Tradução Jorge Ritter . 11ª. ed. – São Paulo. Pearson Prentice Hall, 2011. ISBN 978-85-4300-694-9

[2] FERDJALLAH, Mohammed. **Introduction to digital systems: modeling, synthesis, and simulation using VHDL.** Hoboken, NJ: John Wiley & Sons, 2011. ISBN 978-0-470-90055-0

[3] MOORE, Gordon E. **Cramming more componentes onto integrated circuits Electronics.** Electronics Magazine, Volume 38, Number 8. April 19, 1965. Retirado de:

<https://web.archive.org/web/20090126170054/http://download.intel.com/museum/Moores\_Law/Articles-Press\_Releases/Gordon\_Moore\_1965\_Article.pdf> Acesso em: 25/08/2019

[4] OLIVEIRA, Caio Augusto; AGUIAR, Jéssica Azevedo; FONTANINI, Mateus Galvão Said. **Apostila: Dispositivos Lógicos Programáveis.** Universidade Estadual Paulista, UNESP, Colégio Técnico Industrial de Guaratinguetá “Professor Carlos Augusto Patrício Amorim”.

[5] FERDJALLAH, Mohammed. **Introduction to Digital Systems: Modeling, Synthesis and Simulation Using VHDL.** ISBN 978-0-470-90055-0

[6] BROWN, Stephen D**. Fundamentals of digital logic with VHDL design**. 3rd ed. ISBN 978–0-07–352953–0

[7] FREIRE, Tiago Samir de Sousa**. Interfaceamento de entrada e saída em aplicações com uso de FPGA.** Monografia para obtenção do título de Engenheiro Eletricista, Universidade Federal do Ceará, Centro de Tecnologia Departamento de Engenharia Elétrica. Fortaleza, Dezembro de 2010.

[8] WEBER, André Felippe; CECHINEL, Helenluciany; THEISGES, Maria Luiza; MOECKE, Marcos**. Arquitetura FPGAs e CPLDs da ALTERA.**  Disponivel em:

< https://wiki.sj.ifsc.edu.br/wiki/images/2/2a/DLP29006-AE1-Tema1-2016-1.pdf> Acesso em 27/09/2019.

[9] ORDONEZ, Edward David Moreno. Pereira, Fábio Dacêncio. Penteado, Cesar Giacomini. Pericino, Rodrigo de Almeida. **Projeto, Desempenho e Aplicações de Sistemas Digitais em Circuitos Programáveis (FPGAs)** – Pompéia: Bless, 2003, 300p. ISBN: 85-87244-13-2

[10] PEDRONI, Volnei A. **Circuit Design and Simulation with VHDL** – 2nd ed. The MIT Press. Cambridge, Massachussetts. ISBN 978-0-262-01-433-5.

[11] SAWANT, Minal. **Past, Present, Future – Xilinx on Mars Rovers...!**

Retirado de: <<https://forums.xilinx.com/t5/Adaptable-Advantage-Blog/Past-Present-Future-Xilinx-on-Mars-Rovers/ba-p/944915>> Acesso em 14/08/2019;

[12] National Instruments. **FPGA Fundamentals**. Retirado de: <<http://www.ni.com/pt-br/innovations/white-papers/08/fpga-fundamentals.html>> Acesso em 14/08/2019;

[13] **Altera DE2-115 Development and Education Board – Overview.** Retirado de:

<<http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=139&No=502>> Acesso em 19/09/2019.

[14] **Altera DE2-115 Development and Education Board – Layout.** Retirado de:

<<https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=139&No=502&PartNo=3#section>> Acesso em 19/09/2019;

[15] **Altera DE2-115 Development and Education Board From Terasic Inc.** Retirado de: <<https://www.intel.com/content/www/us/en/programmable/solutions/partners/partner-profile/terasic-inc-/board/altera-de2-115-development-and-education-board.html#board-quality-metrics>> Acesso em 19/09/2019.

[16] **Intel FPGAs devices**. Retirado de: <<https://www.intel.com/content/www/us/en/products/programmable/fpga.html>> Acesso em 20/09/2019

[17]

# APÊNDICE A

VHDL

# APÊNDICE B

# APÊNDICE C

# APÊNDICE D