MICROS 32 BITS STM - DAC

ROBINSON JIMENEZ MORENO










Introducción:

DAC (Digital-to-Analogue Converter) es el módulo encargado de convertir valores binarios digitales en salidas de voltaje análogo. Entre los usos de este módulo se encuentra la generación de señales de audio, la generación de formas de onda, entre otros.

El módulo DAC de la STM32F4x se puede configurar en modo de 8 o 12 bits. En el modo de 12 bits, los datos pueden alinearse a la izquierda o a la derecha. El DAC tiene dos canales de salida, cada uno con su propio convertidor. En el modo de canal dual DAC, las conversiones se pueden realizar de forma independiente o simultánea.







UNIVERSIDAD MILITAR NUEVA GRANADA



Introducción – DAC, pines

Una vez que el canal del DAC está habilitado, el pin GPIO correspondiente (PA4 o PA5) se conecta automáticamente a la salida del convertidor analógico (DAC_OUTx). El pin de referencia de entrada, VREF+ (compartido con ADC) está disponible para una mejor resolución.

| Name | Signal type | Remarks |
|-------------------|----------------------------------|---|
| V _{REF+} | Input, analog reference positive | The higher/positive reference voltage for the DAC, 1.8 $V \le V_{REF+} \le V_{DDA}$ |
| V_{DDA} | Input, analog supply | Analog power supply |
| V _{SSA} | Input, analog supply ground | Ground for analog power supply |
| DAC_OUTx | Analog output signal | DAC channelx analog output |





Características generales:

- Dos convertidores DAC: un canal de salida cada uno
- Alineación de datos izquierda o derecha en modo de 12 bits
- Capacidad de actualización sincronizada
- Generación de ondas de ruido
- Generación de onda triangular
- Canal Dual DAC para conversiones independientes o simultáneas
- Referencias de voltaje externos para la conversión
- Referencia de voltaje de entrada, VREF +



INGENIERÍA MECATRÓNICA UMNG

Funcionamiento:

1-Habilitar canal DAC: Cada canal DAC puede encenderse configurando su correspondiente bit ENx en el registro DAC_CR.

2-Habilitar buffer de salida DAC: Cada búfer de salida del canal DAC puede habilitarse y deshabilitarse utilizando el bit BOFFx correspondiente en el registro DAC_CR.

3-Formato de datos DAC: Dependiendo del modo de configuración seleccionado (8 o 12 bits), los datos deben escribirse en el registro especificado como se indica a continuación:






Funcionamiento:

Formato de datos DAC - Single DAC Channel:

- Alineación derecha de **8 bits**: el software tiene que cargar datos en el DAC_DHR8Rx [7: 0]bits (almacenados en los bits DHRx [11: 4])
- Alineación **izquierda de 12 bits**: el software tiene que cargar datos en los bits DAC_DHR12Lx [15: 4] (almacenados en los bits DHRx [11: 0])
- Alineación derecha de 12 bits: el software tiene que cargar datos en los bits DAC_DHR12Rx [11: 0] (almacenados en los bits DHRx [11: 0])

Dependiendo del registro DAC_DHRyyyx, los datos escritos por el usuario se desplazan y se almacenan en el DHRx correspondiente. El registro DHRx luego se carga en el registro **DORx**.





8-bit right aligned

12-bit left aligned

12-bit right aligned







Funcionamiento:


Conversión DAC: cualquier transferencia de datos al canalx del DAC se debe realizar cargando el registro DAC_DHRx. Los datos almacenados en el registro DAC_DHRx se cargan automáticamente en el registro DAC_DORx.

Cuando DAC_DORx se carga con el contenido de DAC_DHRx, la tensión de salida analógica queda disponible después de un tiempo que depende de la tensión de la fuente de alimentación y de la carga de salida analógica, en función al clock del puerto ajustado en el registro APB.





Funcionamiento — Conversión DAC:







Voltaje de salida DAC: Los valores digitales se convierten a voltajes de salida en una conversión lineal entre 0 y VREF.

DACoutput =
$$V_{REF} \times \frac{DOR}{4096}$$






DAC_CR:

| | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|---|-------|---------------|---------------|------------|-----|---------|---------|------|-------|---------|-----------|-----------|------|-------|-------|-----|
| | Rese | erved | DMAU DRIE2 | DMA EN2 | | MAM | P2[3:0] | | WAVE | [2[1:0] | 7 | TSEL2[2:0 |)] | TEN2 | BOFF2 | EN2 |
| | 45 44 | | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw |
| Ĺ | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| | I | DMAU DRIE1 | DMA EN1 | | MAM | P1[3:0] | | WAVE | [1:0] | 7 | ΓSEL1[2:0 |)] | TEN1 | BOFF1 | EN1 | |
| | | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | |

Bits 31:30 Reserved, must be kept at reset value.







DAC CR:

Bit 29 - DMAUDRIE2: Habilitar DAC channel 2 DMA underrun interrupt

0: Deshabilitado

1: Habilitado

Bit 28 - DMAEN2: Habilita el DAC channel 2DMA

0: Deshabilitado

1: Habilitado

Bit 27:24 - MAMP2[3:0]: selecciona la máscara en modo de generación de onda o la amplitud en modo de generación de triángulo.

http://download.mikroe.com/documents/compilers/mikroc/arm/help/i2c_library.htm



DAC_CR:

Bit 27:24

MAMP2[3:0]

0000: Unmask bit0 of LFSR/ triangle amplitude equal to 1

0001: Unmask bits[1:0] of LFSR/ triangle amplitude equal to 3

0010: Unmask bits[2:0] of LFSR/ triangle amplitude equal to 7

0011: Unmask bits[3:0] of LFSR/ triangle amplitude equal to 15

0100: Unmask bits[4:0] of LFSR/ triangle amplitude equal to 31

0101: Unmask bits[5:0] of LFSR/ triangle amplitude equal to 63

0110: Unmask bits[6:0] of LFSR/ triangle amplitude equal to 127

0111: Unmask bits[7:0] of LFSR/ triangle amplitude equal to 255

1000: Unmask bits[8:0] of LFSR/ triangle amplitude equal to 511

1001: Unmask bits[9:0] of LFSR/ triangle amplitude equal to 1023

1010: Unmask bits[10:0] of LFSR/ triangle amplitude equal to 2047

≥ 1011: Unmask bits[11:0] of LFSR/ triangle amplitude equal to 4095

http://download.mikroe.com/documents/compilers/mikroc/arm/help/i2c_library.htm

DAC - STM32F INGENIERÍA MECATRÓNICA UMNOG.

DAC_CR:

Bit 23:22 – WAVE2[1:0]: Habilitar generación de ruido υ onda triangular en DAC channel2 (Solo se utiliza si el bit TEN2 = 1)

00: Deshabilitar generación de onda

01: Habilitar generación de ruido

1x: Habilitar generación de onda triangular

Bit 21:19 – TSEL2[2:0]: Estos bits seleccionan el evento externo utilizado para activar el DAC channel 2 (Solo se utiliza si el bit TEN2 = 1)

000: Timer 6 TRGO event 100: Timer 2 TRGO event

001: Timer 8 TRGO event 101: Timer 4 TRGO event

010: Timer 7 TRGO event 110: External line9

011: Timer 5 TRGO event 111: Software trigger



DAC_CR:

Bit 18 – TEN2: habilita/deshabilita el disparador (trigger) DAC channel2

0: DAC channel2 trigger deshabilitado y los datos escritos en el registro DAC_DHRx se transfieren un ciclo de reloj APB1 más tarde al registro

DAC_DOR2

1: DAC channel2 trigger habilitado y los datos del registro DAC_DHRx se transfieren tres ciclos de reloj APB1 más tarde al registro DAC_DOR2

Bit 17 - BOFF2: habilita/deshabilita el buffer de salida DAC channel2.

0: Habilitado

1: Deshabilitado

Universidad Militar

INGENIERÍA MECATRÓNICA UMNG

DAC_CR:

Bit 16 – EN2: habilita/deshabilita DAC channel2

0: Deshabilitado

1: Habilitado

Bit 15:14: Reservado

Bit 13 - DMAUDRIE1: Habilitar DAC channel 1 DMA underrun interrupt

0: Deshabilitado

1: Habilitado

Bit 12 - DMAEN1: Habilita el DAC channel 1 DMA

0: Deshabilitado

1: Habilitado





INGENIERÍA MECATRONICA UMNG

DAC_CR:

Bit 11:8 – MAMP1[3:0]: selecciona la máscara en modo de generación de onda o la amplitud en modo de generación de triángulo.

0000: Unmask bit0 of LFSR/ triangle amplitude equal to 1

0001: Unmask bits[1:0] of LFSR/ triangle amplitude equal to 3

0010: Unmask bits[2:0] of LFSR/ triangle amplitude equal to 7

0011: Unmask bits[3:0] of LFSR/ triangle amplitude equal to 15

0100: Unmask bits[4:0] of LFSR/ triangle amplitude equal to 31

0101: Unmask bits[5:0] of LFSR/ triangle amplitude equal to 63

0110: Unmask bits[6:0] of LFSR/ triangle amplitude equal to 127

0111: Unmask bits[7:0] of LFSR/ triangle amplitude equal to 255

1000: Unmask bits[8:0] of LFSR/ triangle amplitude equal to 511

1001: Unmask bits[9:0] of LFSR/ triangle amplitude equal to 1023

1010: Unmask bits[10:0] of LFSR/ triangle amplitude equal to 2047

≥ 1011: Unmask bits[11:0] of LFSR/ triangle amplitude equal to 4095



INGENIERÍA MECATRÓNICA UMNG

DAC_CR:

Bit 7:6 – WAVE1[1:0]: Habilitar generación de ruido υ onda triangular en DAC channel1 (Solo se utiliza si el bit TEN1 = 1)

00: Deshabilitar generación de onda

01: Habilitar generación de ruido

1x: Habilitar generación de onda triangular

Bit 5:3 – TSEL1[2:0]: Estos bits seleccionan el evento externo utilizado para activar el DAC channel1 (Solo se utiliza si el bit TEN1 = 1)

000: Timer 6 TRGO event 100: Timer 2 TRGO event

001: Timer 8 TRGO event 101: Timer 4 TRGO event

010: Timer 7 TRGO event 110: External line9

011: Timer 5 TRGO event 111: Software trigger

http://download.mikroe.com/documents/compilers/mikroc/arm/help/i2c_library.htm





DAC_CR:

Bit 2 - TEN1: habilita/deshabilita el disparador (trigger) DAC channel 1

0: DAC channell trigger deshabilitado y los datos escritos en el registro

DAC_DHRx se transfieren un ciclo de reloj APB1 más tarde al registro

DAC_DOR1

1: DAC channel 1 trigger habilitado y los datos del registro DAC_DHRx se transfieren tres ciclos de reloj APB1 más tarde al registro DAC_DOR1

Bit 1 - BOFF1: habilita/deshabilita el buffer de salida DAC channel1.

0: Habilitado

1: Deshabilitado







DAC_CR:

Bit 0 - EN1: habilita/deshabilita DAC channel1

0: Deshabilitado

1: Habilitado





DAC_DHR12R1:

| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----------|--------|----|----|----|----|----|----|--------|----------|----|----|----|----|----|
| | Reserved | | | | | | | | | | | | | | |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| | Rese | an cod | | | | | | | DACC1D | HR[11:0] | | | | | |
| | Rese | erveu | | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw |

Bits 31:12 Reserved, must be kept at reset value.

Bit 11:0 - DACC1DHR[11:0]: DAC channel1 12-bits datos alineados a

derecha

STM32F4x - Datasheet





DAC_DHR12L1:

| | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | | | |
|---|----|----|----|----|----|--------|----------|------|-------|----|----|----|----------|------|------|----|--|--|--|
| | | | | | | | | Rese | erved | | | | | | | | | | |
| ľ | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | | | |
| | | | | | | DACC1E | HR[11:0] | | | | | | | Posc | nvod | | | | |
| | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | Reserved | | | | | | |

Bits 31:16 Reserved, must be kept at reset value.

Bit 15:4 - DACC1DHR[11:0]: DAC channell 12 bits-datos alineados a la izquierda

Bit 3:0: Reservado







DAC_DHR8R1:

| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----|----|-----|-------|----|----|-----|-------|----|-------|----------|----|----|----|----|
| | | | | | | | Res | erved | | | | | | | |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| | | | Poo | erved | | | | | | DACC1 | DHR[7:0] | | | | |
| | | | Res | erveu | | | | rw | rw | rw | rw | rw | rw | rw | rw |

Bits 31:8 Reserved, must be kept at reset value.

Bit 7:0 - DACC1DHR[7:0]: DAC channel 1 8-bits datos alineados a la derecha





DAC_DHR12R2:

| 31 | 30 |) 2 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----------|--------|----|----|----|----|----|----|----|--------|----------|----|----|----|----|----|
| | Reserved | | | | | | | | | | | | | | | |
| 15 | 5 14 | . 1 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| | В | oconyo | 4 | | | | | | | DACC2D | HR[11:0] | | | | | |
| | Reserved | | | | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw |

Bits 31:12 Reserved, must be kept at reset value.

Bit 11:0 - DACC2DHR[11:0]: DAC channel2 12-bits datos alineados a

derecha-Datasheet





DAC_DHR12L2:

| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | |
|----|----|----|----|------|-------|----|------|-------|----|----|----|----------|----|----|----|--|
| | | | | | | | Rese | erved | | | | | | | | |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| | | | | Pose | nr.od | | | | | | | | | | | |
| rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | Reserved | | | | |

Bits 31:16 Reserved, must be kept at reset value.

Bit 15:4 – DACC2DHR[11:0]: DAC channel2 12 bits-datos alineados a izquierda

2:1 3:0: Reservado





DAC_DHR8R2:

| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----|----|-----|-------|----|----|-----|-------|----|----|-------|----------|----|----|----|
| | | | | | | | Res | erved | | | | | | | |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| | | | Poo | erved | | | | | | | DACC2 | DHR[7:0] | | | |
| | | | Res | erveu | | | | rw | rw | rw | rw | rw | rw | rw | rw |

Bits 31:8 Reserved, must be kept at reset value.

Bit 7:0 - DACC2DHR[7:0]: DAC channel 28-bits datos alineados a la derecha





DAC_DOR1:

| | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|---|----------|------|------|----|----|----|----|------|-------|--------|----------|----|----|----|----|----|
| | | | | | | | | Rese | erved | | | | | | | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| ١ | | Poss | mrod | | | | | | | DACC1D | OR[11:0] | | | | | |
| | Reserved | | | | r | r | r | r | r | r | r | r | r | r | r | r |

Bits 31:12 Reserved, must be kept at reset value.

Bit 11:0 - DACC1DOR[7:0]: Estos bits son de solo lectura, contienen datos de salida para DAC channel1.






DAC_DOR2:

| | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|---|----------|------|--------|----|----|----|----|------|-------|--------|----------|----|----|----|----|----|
| | | | | | | | | Rese | erved | | | | | | | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| ١ | | Pose | ar rod | | | | | | | DACC2D | OR[11:0] | | | | | |
| | Reserved | | | | r | r | r | r | r | r | r | r | r | r | r | r |

Bits 31:12 Reserved, must be kept at reset value.

Bit 11:0 - DACC2DOR[7:0]: Estos bits son de solo lectura, contienen datos de salida para DAC channel2.




```
#include "stm32f7xx.h"
 int tiempo;
 extern "C"
   void SysTick Handler(void)
   { tiempo++;
     if(tiempo == 1){
        GPIOB -> ODR = ~ GPIOB -> ODR;
       DAC -> DHR12R1 = DAC -> DHR12R1 + 200;
       DAC \rightarrow DHR8R2 = DAC \rightarrow DHR8R2 + 200;
       tiempo = 0;
⊟int main(void){
   RCC -> AHB1ENR |= 0X3; //PUERTO B
   RCC -> APB1ENR |= 0X20000000; //HABILITAR EL DAC
   GPIOA -> MODER |= 0Xf00;
   GPIOB -> MODER = 0X1; //COLOCAR EN SALIDA PARA ENCENDER LOS LEDS
   SystemCoreClockUpdate();
   SysTick Config(SystemCoreClock);
   DAC \rightarrow CR = 0X10001; //out 1-2
   DAC -> DHR12R1 = 500;
   DAC \rightarrow DHR8R2 = 500;
   while(1){
```



VIDEO










Variar la intensidad lumínica de un led a la salida de un canal DAC, mediante el uso de un potenciómetro en un canal de entrada análogo digital.

PARCIAL UNIFICADO

VIERNES 18 DE OCTUBRE 7 AM – 9 AM





ACTIVIDADES SESIÓN 4 DE OCTUBRE



TAREA

Generar un tono audible que varié de frecuencia con el pulsador de la tarjeta, deben identificarse al menos 5 de ellas. Emplear un parlante o bocina de salida con el canal 1.

Generar una señal de incremento/decremento de luz mediante un led a una frecuencia de 10 Hz por cambio, con un grupo de 10 incrementos y 10 decrementos para ir de mínimo a máximo y viceversa, empleando el canal 2.

QUIZ: 7 AM - 7:20 AM

