

UNIVERSIDAD MILITAR NUEVA GRANADA



DECODIFICADOR

Guías de Prácticas de Laboratorio	Codificación: DG-004	
	Número de Páginas: 6	Revisión No.: 1
	Fecha Emisión: 2018/07/1	
Laboratorio de: DIGITALES Y LABORATORIO		
Título de la Práctica de Laboratorio: DECODIFICADOR		

Elaborado por: Msc. Juan Ricardo Clavijo	Revisado por: Phd. Dario Amaya Hurtado	Aprobado por:
--	--	----------------------

UNIVERSIDAD MILITAR NUEVA GRANADA



DECODIFICADOR

Control de Cambios

Razones del Cambio	Cambio a la Revisión #	Fecha de emisión



DECODIFICADOR

1. FACULTAD O UNIDAD ACADÉMICA:
INGENIERÍA

2. PROGRAMA:
MECATRÓNICA

3. ASIGNATURA:
DIGITALES Y LABORATORIO

4. SEMESTRE:
CUARTO

5. OBJETIVOS:
Diseñar un decodificador para Display 16 segmentos por medio de lógica combinacional, con 4 entradas y 16 salidas.

6. COMPETENCIAS A DESARROLLAR:
Diseño, análisis y creatividad para implementar circuitos con óptimos resultados, pocos elementos y costos razonables. Escribir informes, escritos según formatos establecidos. Consultar la bibliografía recomendada, Proponer alternativas en la bibliografía, solución de ejercicios, temas de clase. Adelantar su saber con base en estudio autónomo. Comprender las leyes y funciones booleanas en los circuitos lógicos y algunas técnicas de diseño.

7. MARCO TEORICO:
Circuitos combinacionales

Los circuitos lógicos para sistemas digitales pueden ser combinacionales o secuenciales. Un circuito combinacional consiste en compuertas lógicas cuyas salidas en cualquier momento están determinadas por la combinación actual de entradas. Un circuito combinacional realiza una operación que se puede especificar lógicamente con un conjunto de funciones booleanas (Mano, 2003).




Ilustración 1, Diagrama de bloques de un circuito combinacional (Mano, 2003)

Mapa de Karnaugh

Un mapa de Karnaugh proporciona un método sistemático de simplificación de expresiones booleanas y, si se aplica adecuadamente, genera las expresiones suma de productos y producto de sumas más simples posibles, conocidas como expresiones mínimas (Floyd, 2006).

Minimización de Quine-McCluskey

Existe un procedimiento que, aunque es arduo de seguir a mano, tiene la ventaja de que es sistemático y fácilmente programable en una computadora. Se trata del método de Quine-McCluskey. El método de Quine-McCluskey o método tabular consiste en obtener de manera sistemática adyacencias en orden creciente hasta llegar a las de mayor orden posible, las cuales llamaremos implicants primarios (Brown & Vranesic, 2000).

8. MATERIALES, REACTIVOS, INSTRUMENTOS, SOFTWARE, HARDWARE O EQUIPOS:

- a. Display 16 segmentos (Paralelo no use display dinámico).
- b. Dip-switch de 4 bits.
- c. Resistencias de 240Ω a 330Ω para el Display.
- d. Resistencias de 510Ω a $1K\Omega$ para el Dip-switch.
- e. Compuertas de acuerdo con el diseño propuesto.
- f. Transistor BJT.

9. PRECAUCIONES CON LOS MATERIALES, REACTIVOS, INSTRUMENTOS Y EQUIPOS A UTILIZAR:

No exceder los valores máximos permitidos de voltajes y corrientes indicados para los dispositivos utilizados. Consultar en los manuales correspondientes. (ON Semiconductor, 2000) No sobrepasar el máximo de potencia disipada por las resistencias.



DECODIFICADOR

10. CAMPO DE APLICACIÓN:

La presente práctica, fortalece competencias aplicables en; electrónica de consumo, electrónica de potencia, tratamiento de señales, robótica, control, Inteligencia artificial.

11. PROCEDIMIENTO, METODO O ACTIVIDADES:

Seleccione el nombre de uno de sus integrantes de grupo y codifique en 16 posibles caracteres un nombre y un apellido, separando estos dos únicamente por un espacio en blanco. No use nombres o apellidos con “ñ”. Si sobran caracteres todos deben presentar un espacio en blanco. Como fuente de texto use las letras que se muestran en la siguiente ilustración,




Ilustración 2, Fuente de texto

Para seleccionar cada una de las posiciones del nombre use un Dip Switch de 4 bits. Para determinar los espacios en blanco puede usar condiciones de no importa en sus calculo y reducción de funciones lógicas, pero tenga presente que el display debe estar totalmente apagado en los caracteres en blanco, para esto puede activar o desactivar el display con su ánodo o cátodo común, por medio de un transistor BJT. Implemente el desarrollo de su circuito en un impreso diseñando un PCB.

12. RESULTADOS ESPERADOS:

Un circuito decodificador funcionando correctamente en función de lo expuesto en los numerales 7 y 11.

13. CRITERIO DE EVALUACIÓN A LA PRESENTE PRÁCTICA:

- Conformación de grupos de trabajo máximo de 3 estudiantes.
- Informe de laboratorio en formato de artículo IEEE.
- Cumplimiento de los resultados esperados según el numeral 12.
- Tamaño e implementación optima de los diseños.
- Cumplimiento de las fechas y cronogramas de entrega de las actividades de laboratorio.



DECODIFICADOR

14. BIBLIOGRAFIA:

- Brown, S., & Vranesic, Z. (2000). *Fundamentos de lógica digital con diseño VHDL* (2 ed.). México: McGraw-Hill.
- Floyd, T. (2006). *Fundamentos de sistemas digitales*. Madrid: Prentice-Hall.
- Mano, M. (2003). *Diseño Digital*. New Jersey: Prentice Hall.
- ON Semiconductor. (2000). *LS TTL Data*. Denver: ON Semiconductor.