DISPOSITIVOS DE CONMUTACIÓN PARA POTENCIA ELÉCTRICA

Nombres: Códigos:


Daniel Santiago Acebes Moreno 1803124

Julián Augusto Cortés Gómez 1803147

1. Funcionamiento y construcción de tiristores de desactivación por compuerta GTO.

Los tiristores GTO (compuerta apagada) son componentes importantes en la electrónica de potencia y la tecnología de accionamiento cuando se deben lograr altas capacidades de conmutación a frecuencias de hasta 1 kHz.

La característica especial de los tiristores GTO es que pueden apagarse con una corriente negativa lo suficientemente alta gracias a la estructura de superficie compleja del chip semiconductor. Para hacer esto, el producto de la amplificación de apagado y la corriente de compuerta IG debe ser igual a la corriente de ánodo que está fluyendo IA. Como la amplificación de apagado es de 2 a 2.5, el circuito debe ser diseñado para una corriente de compuerta negativa muy alta. Esto resulta en un cableado relativamente complejo.



La corriente de cola es una característica principal de los procesos de apagado con tiristores GTO. Cuando este proceso comienza, el voltaje UAC se incrementa. Al final del proceso, la corriente de cola tiende a ser de cero. Esto básicamente genera pérdidas de conmutación.



Date: - 4 Aug, 2004

Data Sheet Issue:- 2

Fast Symmetrical Gate Turn-Off Thyristor Type H0500KC25#

Absolute Maximum Ratings

	VOLTAGE RATINGS	MAXIMUM LIMITS	UNITS
V _{DRM}	Repetitive peak off-state voltage, (note 1)	2500	V
V _{RSM}	Non-repetitive peak off-state voltage, (note 1)	2600	V
V _{RRM}	Repetitive peak reverse voltage	100-2000	V
V _{RSM}	Non-repetitive peak reverse voltage	100-2000	V

	RATINGS	MAXIMUM LIMITS	UNITS
ITGQM	Maximum peak turn-off current, (note 2)	500	Α
Ls	Snubber loop inductance, I _{TM} =I _{TGQM} , (note 2)	0.3	μH
I _{T(AV)M}	Mean on-state current, Tsink=55°C (note 3)	540	Α
I _{T(RMS)}	Nominal RMS on-state current, 25°C (note 3)	280	Α
I _{TSM}	Peak non-repetitive surge current t _p =10ms	3.0	kA
I _{TSM2}	Peak non-repetitive surge current, (Note 4)	5.4	kA
I ² t	I ² t capacity for fusing t _p =10ms	45	kA ² s
di/dt _{cr}	Critical rate of rise of on-state current, (note 5)	1000	A/µs
P _{FGM}	Peak forward gate power	160	W
P _{RGM}	Peak reverse gate power	5	kW
I _{FGM}	Peak forward gate current	100	Α
V _{RGM}	Peak reverse gate voltage (note 6)	18	V
t _{off}	Minimum permissible off-time, I _{TM} =I _{TGQM} , (note 2)	60	μs
ton	Minimum permissible on-time	10	μs
T _{jop}	Operating temperature range	-40 to +125	°C
T _{stg}	Storage temperature range	-40 to +150	°C

Notes:-

- 1) V_{GK}=-2Volts.
- 2) T_j =125°C, V_D =80% V_{DM} , V_{DM} < V_{DRM} , di_{GQ} /dt=20A/ μ s, C_S =3 μ F.
- 3) Double-side cooled, single phase; 50Hz, 180° half-sinewave.
- 4) Half-sinewave, t_p=2ms
- 5) For di/dt>1000A/µs, consult factory.
- 6) May exceed this value during turn-off avalanche period.




Characteristics

	Parameter	MIN	TYP	MAX	TEST CONDITIONS	UNITS
V _{TM}	Maximum peak on-state voltage	-	2.8	3.2	I _G =2A, I _T =500A	V
I _L	Latching current	-	5	-	T _j =25°C	Α
l _H	Holding current	-	5	-	T _j =25°C	Α
dv/dt _{cr}	Critical rate of rise of off-state voltage	800	-	-	V _D =80%V _{DRM} , V _{GR} =-2V	V/µs
I _{DM}	Peak off state current	-	-	30	Rated V _{DRM} , V _{GR} =-2V	mA
I _{RM}	Peak reverse current	-	-	60	Rated V _{RRM}	mA
I _{GKM}	Peak negative gate leakage current	-	-	200	V _{GR} =-16V	mA
		-	0.9	-	T _j =-40°C	٧
V _{GT}	Gate trigger voltage	-	8.0	-	T_j =25°C V_D =25V, R_L =25m Ω	V
		-	0.7	-	T _j =125°C	V
		-	1.7	6.0	T _j =-40°C	Α
I _{GT}	Gate trigger current	-	0.6	2	T_j =25°C V_D =25V, R_L =25m Ω	Α
		-	0.1	0.5	T _j =125°C	Α
	Delaytima		0.5		V _D =50%V _{DRM} , I _{TGQ} =500A, I _{GM} =30A, di _G /dt=15A/µs	μs
t _d	Delay time	-	0.5	-	T _j =25°C, di/dt=300A/µs, (10%I _{GM} to 90%V _D)	
t _{gt}	Turn-on time	-	2.0	3.0	Conditions as for t _d , (10%I _{GM} to 10%V _D)	μs
	Fall time		0.5		V _D =80%V _{DRM} , I _{TGQ} =500A, C _S =1μF,	
tr	rail time	-	0.5	-	$di_{GQ}/dt=40A/\mu s$, $V_{GR}=-16V$, $(90\%I_{TGQ}$ to $10\%IV_D)$	μs
t _{gq}	Turn-off time	-	5.0	6.0	Conditions as for t _f , (10%I _{GQ} to 10%I _{TGQ})	μs
Igq	Turn-off gate current	-	180	-	Conditions as for t _f	Α
Q_{gq}	Turn-off gate charge	-	500	600	Conditions as for t _f	μC
t _{tail}	Tail time	-	35	50	Conditions as for t _f , (10%I _{TGQ} to I _{TGQ} <1A)	μs
t _{gw}	Gate off-time (see note 3)	80	-	-	Conditions as for t _f	μs
		-	-	0.065	Double side cooled	K/W
R _{thJK}	Thermal resistance junction to sink	-	-	0.24	Cathode side cooled	K/W
		-	-	0.09	Anode side cooled	K/W
F	Mounting force	4.5	-	9.0	(see note 2)	kN
Wt	Weight	-	120	-		g

- Unless otherwise indicated Tj=125°C.
 For other clamping forces, consult factory.
 The gate off-time is the period during which the gate circuit is required to remain low impedance to allow for the passage

2. Funcionamiento y construcción de tiristores de conducción inversa RCT.

El tiristor de conducción inversa (RCT) también se denomina tiristor de apreciación inversa. La característica es que un diodo está conectado en paralelo inverso entre el ánodo y el cátodo del tiristor, de modo que la unión de transmisión del ánodo y el cátodo se cortocircuita. De esta estructura de circuito especial, tiene resistencia a alto voltaje, resistencia a alta temperatura, tiempo de apagado corto, voltaje de conmutación bajo y otro buen rendimiento. Por ejemplo, el tiempo de apagado del tiristor inverso es de solo unos pocos microsegundos, y la frecuencia de trabajo es de docenas de KHZ, que es mejor que el tiristor rápido (FSCR). Este dispositivo es adecuado para cambiar la fuente de alimentación y la fuente de alimentación ininterrumpida de UPS. Un RCT puede reemplazar un tiristor y un diodo de corriente continua respectivamente.



Un RCT es un intercambio entre características del dispositivo y requisitos del circuito; puede considerarse como un tiristor con un diodo antiparalelo incorporado, tal y como se muestra en la figura siguiente. Un RCT se conoce también como tiristor asimétrico (ASCR). El voltaje de bloqueo directo varía de 400 a 2000v y la especificación de corriente llega hasta 500 A. El voltaje de bloqueo inverso es típicamente 30 a 40v. Dado que para un dispositivo determinado está preestablecida la relación entre la corriente directa a través de un tiristor y la corriente inversa del diodo, sus aplicaciones se limitarán a diseños de circuitos específicos.

Silicon Controlled Rectifiers

Reverse Blocking Triode Thyristors

... Annular PNPN devices designed for high volume consumer applications such as relay and lamp drivers, small motor controls, gate drivers for larger thyristors, and sensing and detection circuits. Supplied in an inexpensive plastic TO-226AA (TO-92) package which is readily adaptable for use in automatic insertion equipment.


- Sensitive Gate Trigger Current 200 μA Maximum
- Low Reverse and Forward Blocking Current 50 μA Maximum, T_C = 125°C
- · Low Holding Current 5 mA Maximum
- · Passivated Surface for Reliability and Uniformity

2N5060 2N5061 2N5062* 2N5064*

*Motorola preferred devices

SCRs 0.8 AMPERES RMS 30 thru 200 VOLTS





MAXIMUM RATINGS (T_J = 25°C unless otherwise noted.)

Rating	Symbol	Value	Unit
*Peak Repetitive Forward and Reverse Blocking Voltage(1) (T _J = 25 to 125°C) (R _{GK} = 1000 ohms) 2N5060 2N5061 2N5062 2N5064	VDRM or VRRM	30 60 100 200	Volts
On-State Current RMS (All Conduction Angles)	IT(RMS)	0.8	Amp
*Average On-State Current ($T_C = 67^{\circ}C$) ($T_C = 102^{\circ}C$)	I _{T(AV)}	0.51 0.255	Amp
*Peak Non-repetitive Surge Current, T _A = 25°C (1/2 cycle, Sine Wave, 60 Hz)	ITSM	10	Amps
Circuit Fusing Considerations (t = 8.3 ms)	l ² t	0.4	A ² s
*Peak Gate Power, T _A = 25°C	PGM	0.1	Watt
*Average Gate Power, T _A = 25°C	P _{G(AV)}	0.01	Watt
*Peak Forward Gate Current, T _A = 25°C (300 µs, 120 PPS)	IFGM	1	Amp
*Peak Reverse Gate Voltage	VRGM	5	Volts

*Indicates JEDEC Registered Data.

(cont.)

V_{DRM} and V_{RRM} for all types can be applied on a continuous basis. Ratings apply for zero or negative gate voltage; however, positive gate
voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current
source such that the voltage ratings of the devices are exceeded.

Preferred devices are Motorola recommended choices for future use and best overall value.

REV 1



2N5060 2N5061 2N5062 2N5064

MAXIMUM RATINGS — continued

Rating	Symbol	Value	Unit
*Operating Junction Temperature Range @ Rated V _{RRM} and V _{DRM}	TJ	-65 to +125	°C
*Storage Temperature Range	T _{stg}	-65 to +150	°C
Lead Solder Temperature (Lead Length ≥ 1/16" from case, 10 s Max)	_	+230	°C

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
*Thermal Resistance, Junction to Case(1)	R _{BJC}	75	°C/W
Thermal Resistance, Junction to Ambient	R _{0JA}	200	°C/W

ELECTRICAL CHARACTERISTICS (T_C = 25°C, R_{GK} = 1000 Ω unless otherwise noted.), (2)

Characteristic		Symbol	Min	Тур	Max	Unit
*Peak Repetitive Forward or Reverse Blocking Current (VAK = Rated VDRM or VRRM)	T _C = 25°C T _C = 125°C	DRM, PRRM	-	1 1	10 50	μA μA
*Forward "On" Voltage(3) (I _{TM} = 1.2 A peak @ T _A = 25°C)		Vтм	-	-	1.7	Volts
Gate Trigger Current (Continuous dc)(4) *(Anode Voltage = 7 Vdc, R _L = 100 Ohms)	T _C = 25°C T _C = -65°C	l _{GT}	-	1 1	200 350	μА
Gate Trigger Voltage (Continuous dc) *(Anode Voltage = 7 Vdc, R _L = 100 Ohms) (Anode Voltage = Rated V _{DRM} , R _L = 100 Ohms)	T _C = 25°C T _C = -65°C T _C = 125°C	V _{GT} V _{GD}	- - 0.1		0.8 1.2 -	Volts
Holding Current *(Anode Voltage = 7 Vdc, initiating current = 20 mA)	T _C = 25°C T _C = -65°C	Н	-	-	5 10	mA
Turn-On Time Delay Time Rise Time (I _{GT} = 1 mA, V _D = Rated V _{DRM} . Forward Current = 1 A, di/dt = 6 Alµs		td t _r	-	3 0.2	-	μs
Turn-Off Time (Forward Current = 1 A pulse, Pulse Width = 50 µs, 0.1% Duty Cycle, di/dt = 6 A/µs, dv/dt = 20 V/µs, I _{GT} = 1 mA) 2N5060, 2N50 2N5062, 5063,		tq	-	10 30	-	μs
Forward Voltage Application Rate (Rated V _{DRM} , Exponential)		dv/dt	-	30	1	V/µs

^{*}Indicates JEDEC Registered Data.

2

Motorola Thyristor Device Data

^{1.} This measurement is made with the case mounted "flat side down" on a heat sink and held in position by means of a metal clamp over the curved surface.

For electrical characteristics for gate-to-cathode resistance other than 1000 ohms see Motorola Bulletin EB-30.

Forward current applied for 1 ms maximum duration, duty cycle ≤ 1%.

RGK current is not included in measurement.

Por lo general, un SITH es activado al aplicársele un voltaje positivo de compuerta, como los tiristores normales, y desactivado al aplicársele un voltaje negativo a su compuerta. Un SITH es un dispositivo de portadores minoritarios. Como consecuencia, el SITH tiene una baja resistencia en estado activo, así como una baja caída de potencial, y se puede fabricar con especificaciones de voltaje y corriente más altas.

Un SITH tiene velocidades de conmutación muy rápidas y capacidades altas de dv/dt y di/dt. El tiempo de conmutación es del orden de 1 a 6m s. La especificación de voltaje puede alcanzar hasta 2500v y la de corriente está limitada a 500 A. Este dispositivo es extremadamente sensible a su proceso de fabricación, por lo que pequeñas variaciones en el proceso de manufactura pueden producir cambios de importancia en sus características.

Silicon Controlled Rectifiers Reverse Blocking Triode Thyristors

... designed primarily for half-wave ac control applications, such as motor controls, heating controls and power supplies.


- · Glass Passivated Junctions with Center Gate Geometry for Greater Parameter Uniformity and Stability
- Small, Rugged, Thermowatt Construction for Low Thermal Resistance, High Heat Dissipation and Durability
 Blocking Voltage to 800 Volts

2N6394 thru 2N6399

Motorola preferred devices

SCRs 12 AMPERES RMS 50 thru 800 VOLTS





*MAXIMUM RATINGS (T_J = 25°C unless otherwise noted.)

Rating	Symbol	Value	Unit
Peak Repetitive Forward and Reverse Blocking Voltage(1) (Gate Open, T _J = -40 to 125°C) 2N6394 2N6395 2N6397 2N6398 2N6399	VDRM. VRRM	50 100 400 600 800	Volts
RMS On–State Current (T _C = 90°C) (All Conduction Angles)	IT(RMS)	12	Amps
Peak Non-Repetitive Surge Current (1/2 Cycle, Sine Wave, 60 Hz, T _J = 125°C)	^I TSM	100	Amps
Circuit Fusing (t = 8.3 ms)	l ² t	40	A ² s
Forward Peak Power	P _{GM}	20	Watts
Forward Average Gate Power	PG(AV)	0.5	Watt
Forward Peak Gate Current	I _{GM}	2	Amps
Operating Junction Temperature Range	TJ	-40 to +125	°C
Storage Temperature Range	T _{stg}	-40 to +150	°C

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Case	R _{BJC}	2	°C/W

^{*}Indicates JEDEC Registered Data.



voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded.

Preferred devices are Motorola recommended choices for future use and best overall value.


2N6394 thru 2N6399

ELECTRICAL CHARACTERISTICS (T_C = 25°C unless otherwise noted.)

Characteristic	Symbol	Min	Тур	Max	Unit
*Peak Repetitive Forward or Reverse Blocking Current (V _{AK} = Rated V _{DRM} or V _{RRM} , Gate Open) T _J = 25°C T _J = 125°C	IDRM: IRRM	_	_	10 2	μA mA
"Forward "On" Voltage (I _{TM} = 24 A Peak)	V _{TM}	_	1.7	2.2	Volts
*Gate Trigger Current (Continuous dc) (V _D = 12 Vdc, R _L = 100 Ohms)	l _{GT}	_	5	30	mA
*Gate Trigger Voltage (Continuous dc) (V _D = 12 Vdc, R _L = 100 Ohms) (V _D = Rated V _{DRM} , R _L = 100 Ohms, T _J = 125°C)	V _{GT} V _{GD}	_ 0.2	0.7	1.5	Volts
*Holding Current (V _D = 12 Vdc, Gate Open)	Ιн	_	6	40	mA
Turn-On Time $(I_{TM} = 12 \text{ A, } I_{GT} = 40 \text{ mAdc, } V_D = \text{Rated } V_{DRM})$	^L gt	_	1	2	μs
Turn-Off Time (V _D = Rated V _{DRM}) (I _{TM} = 12 A, I _R = 12 A) (I _{TM} = 12 A, I _R = 12 A, T _J = 125°C)	^t q		15 35	_	μѕ
Critical Rate-of-Rise of Off-State Voltage Exponential (V _D = Rated V _{DRM} , T _J = 125°C)	dv/dt	_	50	_	V/µs

^{*}Indicates JEDEC Registered Data.

2




Motorola Thyristor Device Data

4. Funcionamiento y construcción de tiristores controlados FET-CTH.

Un dispositivo FET-CTH combina un MOSFET y un tiristor en paralelo, tal y como se muestra en la figura siguiente. Si a la compuerta del MOSFET se le aplica un

voltaje suficiente, típicamente 3v, se genera internamente una corriente de disparo para el tiristor. Tiene una alta velocidad de conmutación, un di/dt alto y un dv/dt alto.



Este dispositivo se puede activar como los tiristores convencionales, pero no se puede desactivar mediante control de compuerta. Esto serviría en aplicaciones en las que un disparo óptico debe utilizarse con el fin de proporcionar un aislamiento eléctrico entre la señal de entrada o de control y el dispositivo de conmutación del convertidor de potencia.



BTW 69 (N)

SCR


FEATURES

- HIGH SURGE CAPABILITY
- HIGH ON-STATE CURRENT
- HIGH STABILITY AND RELIABILITY
- BTW 69 Serie: INSULATED VOLTAGE = 2500V(RMS) (UL RECOGNIZED: E81734)

DESCRIPTION

The BTW 69 (N) Family of Silicon Controlled Rectifiers uses a high performance glass passivated technology.

This general purpose Family of Silicon Controlled Rectifiers is designed for power supplies up to 400Hz on resistive or inductive load.



ABSOLUTE RATINGS (limiting values)

Symbol	Parameter	Value	Unit				
IT(RMS)	RMS on-state current (180° conduction angle)					50 55	Α
I _{T(AV)}	Average on-state current (180° conduction angle,single phase circuit)	Tc=70°C Tc=75°C	32 35	Α			
ITSM	Non repetitive surge peak on-state current tp=8.3 ms			525	Α		
	(Tj initial = 25°C)	tp=10 ms	500				
I2t	I2t value tp=10			1250	A2s		
dl/dt	Critical rate of rise of on-state current Gate supply: IG = 100 mA dig/dt = 1 A	100	Α/μs				
Tstg Tj	Storage and operating junction temperature range			- 40 to + 150 - 40 to + 125	°C		
TI	Maximum lead temperature for soldering from case	230	°C				

Symbol	Parameter	BTW 69		BTW 69 BTW 69 / BTW 69 N				Unit
		200	400	600	800	1000	1200	
V _{DRM} V _{RRM}	Repetitive peak off-state voltage Tj = 125 °C	200	400	600	800	1000	1200	٧

March 1995 1/5

BTW 69 (N)

THERMAL RESISTANCES

Symbol	Parameter	Value	Unit	
Rth (j-a)	Junction to ambient		50	°C/W
Rth (j-c) DC	Junction to case for DC	BTW 69	0.9	°C/W
		BTW 69 N	0.8	

GATE CHARACTERISTICS (maximum values)

 $P_{G (AV)} = 1W$ $P_{GM} = 40W (tp = 20 \mu s)$ $I_{FGM} = 8A (tp = 20 \mu s)$ $V_{RGM} = 5 V.$

ELECTRICAL CHARACTERISTICS

Symbol		Test Conditions			Va	lue	Unit
					BTW 69	BTW 69 N	
IGT	V _D =12V (DC) R _L =33	Tj=25°C	MAX	80		mA	
V _{GT}	V _D =12V (DC) R _L =33	Ω	Tj=25°C	MAX	1.	.5	V
V _{GD}	V _D =V _{DRM} R _L =3.3kΩ	V _D =V _{DRM} R _L =3.3kΩ			0.	.2	٧
tgt	V _D =V _{DRM} I _G = 200mA dIG/dt = 1.5A/μs	Tj=25°C	TYP	2	μs		
IL	IG= 1.2 IGT	Tj=25°C	TYP	50		mA	
lH	IT= 500mA gate open	IT= 500mA gate open		MAX	150		mA
VTM	BTW 69 ITM= 100A BTW 69 N I _{TM} = 110A	tp= 380μs	Tj=25°C	MAX	1.9	2.0	v
IDRM	V _{DRM} Rated		Tj=25°C	MAX	0.0	02	mA
IRRM	V _{RRM} Rated		Tj= 125°C		6	3	
dV/dt	Linear slope up to VD=67%VDRM gate open	V _{DRM} ≤ 800V V _{DRM} ≥ 1000V	Tj= 125°C	MIN	500 250		V/µs
tq		110A V _R = 75V _D /dt= 20V/μs	Tj= 125°C	TYP	10	00	μs

2/5

5. Funcionamiento y construcción de tiristores controlados tipo MOS MCT.


Un tiristor controlado por MOS (MCT) combina las características de un tiristor regenerativo de cuatro capas y una estructura de compuerta MOS. El circuito equivalente se muestra en la figura siguiente (b) y el símbolo correspondiente en la

(a). La estructura NPNP se puede representar por un transistor NPN Q1 y con un transistor Q2. La estructura de compuerta MOS se puede representar por un MOSFET de canal p M1 y un MOSFET de canal n M2.

Debido a que se trata de una estructura NPNP, en vez de la estructura PNPN de un SCR normal, el ánodo sirve como la terminal de referencia con respecto a la cual se aplican todas las señales de compuerta. Supongamos que el MCT está en estado de bloqueo directo y se aplica un voltaje negativo VGA. Un canal, p (o una capa de inversión) se forma en el material dopado n, haciendo que los huecos fluyan lateralmente del emisor p E2 de Q2 (fuente S1 del MOSFET M1 del canal p) a través del canal p hacia la base p B1 de Ql (que es drenaje D1 del MOSFET M1, del canal p). Este flujo de huecos forma la corriente de base correspondiente al transistor npn Q1. A continuación e1 emisor n+ E1 de Q1, inyecta electrones, que son recogidos en la base n B2 (y en el colector n C1) que hace que el emisor p E2 inyecte huecos en la base n B2, de tal forma que se active el transistor PNP Q2 y engancha al MCT. En breve, un VGA de compuerta negativa activa al MOSFET M1 canal p, proporcionando así la corriente de base del transistor Q2.

Supongamos que el MCT está en estado de conducción, y se aplica un voltaje positivo VGA. Se forma entonces un canal n en el material contaminado p, haciendo que fluyan lateralmente electrones de la base n B2 de Q2 (fuente S2 del MOSFET M2 del canal n) a través del canal n del emisor n+ fuertemente contaminado de Q1 (drenaje D2 del MOSFET M2 del canal n+). Este flujo de electrones desvía la corriente de base del transistor PNP Q2 de tal forma que su unión base-emisor se desactiva, y ya no habrá huecos disponibles para recolección por la base p B1 de Q1 (y el colector p C2 de Q2). La eliminación de esta corriente de huecos en la base p B1, hace que se desactive el transistor NPN Q1, y el MCT regresa a su estado de bloqueo. En breve, un pulso positivo de compuerta VGA, desvía la corriente que excita la base de Q1, desactivando por lo tanto el MCT.

El MCT se puede operar como dispositivo controlado por compuerta, si su corriente es menor que la corriente controlable pico. Intentar desactivar el MCT a corrientes mayores que su corriente controlable pico de especificación, puede provocar la destrucción del dispositivo. Para valores más altos de corriente, el MCT debe ser conmutado como un SCR estándar. Los anchos de pulso de la compuerta no son críticos para dispositivos de corrientes pequeñas. Para corrientes mayores, el ancho del pulso de desactivación debe ser mayor. Además, durante la desactivación, la compuerta utiliza una corriente pico. En muchas aplicaciones, incluyendo inversores y pulsadores, se requiere, de un pulso continuo de compuerta sobre la totalidad del período de encendido/apagado a fin de evitar ambigüedad en el estado.



Un MCT tiene:

- Una baja caída de voltaje directo durante la conducción.
- Un tiempo de activado rápido, típicamente 0.4m s, y un tiempo de desactivado rápido, típicamente 1.25m s, para un MCT de 300A, 500v.
- Bajas perdidas de conmutación.
- Una baja capacidad de bloqueo voltaje inverso.
- Una alta impedancia de entrada de compuerta, lo que simplifica mucho los circuitos de excitación. Es posible ponerlo efectivamente en paralelo, para interrumpir corrientes altas, con sólo modestas reducciones en la especificación de corriente del dispositivo. No se puede excitar fácilmente a partir de un transformador de pulso, si se requiere de una polarización continua a fin de evitar ambigüedad de estado.


Cement Resistor With Thermal Cut-Off



FEATURES

- Wire wound on ceramic body.
- Combines thermal fuse and pulse resistor functions.
- Multiple fusing temperatures available.
- Current Rating up to 10Amps.

PART NUMBERING SYSTEM




SPECIFICATIONS


	71110110								
	MCT Series			Rated Power at 25°C (W)			Resistance	Tolerance	
Marking	Fusing Temperature (°C)	Rated Current (A)	Rated Voltage (V)	5W	7W	10W	(Ω)	(%)	
Α	109+1/-3			1.2	1.4	2.0			
В	129±4			1.6	2.0	2.5]		
С	152±4	10		1.6	2.0	2.5	1		
D	188+3/-1			2.0	2.4	3.5	1		
E	226+1/-3		250	2.0	2.4	3.5	4 400	J(±5)	
F	95+3/-0		250	0.8	1.2		1~100	K(±10)	
G	110±4			1.2	1.4				
Н	126±4	2		1.4	1.6				
N	130±4			1.6	2.0				
M	145±4			2.1	2.4		1		

DIMENSIONS

Туре		Dimensions (mm)								
	W ± 1	D ± 1	H ± 1.5	RM+2/-1	h	D1 (R Terminal)	D2 (F Terminal)			
MCT5W	13	9	25	5			101.10.01			
MCT7W	13	9	38	5	4.5±1	0.8±0.1	10A:1.0 ±0.1 2A:0.6 ±0.1			
MCT10W	16	12	35	7.5						

POWER DERATING CURVE





6. Funcionamiento y construcción de transistores por efecto de campo MOSFET.

Un MOSFET es un dispositivo semiconductor utilizado para la conmutación y amplificación de señales. El nombre completo, Transistor de Efecto de Campo

de Metal-Óxido-Semiconductor (Metal Oxide Semiconductor Field Effect Transistor, MOSFET) se debe a la constitución del propio transistor.

Los MOSFET poseen 3 terminales: Gate, Drain y Source (compuerta, drenaje y fuente). A su vez, se subdividen en 2 tipos, los MOSFET canal N y los canales P.


Existen diferentes tipos de MOSFET, dependiendo de la forma cómo están construidos internamente. Así, tenemos MOSFET de enriquecimiento y MOSFET de empobrecimiento, cada uno con su símbolo característico. Sin embargo, para efectos de este artículo simplemente consideraremos que los MOSFET de los que vamos a hablar son de enriquecimiento, utilizando la simbología antes presentada.


IRFP450

International Rectifier

HEXFET® Power MOSFET

- Dynamic dv/dt Rating
- Repetitive Avalanche Rated
- · Isolated Central Mounting Hole
- · Fast Switching
- · Ease of Paralleling
- · Simple Drive Requirements






Description

Third Generation HEXFETs from International Rectifier provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness.

The TO-247 package is preferred for commercial-industrial applications where higher power levels preclude the use of TO-220 devices. The TO-247 is similar but superior to the earlier TO-218 package because of its isolated mounting hole. It also provides greater creepage distance between pins to meet the requirements of most safety specifications.



DATA

Absolute Maximum Ratings

	Parameter	Max.	Units	
Ip @ Tc = 25°C	Continuous Drain Current, VGS @ 10 V	14		
I _D @ T _C = 100°C	Continuous Drain Current, VGS @ 10 V	8.7	Α	
Гом	Pulsed Drain Current ①	56		
P _D @ T _C = 25°C	Power Dissipation	190	W	
	Linear Derating Factor	1.5	W/°C	
V _{GS}	Gate-to-Source Voltage	±20	V	
Eas	Single Pulse Avalanche Energy ②	760	mJ	
[AR	Avalanche Current ①	8.7	A	
EAR	Repetitive Avalanche Energy ①	19	mJ	
dv/dt	Peak Diode Recovery dv/dt ®	3.5	V/ns	
TJ	Operating Junction and	-55 to +150		
Tsrg	Storage Temperature Range		°C	
	Soldering Temperature, for 10 seconds	300 (1.6mm from case)		
	Mounting Torque, 6-32 or M3 screw	10 lbf-in (1.1 N-m)		

Thermal Resistance

	Parameter	Min.	Typ.	Max.	Units
Reuc	Junction-to-Case	_	_	0.65	
Recs	Case-to-Sink, Flat, Greased Surface		0.24	_	°C/W
Reja	Junction-to-Ambient	_	_	40	

Electrical Characteristics @ T_J = 25°C (unless otherwise specified)

	Parameter	Min.	Typ.	Max.	Units	Test Conditions
V _{(BR)OSS}	Drain-to-Source Breakdown Voltage	500	_	_	V	V _{GS} =0V, I _D = 250μA
ΔV _{(BR)(DSS} /ΔT _J	Breakdown Voltage Temp. Coefficient	_	0.63	_	V/°C	Reference to 25°C, Ip= 1mA
Rps(on)	Static Drain-to-Source On-Resistance	_	_	0.40	Ω	V _{GS} =10V, I _D =8.4A @
V _{GS(th)}	Gate Threshold Voltage	2.0	-	4.0	٧	V _{DS} =V _{GS} , I _D = 250µA
grs	Forward Transconductance	9.3	_		S	V _{DS} =50V, I _D =8.4A ⊕
l	Drain to Soume Lookage Current	T-	_	25		V _{DS} =500V, V _{SS} =0V
IDSS	Drain-to-Source Leakage Current	_	_	250	μА	V _{DS} =400V, V _{GS} =0V, T _J =125°C
lana	Gate-to-Source Forward Leakage	_	_	100	nΑ	V _{GS} =20V
loss	Gate-to-Source Reverse Leakage	_	_	-100	na.	V _{GS} =-20V
Q _g -	Total Gate Charge	_	_	150		Ip=14A
Qgs	Gate-to-Source Charge	I —		20	nC	V _{DS} =400V
Q _{gd}	Gate-to-Drain ("Miller") Charge	_	_	80		V _{GS} =10V See Fig. 6 and 13 ®
la(on)	Turn-On Delay Time	_	17	_		V _{D0} =250V
t _r	Rise Time	-	47	_	ns	I ₀ =14A
la(crt)	Turn-Off Delay Time	_	92	_	110	R _G =6.2Ω
te	Fall Time	_	44	_		R ₀ =17Ω See Figure 10 ®
Lo	Internal Drain Inductance	-	5.0	_	nH	Between lead, 6 mm (0.25in.)
Ls	Internal Source Inductance	-	13	_	nn	from package and center of die contact
Ciss	Input Capacitance		2600	_		V _{GS} =0V
Coss	Output Capacitance	T —	720	-	pF	V _{DS} = 25V
Crss	Reverse Transfer Capacitance	_	340	_		f=1.0MHz See Figure 5

Source-Drain Ratings and Characteristics

	Parameter	Min.	Typ.	Max.	Units	Test Conditions	
ls	Continuous Source Current (Body Diode)		_	14	A	MOSFET symbol showing the	
Ізм	Pulsed Source Current (Body Diode) ①	_	-	56	^	integral reverse p-n junction diode.	
V _{SD}	Diode Forward Voltage		_	1.4	V	TJ=25°C, Is=14A, VGS=0V ®	
ter	Reverse Recovery Time		540	810	ns	T _J =25°C, I _F =14A	
Q _{rr}	Reverse Recovery Charge	_	4.8	7.2	μÇ	di/dt=100A/μs ⊛	
tan	Forward Turn-On Time	Intrinsic turn-on time is neglegible (turn-on is dominated by Ls+Lo					

Notes:


- Repetitive rating; pulse width limited by max. junction temperature (See Figure 11)
- Isp≤14A, di/dt≤130A/μs, Vpp≤V(BR)pss, Tj≤150°C
- Ψ V_{DD}=50V, starting T_J=25°C, L=7.0mH
 R_G=25Ω, I_{AS}=14A (See Figure 12)

1020

7. Funcionamiento y construcción de transistores de inducción estática SIT.

El SIT es un dispositivo portador mayoritario (unipolar) en el que el flujo de electrones de la fuente al drenaje es controlado por un potencial de barrera en el semiconductor de dos dimensiones con forma de silla de montar entre las compuertas metálicas. Sí el dopado y las dimensiones laterales son escogidas adecuadamente, la altura del potencial de barrera será modulado por la compuerta y

el drenaje. Debido a que la corriente se incrementa exponencialmente conforme el potencial de barrera es disminuido, las características de la salida del SIT son usualmente no saturadas o de manera de tríodo, pareciéndose a un tríodo de tubo al vacío. Los electrones fluyen de la fuente al drenaje a través de un punto ensillado de potencial electrostático entre los electrodos de compuerta. El mismo cuenta con tres terminales la Puerta (G), Drenador (D) y Surtidor (S).



El SIT es un dispositivo portador mayoritario (unipolar) en el que el flujo de electrones de la fuente al drenaje es controlado por un potencial de barrera en el semiconductor de dos dimensiones con forma de silla de montar entre las compuertas metálicas. Sí el dopado y las dimensiones laterales son escogidas adecuadamente, la altura del potencial de barrera será modulado por la compuerta y el drenaje. Debido a que la corriente se incrementa exponencialmente conforme el potencial de barrera es disminuido, las características de la salida del SIT son usualmente no saturadas o de manera de tríodo, pareciéndose a un tríodo de tubo al vacío. Los electrones fluyen de la fuente al drenaje a través de un punto ensillado de potencial electrostático entre los electrodos de compuerta. El mismo cuenta con tres terminales la Puerta (G), Drenador (D) y Surtidor (S).



Small-sized Static Induction Transistor (SIT) with high withstand voltage



1ed.



Applications

- · Power supplies for lasers
- · Discharge power supplies
- Voltage power supplies

Specifications

Model	TC-20	TC-30
Case	To-3	То-3
Pτ (W)	150	150
V _{DG} (V)	1350	1500
Vos (V)	40	40
lo (A)	20	16
ron (ohm)	1.3	1.6
μ	30	30

Outline


This device is a static induction transistor especially suited for applications which require high-speed switching and a high withstand voltage.

The size of the highly-reliable SIT was reduced and a new To-3 metallic case was developed.

Features

- High withstand voltage (withstand voltage: 1350~1500V)
- High-speed operation (switching speed: 200ns)
- · Stable thermal characteristics

Shape and dimensions



- 1. Gate
- 2. Source
- 3. Drain (case)

Specifications are subject to change without notice.

Tokin Corporation

Hazama Bidg., E-BÅA, Kita-Aoyama 2-chome,
7-kylo 197. Japan

Phone: CS-3402 e186 Fac 03-3497-9756

Korea Reprisentativo Office
8002, Champa-Elyses Bidg., 889-5, Daechi-Dc-Soul, Korna

Phone: (2) 569-2682 - 6 Fac: (2) 544-7087

Tokin America Inc.

155 Nicholson Lane, San Jose, Califo Phone: 408-432-8020 Fax: 408-0375

Tokin Electronics (HK) Ltd.

Cowloon, Hong Kong Phone: 367-9157 Fax: 739-5950


Taiwan Liaison Office
Phone: (92) 7728852 Fax: (92) 7114260
Singapore Branch
Phone: 2237076 Fax: 2236093, 2278772

Tokin Europe GmbH

©1992 Tokin Corporation Cat.No. UD-04E N920920P1 Printed in Japan Tentative

8. Funcionamiento y construcción de transistores de compuerta aislada IGBT.

El transistor bipolar de puerta aislada (conocido por la sigla IGBT, del inglés Insulated Gate Bipolar Transistor) es un dispositivo semiconductor que se aplica como interruptor controlado en circuitos de electrónica de potencia. Este dispositivo posee las características de las señales de puerta de los transistores de efecto campo con la capacidad de alta corriente y bajo voltaje de saturación del transistor bipolar, combinando una puerta aislada FET para la entrada de control y un transistor bipolar como interruptor en un solo dispositivo.



Es un dispositivo versátil para trabajar en estas dos áreas de la electrónica por sus grandes manejos de corriente y el pequeñísimo voltaje de saturación que normalmente maneja un transistor bipolar y al igual que el transistor de efecto de campo FET, en la puerta o gate tiene las mismas características. La forma de conducción de corriente es similar a la de un transistor JFET.

De acuerdo con lo mencionado anteriormente, se puede decir que el transistor BJT y el JFET se fusionan y logran crear el IGBT, sin duda un poderoso componente electrónico. Con un IGBT se han podido lograr grandes cosas: desde diseñar y fabricar dispositivos de control y variación hasta sistemas de optimización y generación de energía. Dentro de los dispositivos de control podemos clasificar perfectamente a los variadores de velocidad y frecuencia, que sin duda en la industria son muy importantes y necesarios para controlar la velocidad en bombas de impulsión y motores industriales como elementos finales de control o plantas, y también tenemos a las UPS o bancos de baterías que lo que hacen es proporcionarnos voltajes con muy buenas capacidades de corriente en caso de cortes de suministro eléctrico y de esta manera nos permitan trabajar de forma ininterrumpida.

SEMICONDUCTOR TECHNICAL DATA

KGT50N60KDA


General Description

KEC NPT Trench IGBTs offer low switching losses, high energy efficiency and short circuit ruggedness.

It is designed for applications such as motor control, uninterrupted power supplies(UPS), general inverters.

FEATURES

- · High speed switching
- · High system efficiency
- · Short Circuit Withstand Times 10us
- · Extremely enhanced avalanche capability




MAXIMUM RATING (Ta=25°C)

CHARACTERISTIC	CHARACTERISTIC			
Collector-Emitter Voltage	V _{CES}	600	V	
Gate-Emitter Voltage	V _{GES}	± 20	V	
Collector Current	@Tc=25℃	I _c	100	A
Conecior Current	@Tc=100°C		50	A
Pulsed Collector Current	I _{CM} *	150	A	
Diode Continuous Forward Current	@Tc=100°C	I _F	50	A
Diode Maximum Forward Current		I_{FM}	100	A
Maximum Power Dissipation	@Tc=25°C	P _D	345	W
Maximum Power Dissipation	@Tc=100°C	- 10	138	W
Maximum Junction Temperature	Tj	150	°C	
Storage Temperature Range		$T_{\rm stg}$	-55 to + 150	°C

^{*}Repetitive rating : Pulse width limited by max. junction temperature

THERMAL CHARACTERISTIC

CHARACTERISTIC	SYMBOL	MAX.	UNIT
Thermal Resistance, Junction to Case (IGBT)	R_{thJC}	0.36	°C/W
Thermal Resistance, Junction to Case (DIODE)	R _{thJC}	1.0	°C/W
Thermal Resistance, Junction to Ambient	R _{th,IA}	40	°C/W





ELECTRICAL CHARACTERISTICS (Ta=25°C)

CHARACTERISTIC	SYMBOL	TEST CONDITION	MIN.	TYP.	MAX.	UNIT
Static		•				
Collector-Emitter Breakdown Voltage	BV _{CES}	V _{GE} =0V , I _C =250 μA	600			V
Collector Cut-off Current	I _{CES}	V _{GE} =0V, V _{CE} =600V			250	μΛ
Gate Leakage Current	I_{GES}	V _{CE} =0V, V _{GE} = ± 20V			± 100	nA
Gate Threshold Voltage	$V_{GE(th)}$	V _{GE} =V _{CE} , I _C =5mA	5.0	6.0	7.0	V
		V _{GE} =15V, I _C =50A		1.90	2,2	V
Collector-Emitter Saturation Voltage	V _{CE(sat)}	V _{GE} =15V, I _C =100A		2.6		V
		V _{GE} =15V, I _C =50A, T _C = 125°C	-	2.20		v
Dynamic		•				
Total Gate Charge	Q_g		-	200		nC
Gate-Emitter Charge	Q_{ge}	V _{CC} =300V, V _{GE} =15V, I _C = 50A		30		пC
Gate-Collector Charge	Q_{gc}		-	100		пC
Turn-On Delay Time	t _{d(on)}			95		ns
Rise Time	ţ,			85		ns
Turn-Off Delay Time	t _{d(off)}	l		340		ns
Fall Time	t _f	V_{CC} =300V, I_{C} =50A, V_{GE} =15V, R_{G} =10 Ω Inductive Load, T_{C} =25°C (Note 1)		40		ns
Turn-On Switching Loss	Eon	inductive Load, 16 – 25 C (Note 1)	-	1.40		mJ
Turn-Off Switching Loss	E _{off}			0.80		mJ
Total Switching Loss	E _{ts}		-	2.2	-	mJ
Turn-On Delay Time	t _{d(on)}			95		ns
Rise Time	ţ,		-	90	-	ns
Turn-Off Delay Time	t _{d(off)}			350		ns
Fall Time	t _f	V_{CC} =300V, I_{C} =50A, V_{GE} =15V, R_{G} =10 Ω Inductive Load, T_{C} =125 $^{\circ}$ C (Note 1)	-	50	-	ns
Turn-On Switching Loss	Eon	inductive Load, 1 _C = 125 C (Note 1)	-	1.5	-	mJ
Turn-Off Switching Loss	E _{off}	1	-	1.2	-	mJ
Total Switching Loss	Ets		-	2.7		mJ
Input Capacitance	Cies		-	4000		pF
Ouput Capacitance	Coes	V _{CE} =30V, V _{GE} =0V, f=1MHz	-	250	-	pF
Reverse Transfer Capacitance	Cres	1	-	130		pF
Short Circuit Withstand Time	t _{sc}	V _{CC} =300V, V _{GE} =15V, T _C =100°C	10		-	μs

Note 1: Energy loss include tail current and diode reverse recovery.

Revision No: 0

Marking

2011. 5. 25

