



## Partie 1 (Quartus et uc)

#### **Objectifs:**

- Comprendre la commande trapèze d'un moteur brushless
- Réaliser les 4 blocs VHDL
- Tester la communication entre le MAX et le LPC1768

# 1 Mise à disposition de la carte ALTERA MAX7064S SAE Roue de Vae








Figure 1: carte Max7000S utilisée en SAE roue( gauche) et ensemble des cartes de la SAE Roue VAE (droite)


### 1.1 Création du projet








Voici le résultat




### Mettre en top level






### puis compiler



### après compilation lancer le pin planner pour mettre les numéros de broches



PIN\_31

PIN\_21

PIN\_25

PIN 26

PIN\_24

Output

Input

Input Input

Output

PIN\_31

PIN\_17

PIN\_4

PIN 28

PIN\_29

Votre projet est prêt à l'emploi!

OUT TOP\_HALL

in\_ CS\_N

out MISO

MOSI SCK

## 2 Architecture générale du projet SAE Roue de VAE




Figure 2: architecture générale du projet SAE roue VAE

<u>Objectif général du projet :</u> Il s'agit de pouvoir piloter un moteur roue de technologie Brushless (moteur courant continu sans balais) en commande trapèze et en vitesse variable à partir d'un microcontrôleur MBED et d'un circuit logique programmable MAX7064SLC44-10.

Le microcontrôleur sera chargé de la supervision non-temps réel de la commande du moteur (variation de vitesse, communication avec l'utilisateur, mesure des paramètres physiques...)

Le PLD altera sera chargé de l'autopilotage temps réel en vitesse variable du moteur (la boucle d'autopilotage visible sur la figure2 est en effet critique et présente des contraintes temps réel dures).




Figure 3: architecture de l'autopilotage (gauche) et détail de l'onduleur (droite)

La Partie puissance est assurée par un onduleur triphasé préfabriqué (boite noire voir sur la figure 1 ) sur lequel nous avons extrait et dirigé les 6 commandes de transistor des bras d'onduleur vers le PLD ALTERA à savoir AH/AL, BH,BL, CH/CL (c'est le PLD qui assurera donc le commande des 3 bras d'onduleur) à partir de la connaissance de la position instantanée du rotor (inducteur) du moteur.


A partir de là il élabore les 3 consignes de tension VA,VB,VC en fonction de la position actuelle du rotor (capteurs Hall[C,B,A]) et de la consigne de vitesse que désire l'utilisateur (Référence PWM au format 8 bits // fournis par le uC MBED au PLD ALTERA).

### Principe de commande du moteur synchrone brushless en mode trapèze.

Il y a en fait 6 états possible d'alimentation du stator du moteur brushless en fonction des 6 positions différentes mesurables par les 3 capteurs de position du Rotor à effets hall (les positions « 000 » et « 111 » étant impossibles ou équivalentes à une défaillance du moteur).

Figure 4: position angulaire "101"<=>5 (gauche) et « 100 » ⇔4 à droite

Comme le montrent les figures 4,5 et 6, la commande des 6 transistors de l'onduleur doit être SYNCHRONE » de la position instantanée du rotor (c'est ce que l'on appelle l'autopilotage du brushless). Cette fonction est en fait l'équivalent d'un collecteur numérique (sa version numérique existe dans le moteur à courant continu classique).




# 3 Création des blocs et tests unitaires (simulation)

Vous allez créer 4 blocs VHDL :

- ✓ Collecteur numérique
- ✓ Gene PWM
- ✓ Filtre
- ✓ SPI\_Slave

### 3.1 Collecteur numérique du moteur brushless



Rôle: Ce bloc permet de commander les 6 transistors de l'onduleur triphasé. Les transistor du Bas PWMxL sont commandés en mode pleine onde et réalisent la fonction de collecteur numérique. Les sorties PWMxH distribue la consigne de PWM reçue à l'entrée en direction des transistors situés en haut de l'onduleur.

#### Ressources d'entrées :

**Hall**[2..0]: Ce bloc reçoit l'information sur la valeur des 3 capteurs hall. Correspondant à HallC, HallB, HallA. En fonction de cette information, ce bloc pilote les 6 transistors du bas PWMxL et distribue la MLI sur l'un des 3 transistors du Haut PWMxH.


VALID: indique à quel moment les capteurs de halls présentent une valeur stable. (Actif à 1)


**PWM** : entrée de PWM modulée en largeur d'impulsion suivant la consigne de pédalage ou de gaz fréquence 10kHz.

### Ressources de sortie :

**PWMxL et PWMxH**: commandes logique des transistors de l'onduleur.


Simulation de fonctionnement attendu pour la marche avant





Insérer ici le code VHDL et le résultat de simulation.


Exemple en BDF



```
PWMCHi <='1';
                             PWMAHi <= '0';
                             PWMBHi <= '0';
                             elsif(hall="001" or hall= "101") then
                             --PWMAH <= pwm;
                             PWMAHi <='1';
                             PWMCHi <= '0';
                             PWMBHi <= '0';
                       end if;
                             if(hall = "000" or hall = "111") then
                             PWMCL <= '0';
                             PWMBL <= '0';
                             PWMAL <= '0';
                             elsif(hall="010" or hall= "110") then -- 2 et 6
                             PWMAL <= '1';
                             PWMCL <= '0';
                             PWMBL <= '0';
                             elsif(hall="100" or hall= "101") then -- 5 et 4
                             PWMBL <= '1';
                             PWMCL <= '0';
                             PWMAL <= '0';
                             elsif(hall="001" or hall= "011") then -- 1 et 3
                             PWMCL <= '1';
                             PWMAL <= '0';
                             PWMBL <= '0';
                             end if;
                      end if;
       END PROCESS;
       PWMBH <=PWMBHi and pwm;
       PWMCH <=PWMCHi and pwm;
       PWMAH <=PWMAHi and pwm;
END archi;
```

--PWMCH <= pwm;

### 3.2 générateur de signaux PWM



Dans notre projet, le uC mbed doit pouvoir envoyer au pld un mot de 8 bits // représentant une consigne de PWM (Ref\_PWM[7..0]) variant entre 0 et 255 qui permettra de moduler en largeur d'impulsion la commande des trois transistors du haut de l onduleur à savoir PWM\_AH, PWM\_BH et PWM\_CH.

La fréquence de cette PWM sera d environ de 10Khz et nous partirons pour ce faire une horloge rapide présente sur la maquette H 2 5Mhz.

**Rôle**: Ce bloc reçoit la consigne de PWM sur 8 bits en // en provenance du microcontrôleur et fournit un signal de PWM de rapport cyclique variable et de fréquence de découpage de 10Khz sur un bit. Ce signal sera plus tard distribué par le bloc collecteur numérique précédent. Il génère également une horloge interne de 10Khz environ à destination des autres blocs fonctionnels

#### Ressources d'entrée:

H2.5Mhz: horloge rapide environ 2.5Mhz (présente dans la maquette)


**Valid\_PWM**: signal de validation global de la PWM (actif à 1) permettant de prévoir un arrêt d'urgence ou une limitation en courant par détection de sur intensité. Si Valid\_PWM=0, la sortie PWM\_OUT=0

PWM\_REF[7..0]: consigne PWM d'entrée fournie par le uC MBED.

#### Ressources de sortie :

**H\_10Khz**: sortie horloge 10Khz pour usage interne dans le PLD. **PWM\_OUT**: sortie PWM modulée en fonction de PWM\_REF[7..0]

### Exemple de Fonctionnement attendu du bloc PWM



```
Insérer ici le code VHDL et le résultat de simulation.
   1
         library IEEE;
    2
         use IEEE.std logic 1164.all;
         use IEEE.std_logic_unsigned.all;
    3
    4
    5
       □ENTITY PWM IS
       PORT (
            H2 5Mhz : IN STD LOGIC;
            VALID PWM : IN STD LOGIC;
   8
            PWM_REF : IN INTEGER RANGE 0 to 255 :=0;
   9
   10
            H_10KHZ : OUT STD_LOGIC;
   11
            PWM_OUT : OUT STD_LOGIC
   12
   13
   14
        END PWM;
   15
       ARCHITECTURE archi OF PWM IS
   16
        LSIGNAL cpt : INTEGER RANGE 0 to 255 :=0;
   17
   18
       ■BEGIN
   19
            PROCESS (H2 5Mhz)
       BEGIN
   20
               IF(H2_5Mhz'EVENT AND H2_5Mhz='1') THEN
       21
   22
                  cpt <= cpt + 1;
   23
                  IF(cpt <= PWM REF and VALID PWM='1') THEN</pre>
   24
       PWM_OUT <= '1';
   25
   26
                  ELSE
   27
                     PWM OUT <= '0';
   28
                  END IF;
   29
   30
       IF(cpt = 255) THEN
       F
   31
                     H_10KHZ <= '1';
                  ELSE
   32
                     H_10KHZ <= '0';
   33
   34
                  END IF;
   35
               END IF;
            END PROCESS;
   36
        END archi;
   37
H_2_SMHZ B 0
> REF_PWM U 127
             H_10KHZ B 0
Exemple en BDF
                                          cpt255
                                              up gevinte
                                    > clock
                                                                 OUTPUT
                                                                                                         > PWM_OUT
                                                                    comp8
                           REF_PWM[7..0]
                                                                                       AND2
                                                                dataa[7..0]
                                                                          ageb
                                                                datab[7..0]
         VALID_PWM
   PIN_33
```

Code: library IEEE; use IEEE.std\_logic\_1164.all; use IEEE.std\_logic\_unsigned.all;

```
ENTITY PWM IS
PORT(
       H2_5Mhz: IN STD_LOGIC;
       VALID PWM: IN STD LOGIC;
       PWM_REF: IN INTEGER RANGE 0 to 255:=0;
       H 10KHZ: OUT STD LOGIC;
       PWM_OUT: OUT STD_LOGIC
);
END PWM;
ARCHITECTURE archi OF PWM IS
SIGNAL cpt: INTEGER RANGE 0 to 255:=0;
BEGIN
       PROCESS(H2_5Mhz)
       BEGIN
              IF(H2_5Mhz'EVENT AND H2_5Mhz='1') THEN
                     cpt <= cpt + 1;
                     IF(cpt <= PWM REF and VALID PWM='1') THEN
                            PWM_OUT <= '1';
                     ELSE
                            PWM_OUT <= '0';
                     END IF;
                     IF(cpt = 255) THEN
                            H 10KHZ <= '1';
                     ELSE
                            H_10KHZ <= '0';
                     END IF;
              END IF;
       END PROCESS;
END archi;
```

#### 3.3 filtrage de la position mesurée par les capteurs à effets hall

Dans le cas d'un moteur brushless de véhicule electrique, pour les petites puissances (<3KW) il est courant d avoir les trois signaux logiques issus des capteur de position à effet hall qui transistent dans la même gaine electrique que les phases d'alimentation de puissance.

De ce fait de cette proximité, par couplage capacitif entre ces fils, il est courant d'observer, sur les signaux logiques hall[CBA], des parasites transmis par couplage electromagnétiques au moment des découpages de tension sur les fils de phase d'alimentaiton. Ce couplage capacitif parasite a d'autant plus d'effets indesirables que les dV/dT observés au niveau des alimentations de phases sont élevés (cas d'un onduleur à commutation dure et rapide) ce qui est notre cas .


Il faut donc filtrer le signal en provenance des capteurs halls pour diminuer l'effet de ces parasites.

L'algorythme de filtrage est très simple car il s'agit du principe du registre à coincidence. L'idée est de mémoriser les deux états précédents (sur deux periodes d'horloge H\_10khz) des valeurs de Hall[C,B,A] et de les compararer à sa valeur actuelle.

Si la condition hall[CBA]n-2 = hall[C,B,A]n-1 = hall[C,B,A]n alors cela signifie que la valeur actuelle hall[C,B,A]n est stable depuis deux périodes d horloge et donc quelle est fiable. Dans ce cas on présente cette nouvelle valeur sur la sortie du bloc (hall\_filtre[C,B,A]) et on indique que cette valeur est exploitable (Valid\_Hall='1'].


Sinon on maintient en sortie la derniere valeur stable connue de Hall[C,B,A] et on désactive Valid\_Hall='0'.

```
Code: library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std_logic_unsigned.all;
ENTITY FILTRE IS
PORT(
       hall_A : IN STD_LOGIC;
       hall B: IN STD LOGIC;
       hall C: IN STD LOGIC;
       H_10Khz: IN STD_LOGIC;
       valid_hall: OUT std_logic:='0';
       hall_filtre : BUFFER STD_LOGIC_VECTOR(2 downto 0)
);
END FILTRE;
ARCHITECTURE archi OF FILTRE IS
SIGNAL hall_filtre_N1: STD_LOGIC_VECTOR(2 downto 0):="000";
signal hall_entree:STD_LOGIC_VECTOR(2 downto 0);
SIGNAL hall filtre N2: STD LOGIC VECTOR(2 downto 0):="000";
BEGIN
hall entree<=hall C & hall B & hall A;
       PROCESS(H_10Khz)
       BEGIN
               IF(H_10Khz'EVENT AND H_10Khz='1') THEN
                      hall_filtre_N2<=hall_filtre_N1;
                      hall filtre N1<=hall entree;
                      IF(hall_filtre_N2=hall_filtre_N1 AND hall_filtre_N1 = hall_entree) THEN
                      valid_hall<='1';
                      hall filtre<= hall entree;
               ELSE
                      valid hall<='0';
               END IF;
               END IF;
       END PROCESS;
END archi;
```




```
library IEEE;
      use IEEE.std_logic_l164.all;
 2
 3
      use IEEE.std_logic_unsigned.all;
 4
 5
    ENTITY FILTRE IS
     PORT (
 6
         hall A
                   : IN STD_LOGIC;
                  : IN STD_LOGIC;
 8
         hall_B
         hall C
                  : IN STD_LOGIC;
 9
10
         H_10Khz : IN STD LOGIC;
11
          valid hall: OUT std logic:='0';
12
         hall filtre : BUFFER STD LOGIC VECTOR(2 downto 0)
13
14
15
      END FILTRE ;
16
     □ARCHITECTURE archi OF FILTRE IS
17
      SIGNAL hall_filtre_N1 : STD_LOGIC_VECTOR(2 downto 0):="000";
signal hall_entree:STD_LOGIC_VECTOR(2 downto 0);
18
19
     SIGNAL hall filtre_N2 : STD_LOGIC_VECTOR(2 downto 0):="000";
20
21
    □BEGIN
22
       hall_entree<=hall_C & hall_B & hall_A;
23
24
         PROCESS (H 10Khz)
25
     26
             IF (H_10Khz'EVENT AND H_10Khz='1') THEN
27
    hall_filtre_N2<=hall_filtre_N1;
28
29
                hall filtre N1<=hall entree;
                IF(hall_filtre_N2=hall_filtre_N1 AND hall_filtre_N1 = hall_entree) THEN
30
    valid_hall<='1';</pre>
31
                hall filtre<= hall entree;
32
33
             ELSE
     34
                valid_hall<='0';
35
             END IF;
36
37
             END IF:
38
          END PROCESS;
39
40
      END archi;
```

#### Insérer ici le code VHDL et le résultat de simulation.



#### 3.4 SPI Slave

**Rappels** 



Analyser le programme, le tester et le simuler.

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic arith.all;
entity spi slave is
port (
           : in std_logic; --spi clk from master
: in std_logic; --active low slave select
sck
cs n
           : in std logic; --master out, slave in
mosi
miso : out std_logic); --master in, slave out
rx buf : std logic vector(7 downto 0) := (others => '0'); --receiver buff
tx buf : std logic vector(7 downto 0) := (others => '0'); --transmit buff
end spi slave;
architecture rtl of spi slave is
begin
--Sampling MISO on Falling rising_edge
_____
process (sck)
signal bitCount: integer range 0 to 7;
begin
if falling edge(sck) then
 if (cs n='0') then
    miso<=tx buf(bitCount); --TX data;</pre>
    bitCount:=bitCount+1;
       if(bitCount=7) then
           bitCount:=0;
     end if;
 end if;
end process;
--Sampling MOSI Data on rising_edge
process (sck)
signal bitCount: integer range 0 to 7;
begin
```

```
if rising_edge(sck) then
   if(CS_N='0') then
       rx_buf(bitCount) <= mosi; -- LSB bit is received first
       bitCount:= bitCount+1;
       if(bitCount=8) then
           bitCount:=0;
    end if;
end if;
end process.</pre>
```

#### Autre solution de registre à décalage pour le mosi

```
signal rx_buf_int: std_logic_vector(rx_buf'range);
process (sck)
begin
if rising_edge(sck) then
   if(CS_N='0') then
    for i in 1 to 7 loop
        rx_buf_int (8-i) <= rx_buf_int (7-i);
    end loop;
    rx_buf_int (0) <= Mosi;
end if;
end if;
end process.
rx_buf <= rx_buf_int;</pre>
```


Dans ce programme, il y a un problème au moment du transfert des données vers tx\_buf. Corriger le problème.

Insérer ici le fichier vhdl corrigé et le résultat de simulation

# 4 Intégration et test


### 4.1 Etape de vérification n°1 avec une réf pwm constante:


- Placer une constante 8 bits = 127 sur l'entrée REF\_PWM du bloc collecteur\_num, et on validera à VCC en permanence l'entrée Valid\_Pwm du bloc générateur PWM pour ce test.
- Terminer les interconnexions sur le fichier général d'interconnexions **top.bdf**, le placer en top level entity et lancer une compilation générale
- Programmez le PLD Altera 7064SLC44-10 avec le fichier **epm7064\_2024.pof** issue de la compilation générale.



• Câblez la maquette SAE roue sur le moteur brushless de la roue de vélo ou de scooter et tester le fonctionnement pratique de l'autopilotage . La roue doit se mettre à tourner.

Insérer ici une copie d'écran de top.bdf et une preuve de fonctionnement (photo)





## 4.2 Etape de vérification n°2 : test du spi

Programme le FPGA avec la solution finale (communication spi)

Vous allez maintenant écrire un programme de test en SPI sur Keil Studio et tester la communication avec le FPGA

Insérer ici une copie d'écran de top.bdf et une preuve de fonctionnement (oscilloscope des SCK MOSI)

# 5 Résumé VHDL

### 5.1 Exemple d'un multiplexeur : 4 solutions

```
library IEEE;
use IEEE.std_logic_1164.all;
entity MUX is
port(Sel : in std_logic_vector(1 downto 0);
A, B, C, D : in std_logic;
Y1, Y2, Y3, Y4 : out std_logic);
end MUX;
```

```
architecture RTL of MUX is

signal tmp : std_logic ;

begin

Y1 <= A when Sel="00" else

B when Sel="01" else

C when Sel="10" else

D when Sel="11" ;</pre>
```

```
with Sel select Y2 <=
    A when "00",
    B when "01",
    C when "10",
    D when "11";</pre>
```

```
process (A, B, C, D, Sel)

begin

case Sel is

when "00" => Y4 <= A;

when "01" => Y4 <= B;

when "10" => Y4 <= C;

when "11" => Y4 <= D;

when others => Y4 <= A;

end case;

end proces</pre>
```


### 5.2 Exemple d'un multiplexeur : 4 solutions

```
Essaie SPI : M laurent VHDL
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
entity SPI_laurent is
port(
      : in std_logic; --spi clk from master
sck
cs_n : in std_logic; --active low slave select
     : in std_logic; --master out, slave in
mosi
     : out std_logic; --master in, slave out
miso
                        rx_buf : out std_logic_vector(7 downto 0) := (others => '0');
--receiver buff
                        tx_buf : in std_logic_vector(7 downto 0) := (others => '0') -
-transmit buff
            );
end spi_laurent;
architecture rtl of spi_laurent is
signal bitCount1: integer range 0 to 7;
signal bitCount2: integer range 0 to 7;
```

```
signal rx temp : std logic vector(7 downto 0) := (others => '0'); --
receiver buff
            signal tx_temp : std_logic_vector(7 downto 0) := (others => '0'); --
transmit buff
                       signal MISO_TEMP : std_logic;
begin
______
--Sampling MISO on Falling rising_edge
--process (sck)
process (cs_n, sck,tx_temp,bitCount1 )
begin
                 if(cs_n'event and cs_n='0') then
                             tx_temp <= tx_buf;</pre>
                             --MISO_TEMP<=tx_temp(7);
                                  end if;
                             if (cs_n='0') then
                       if (sck='0') then
                          MISO_TEMP<=tx_temp(7-bitCount1); --TX data;</pre>
                       end if;
                                        if (sck'event and sck='1') then
                                        if (sck='1') then
                              bitCount1<=bitCount1+1;</pre>
                                                          rx_temp(7-
bitCount1)<=mosi; -- LSB bit is received first</pre>
                                        end if;
                             else
                              bitCount1<=0;
       end if;
end process;
process (cs_n)
begin
          if (cs_n'event and cs_n='1') then
                 rx_buf <=rx_temp;</pre>
                                  end if;
     end process;
```

```
MISO<=MISO_TEMP; --when cs_n='0' else 'Z';
______
--Sampling MOSI Data on rising_edge
end rtl;
M Salvat VHDL
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
entity spi is
port(
      : in std logic; --spi clk from master
sck
cs_n
      : in std_logic; --active low slave select
     : in std_logic; --master out, slave in
mosi
      : out std_logic; --master in, slave out
miso
                       rx_buf : out std_logic_vector(7 downto 0) := (others => '0');
--receiver buff
                       tx_buf : in std_logic_vector(7 downto 0) := (others => '0') -
-transmit buff
           );
end spi;
architecture rtl of spi is
signal bitCount1: integer range 0 to 7 :=0;
           signal rx_temp : std_logic_vector(7 downto 0);
           signal tx_temp : std_logic_vector(7 downto 0) ;
                      signal MISO_TEMP : std_logic;
begin
--Sampling MISO on Falling rising_edge
--process (sck)
process (cs_n, sck)
begin
                 if(cs_n='0') then
                       if falling_edge(sck) then
                             bitCount1<=bitCount1+1;</pre>
                             MISO_TEMP<=tx_temp(6-bitCount1); --TX data;</pre>
                       end if;
             else
                                                         bitCount1<=0;
                             tx_temp <= tx_buf;</pre>
```

```
MISO_TEMP<=tx_temp(7);
      end if;
end process;
process (sck, cs_n)
begin
         if (cs_n='1') then
              rx_buf <=rx_temp;</pre>
                  else
                       if rising_edge(sck) then
                        rx_temp(7-bitCount2)<=mosi; -- LSB bit is received</pre>
first
                       bitCount2<=bitCount2+1;</pre>
                       end if;
         end if;
end process;
MISO<=MISO_TEMP when cs_n='0' else 'Z';
______
--Sampling MOSI Data on rising_edge
______
end rtl;
```



TBS 1052B-EDU - 17:34:44 30/05/2024

```
#include "mbed.h"
SPI spi(p5, p6, p7); // mosi, miso, sclk
DigitalOut cs(p8);
BusOut myleds(LED4, LED3, LED2, LED1);
Serial pc(USBTX, USBRX); // tx, rx
DigitalOut · VALID_PWM(p21); · · · // · Générateur · PWM
InterruptIn · VALID_HALL(p22); · // · Capteurs · HALL
AnalogIn Vgaz(p17); · · · · · · // · Poignée · de · gaz
AnalogIn · Vbat(p18); · · · · · // · Tension · de · la · batterie
AnalogIn·VTemp(p19); · · · · · · // · Temperature · du · convertisseur
AnalogIn Vi(p20); · · · · · // · Courant · mesuré · de · la · batterie
int main() {
  cs.write(1);
     cs.write(0);
  cs.write(1);
  spi.frequency(100000);
  while (1) {
...// float Vgazlu = Vgaz.read();
     unsigned int valeur = 0;
     scanf("%d",&valeur);
         -cs.write(0);
     unsigned char val_lue = spi.write(valeur);
     cs.write(1);
    -//·valeur·=·(valeur·>>·1)·&·0x0FFF;
-printf("valeur·lue·=·%d\n\r",·val_lue);
     wait(0.02);
```