

# Circuits & Architecture Diagrammes temporels d'exécution

«LC-3»

JACQUETTE Pierrick & STASYSZYN Romain 21305551 & 21305734

# **Table des matières**

Introduction	3
Instruction Arithmétique	4
1.NOT	4
2.AND	
3.ADD	
4.SET	
5.RESET	5
Instruction de chargement	
1.LEA	
2.LD	7
3.LDR	8
Instruction de rangement	
1.ST	
2.STR	10
Instruction de branchement	
1.BR	11
2.JMP	12

## Introduction

Ce projet est réalisé au sein de l'enseignement Circuits et Architecture. Notre projet est de construire avec logisim un processeur qui implante certaines instructions du LC3.

Commencer le projet par les diagrammes nous permettra d'avoir une représentation claire et structurée de notre projet. Une exécution est découpé en quatre temps : Fetch (1 et 2) et Exec (1 et 2), correspond respectivement aux fronts montants et descendants.

Dans une première partie, nous présenterons les instructions arithmétiques.

Ensuite, nous vous montrerons les instructions de chargement.

Puis, nous verrons les instructions de rangement.

Enfin, pour terminer nous parlerons des instructions de branchement.

Sur les diagrammes, des fils n'ont pas été coloriés car ce sont des fils secondaires à Exec2. Certains sous-circuits ont des entrées actives mais pas de sorties actives parce qu'ils n'ont pas d'utilité première dans l'illustration des instructions.

# **Instruction Arithmétique**




Diagramme temporel d'exécution des instructions arithmétiques

#### NOT 1.

Default

Fetch2

Cette instruction permet de faire le "non logique" bit à bit d'un registre source (SR) à un registre destination (DR). DR ← not SR.

Sa syntaxe est NOT DR,SR. Son codage est 1001 DR SR 111111, modifie NZP.

#### AND 2.

Cette instruction permet de faire le "et logique" bit à bit d'un registre source(SR) à un registre destination(DR). Deux formes sont possibles avec des registres sources (SR1 SR2) (étendue 16 bits). et ou avec une constante sur  $DR \leftarrow SR1$  and SR2 ou  $DR \leftarrow SR1$  and SEXT(Imm5).

Sa syntaxe est AND DR,SR1,SR2/Imm5. Son codage est 0101 DR SR1 0 00 SR2 ou 0101 DR SR1 1 00 Imm5, modifie NZP.

#### 3. ADD

Cette instruction permet de faire l'addition de deux termes en complément à deux. Deux formes sont possibles avec des registres sources (SR1 et SR2) ou avec une constante (étendue sur 16 bits). DR  $\leftarrow$  SR1 + SR2 ou DR  $\leftarrow$  SR1 + SEXT(Imm5).

Sa syntaxe est ADD DR,SR1,SR2/Imm5. Son codage est 0001 DR SR1 0 00 SR2 ou 0001 DR SR1 1 Imm5, modifie NZP.

#### 4. SET

Cette instruction permet de mettre un bit d'un registre à 1. Deux formes sont possibles avec des registre sources (SR1 et SR2) ou avec une constante (étendue sur 16 bits). DR ← swap(SR1,bit\_i\_SR2) ou DR ← swap(SR1,bit\_i\_SEXT(Imm4)) avec swap permettant d'échanger le bit i. Ce dernier est choisi en récupérant les 4 bits de poids faible de SR2.

Sa syntaxe est SETB DR,SR1,SR2/Imm4 . Son codage est 1101 DR SR1 010 SR2 ou 1101 DR SR1 1 I Imm4, modifie NZP.

#### 5. RESET


Cette instruction permet de mettre un bit d'un registre à 0. Deux formes sont possibles avec des registre sources (SR1 et SR2) ou avec une constante (étendue sur 16 bits). DR ← swap(SR1,bit\_i\_SR2) ou DR ← swap(SR1,bit\_i\_SEXT(Imm4)) avec swap permettant d'échanger le bit i. Ce dernier est choisi en récupérant les 4 bits de poids faible de SR2.

Sa syntaxe est RSTB DR,SR1,SR2/Imm4. Son codage est 1101 DR SR1 000 SR2 ou 1101 DR SR1 1 0 Imm4 ,modifie NZP.

# Instruction de chargement

## 1. LEA


Diagramme temporel d'exécution de LEA



Cette instruction permet de charger une adresse dans un registre. Ceci est un adressage absolu (=immédiat), aucun accès à la mémoire n'est nécessaire.  $DR \leftarrow PC + SEXT(PCoffset9)$ .

Sa syntaxe est LEA DR,label. Son codage est 1110 DR PCoffset9, modifie NZP. Les fils secondaires sont les sorties des REGISTRES.

### 2. LD



Cette instruction permet de charger un mot mémoire à l'adresse de PC+offset de 9 bits. Ceci est un adressage direct, un accès à la mémoire. DR ← mem[PC + SEXT(PCoffset9)].

Sa syntaxe est LD DR,label. Son codage est 0010 DR PCoffset9, modifie NZP. Les fils secondaires sont les sorties des REGISTRES.

### 3. LDR

#### Diagramme temporel d'exécution de LDR Condition MemOUT Jumpinstr Jumplnstr RegPC Exec AluOUT Load/Store Addr WriteReg Arith RegIN < PC │ IR Registres R\* Fetch GetAddr DR,BaseR,offset6 MemIN Addr **RAM** BaseR BaseR 0000 0000 MemOUT AluOUT 0001 0000 0000 D offset6 RegIR IR 0003 0000 MemIN D ALU Fetch str sel cir GetCst 00 : ADD 01: AND Load Fetch 10 : NOT 11: (RE)SET Reset DecodeIR **BiClock** RamCtrl nzp Store Exec NZP Condition WriteReg Jumpinstr Arith Exec Légende : WriteReg Fetch1 Exec1 Fetch2 Exec2 Default


Cette instruction permet de charger un mot mémoire à l'adresse d'un registre de base + offset de 6 bits. Ceci est un adressage relatif (=basé), un seul accès mémoire. DR ← mem[BaseR + SEXT(Offset6)].

Sa syntaxe est LDR DR,BaseR,Offset6. Son codage est 0110 DR BaseR Offset6, modifie NZP. Les fils secondaires sont les sorties des REGISTRES MemIn et SR2 à Fetch1 et toutes les sorties à Exec2.

# Instruction de rangement

## 1. ST

Diagramme temporel d'exécution de ST



Cette instruction permet de ranger un mot mémoire depuis l'adresse de PC+offset de 9 bits. Ceci est un adressage direct, un accès à la mémoire. mem[PC + SEXT(PCoffset9)] ← SR.

Sa syntaxe est ST SR,label. Son codage est 0011 SR PCoffset9. Les fils secondaires sont les sorties SR1 et SR2 des REGISTRES à Fetch2.

### 2. STR

#### Diagramme temporel d'exécution de STR Condition MemOUT Jumpinstr Jumplnstr RegPC Exec AluOUT Load/Store Addr WriteReg RegIN Arith < PC │ IR Registres R\* Fetch GetAddr SR,BaseR,offet6 MemIN Addr **RAM** BaseR BaseR 0000 0000 0000 D 0000 MemOUT AluOUT 0001 offset6 RegIR IR 0003 0000 MemIN ALU Fetch str sel ld cir GetCst 00 : ADD 01: AND Load Fetch 10 : NOT 11: (RE)SET Reset DecodeIR RamCtrl **BiClock** nzp Store Exec NZP Condition Jumpinstr Arith Légende : Exec WriteReg Fetch1 Exec1 Fetch2 Exec2 Default


Cette instruction permet de ranger un mot mémoire depuis l'adresse d'un registre de base + offset de 6 bits. Ceci est un adressage relatif (=basé), un seul accès mémoire. mem[BaseR + SEXT(Offset6)] ← SR.

Sa syntaxe est STR SR,BaseR,Offset6. Son codage est 0111 SR BaseR Offset6. Les fils secondaires sont les sorties SR1 et SR2 des REGISTRES à Fetch2.

## Instruction de branchement

#### 1. BR

## Diagramme temporel d'exécution de BR



Cette instruction permet de modifier le déroulement normal des instructions en modifiant la valeur de PC. PC est calculé en additionnant PC avec un offset de 9 bits. Si la condition n'est pas respectée, on passe à l'instruction suivante. Si (cond) PC ← PC + SEXT(PCoffset9).

Sa syntaxe est BR[n][z][p] label. Son codage est 0000 nzp PCoffset9.

#### 2. JMP

#### Diagramme temporel d'exécution de JMP Condition MemOUT Jumpinstr Jumplnstr RegPC Exec AluOUT Load/Store Addr WriteReg RegIN Arith PC + BaseR PC IR ) Registres R\* Fetch GetAddr BaseR MemIN Addr **RAM** BaseR PC + 0000 0000 MemOUT AluOUT BaseR 0001 0000 D RegIR IR 0003 0000 MemIN D ALU Fetch str sel ld cir GetCst 00 : ADD 01: AND Load Fetch 10 : NOT 11: (RE)SET Reset DecodeIR **BiClock** RamCtrl nzp Store Exec NZP Condition Jumpinstr Arith Exec Légende : WriteReg Fetch1 Exec1 Fetch2 Exec2 Default

Cette instruction permet de charger PC avec le contenu d'un registre. Elle permet de compléter BR (saut à -/+256 mots mémoire), pour les pointeurs, les sous-routines. PC ← BaseR.

Sa syntaxe est JMP BaseR. Son codage est 1100 000 BaseR 000000. Les fils secondaires sont les sorties SR2 et MemIn des REGISTRES à Fetch2.