


Laboratoire 3

Add4

Evolution de la vue RTL








Les images ci-dessus représentent l'évolution de notre description vhdl au travers des différentes étapes qui nous étaient demandées. La première image représente la description sans gestion du carry et du carry out. La deuxième image ajoute la gestion du carry out et la dernière la gestion du carry in. La dernière vue RTL est composée de 2 additionneurs car elle présente l'addition du carry in en plus.

Vue technologique finale



On peut voir dans la vue technologique de la dernière étape les 4 additionneurs 1 bit utilisés pour l'additionneur 4 bits.

Add4 full

Résultat du log

```
# Errors: 0, Warnings: 3

# vsim -novopt work.add4 tb

# Start time: 11:33:256 on Oct 21,2019

# ** Warning: (vsim-8891) All optimizations are turned off because the -novopt switch is in effect. This will cause your simulation to run very slowly. If you are using this switch to preserve visibility for Debug or PLI features please see the User's Manual section on Preserving Object Visibility with vopt.

# Loading std.standard

# Refreshing/cours REDS/CSN/PierrickMuller/CSN/Labos/Labo3/add4/comp/work.add4_tb(test_bench_full)

# Loading std.textio(body)

# Loading ieee.aumeric std(body)

# Loading work.add4 tb(test_bench_full)

# Refreshing/cours REDS/CSN/PierrickMuller/CSN/Labos/Labo3/add4/comp/work.add4_full(flot_don)

# Loading work.add4 full(flot_don)

# Refreshing/cours REDS/CSN/PierrickMuller/CSN/Labos/Labo3/add4/comp/work.addn(flot_don)

# Loading work.addn(flot_don)

VSIM(paused)> run -all

# ** Note: Dit/but de la simulation

# Time: 0 ns Iteration: 0 Instance: /add4_tb

# ** Note: Nombre d'erreurs dit/tect/L'/es = 0

# Time: 51200 ns Iteration: 0 Instance: /add4_tb

# ** Note: Fin de la simulation

# Time: 51200 ns Iteration: 0 Instance: /add4_tb

# ** Note: Fin de la simulation

# Time: 51200 ns Iteration: 0 Instance: /add4_tb

# ** Note: Fin de la simulation

# Time: 51200 ns Iteration: 0 Instance: /add4_tb
```

Cette image parle d'elle-même, les fichiers ont bien été compilés et le testbench n'a pas ressorti d'erreurs.

Auteur: Pierrick Muller