Architecture des ordinateurs (La mémoire)

Pierre-Louis Filoche

Leçon M2FESup DER SIEN

école normale supérieure paris—saclay

université PARIS-SACLAY

Séquence Pédagogique

Public visé : BUT 1 Informatique (S1)

Ressource	Savoirs de références étudies correspondant
R1.03 : Introduction à l'architecture des ordinateurs	- Architecture générale d'un ordinateur, histoire et évolution de l'informatique - Étude d'un ordinateur personnel (composants…) - Évolution des technologies et des systèmes
R3.05 : Programmation système	- Fonctionnement du système (par ex. : pagination, mémoire virtuelle, systèmes de fichiers…)
R2.04 : Communication et fonctionnement bas niveau	- Étude d'un système à microprocesseur ou microcontrôleur avec ses composants (mémoires, interfaces, périphériques…)

Séquence Pédagogique

La Mémoire (6h)

Cours Magistral (2h)
Principes de la hiérarchie mémoire, mémoire centrale, registres, caches

Travaux Pratiques (4h)
Petit projet pour mesurer la différence entre accès cache/RAM avec un programme simple

Autres Systèmes (10h)


Processeur
Unités de calcul, pipeline d'instructions, techniques d'optimisation

Représentation des Instructions
Encodage et exécution des instructions (ISA)

Entrées-Sorties
Mécanismes de communication avec les périphériques externes

Bus Système
Bus adresse, données et contrôle qui interconnectent les composants

Répartition du Temps



Evaluation :

- TP noté en cours + CR
- QCM
- Une partie de l'examen sur l'architecture des ordinateurs (séquence générale)

Séquence Pédagogique

Compétences requises :

- Combinatoire
- Base du transistor
- Architecture des ordinateurs - intro

Activités pratiques

Simulations interactives

Visualisation de mémoires et manipulation des hiérarchies de stockage (Logisim)

Benchmarks simples

Tests de performance (lshw, mbw) et comparaison des impacts des différents types de mémoire

Mini-projet d'application

Conception/optimisation d'un système nécessitant une gestion efficace de la mémoire

Approche pédagogique

Visualisation et schémas

Diagrammes et animations pour illustrer le fonctionnement interne et les interactions des composants


Comparaisons et analogies

Explication des concepts complexes à travers des analogies concrètes (mémoire comme une bibliothèque)

Cas concrets


Étude de scénarios réels (optimisation pour PC de jeu, serveurs ECC) pour montrer l'application pratique

Cellule SRAM



Source


Cellule DRAM



Source

Mémoire Electronique

Loi de Moore (1965)



Source

Les registres




Figure 3-2. 64-Bit Mode Execution Environment

Source

Mémoire Centrale
Adressage Virtuelle






fig. 1

Source

Mémoire Centrale
Organisation




Banc unidimensionnel



Banc bidimensionnel

Source

Exemple d'organisation de **caches** dans un microprocesseur (i7…)



Source

Exemple de l'architecture mémoire d'un Processeur moderne

Intel Core i7-8700K (Coffee Lake) (2017)

Registre:

16 registres de travail de 64 bits

Registre de calculs en virgule flottante

Cache:

- Nombre et Taille L1, L2, L3-> L1 : 8x64ko, L2: 4x256ko, L3 : 8Mo
- Politique d'éviction-> Pseudo-LRU
- Adressage-> Associatif par voies
- Politique d'écriture-> Write Back

Récapitulatif des capacités

Composant mémoire	Latence	Bande passante	Capacité	Coût/bit	Usage
Registres	~0,3–1 ns	>1 To/s	≈ centaines d'octets	Très élevé	Valeurs immédiates pour l'ALU
Cache L1/L2	1–10 ns	Centaines Go/s	32–512 Ko	Élevé	Données/instructions récentes
Cache L3	10–30 ns	50–100 Go/s	2–64 Mo	Élevé	Mémoire partagée entre cœurs
Mémoire centrale (DRAM)	50–100 ns	20–100 Go/s	8–64 Go	Moyen	Mémoire principale
SSD (NVMe)	50–200 µs	1–7 Go/s	256 Go–4 To	Bas	Stockage rapide permanent
SSD (SATA)	5–15 ms	300-700 Mo/s		Très bas	