

Alessandro Placido Luise - Mat. M
63/818 — Giuseppina Tuoro - Mat. M
63/811 $18~{\rm gennaio}~2020$

Indice

1	Ese	rcizio 1
	1.1	Traccia
	1.2	Soluzione
		1.2.1 Schematici
		1.2.2 Codice
		1.2.2.1 Multiplexer 2:1
		1.2.2.2 Multiplexer 4:1
		1.2.2.3 Multiplexer 8:1
	1.3	Simulazione
	1.0	
2	Ese	rcizio 2
	2.1	Traccia
	2.2	Soluzione
		2.2.1 Schematici
		2.2.2 Codice
		2.2.2.1 Display 7 Segmenti
		2.2.2.2 Anodes Manager
		2.2.2.3 Cathodes manager
		2.2.2.4 Counter
		2.2.2.5 Clock Filter
		2.2.3 File UCF
3	Ese	rcizio 3
	3.1	Traccia
	3.2	Flip Flop D Edge Triggered - Prof. Mazzeo
		3.2.1 Schematici
		3.2.2 Codice
		3.2.2.1 Flip Flop D Edge Triggered sul fronte di discesa
		3.2.2.2 Flip Flop D Edge Triggered sul fronte di salita
	3.3	Simulazione
	0.0	3.3.0.1 TestBench Flip Flop Edge Triggered
	3.4	Flip Flop D Edge Triggered - Prof. Sami
	5.1	3.4.1 Schematici
		3.4.2 Codice
		3.4.2.1 Flip Flop D Edge Triggered sul fronte di salita
		3.4.2.2 Flip Flop D Edge Triggered sul fronte di discesa
		9.1.2.2 Impriop b base insserted but from an absence

	3.5 3.6	SimulazioneFlip Flop D Master Slave - Prof. Antonino Mazzeo3.6.1 Schematici3.6.2 Codice	1
	3.7 3.8	Simulazione Flip Flop D Master Slave - Prof. Sami 3.8.1 Schematici 3.8.2 Codice	6
	3.9	Simulazione	9
4	Esei 4.1 4.2	Traczia 4 Traccia	1 2 4 4
	4.3 4.4	4.2.2.3 Full Adder 4 4.2.2.4 Half Adder 4 Simulazione 4 Sintesi su board FPGA 5 4.4.1 File UCF 5 4.4.2 Sintesi finale 5	7 8 9 9
5	Esei 5.1 5.2	rcizio 5 Traccia 5 Soluzione 5 5.2.1 Schematici 5 5.2.2 Codice 5 5.2.2.1 Registro a scorrimento circolare 5 5.2.2.2 FFD sul fronte di discesa con reset 6	7 7 8 8 8
	5.35.4	Simulazione 6 5.3.0.1 Test 1 6 5.3.0.2 Test 2 6 5.3.0.3 Test 3 6 Sintesi su board FPGA 6 5.4.0.1 Debouncer 6 5.4.0.2 File UCF 7	3 5 6 6 6
6	Esei 6.1 6.2	Traccia 7 Soluzione 7 6.2.1 Schematici 7 6.2.1.1 Flip Flop T 7	'2 '3

			6.2.1.2	Contatore Paralle	lo Mo	d-16											
			6.2.1.3	Contatore Seriale													
		6.2.2															
			6.2.2.1	Flip Flop T													
			6.2.2.2	Contatore Paralle													
	6.2	Cimanla	6.2.2.3	Contatore in serie													
	6.3	Simula	5210ne 6.3.0.1	Test Contatore Pa													
			6.3.0.1	Test Contatore Se													
	6.4	Sintesi		FPGA													
	0.1	6.4.1	Bin2bcd														
		6.4.2		nale													
		6.4.3		7													
7	Ese	rcizio 7	7														88
	7.1																
	7.2	Soluzio															
		7.2.1		ici													
		7.2.2		A 1.4 O O													
	7.0	G: 1	7.2.2.1	Arbitro 2 su 3													
	$7.3 \\ 7.4$			FPGA													
	1.4	Simesi	su board	rrga	• • •		 • •	• •	• •		• •	 •	• •	•	 	•	90
8	Esei	rcizio 8	3														94
	8.1	Traccia	a				 								 		94
	8.2	Soluzio	${ m one}\ { m e}\ { m sinte}$	esi			 								 		94
		8.2.1		ici													
		8.2.2	Codice .														
			8.2.2.1	Orologio													
			8.2.2.2	Contatore													
			8.2.2.3	Orologio FPGA .													
			8.2.2.4	Clock Divider .													
	0.9	C:1-	8.2.2.5	Test UCF													
	8.3	Simula	zione				 • •	• •	• •	• •	• •	 •		•	 	•	100
9	Esei	rcizio 9)														109
	9.1	Traccia	a				 								 		109
	9.2	Soluzio	one				 								 		109
		9.2.1	Schemat	ici			 								 		110
		9.2.2	Codice .				 								 		111
			9.2.2.1	Carry Save Adder			 								 		111
	9.3																
	9.4	Sintesi	su board	FPGA			 								 		116
		9.4.1	File UCE	7			 								 		118

10	Eser	cizio 10	120
	10.1	Traccia	120
	10.2	Soluzione	120
		10.2.1 Schematici	122
		10.2.2 Codice	123
		10.2.2.1 Moltiplicatore di Robertson	
		10.2.2.2 PC	
		10.2.2.3 Registro	
		10.2.2.4 Mux Bus	
		10.2.2.5 Adder - Subtractor	100
			131
	10.3	Simulazione	133
	10.4	Sintesi su board FPGA	136
		10.4.1 Sintesi Robertson	136
		10.4.2 File UCF	
11			140
		Traccia	
	11.2	UART RS232	
		11.2.1 Schematici	
		11.2.2 Codice	
		11.2.2.1 RS232RefComp2	143
	11.3	Soluzione a) Uart Tappo	160
		11.3.1 Schematici	160
		11.3.2 Codice	160
		11.3.2.1 UART Tappo	160
	11.4	Sintesi su board FPGA	162
	11.5	Soluzione b) 2 UART	163
		11.5.1 Schematici	163
		11.5.2 Codice	164
		11.5.2.1 2UART	
	11.6	Sintesi su board FPGA	
		Soluzione c) UART_PC (facoltativo)	
	11	11.7.1 Schematici	
		11.7.2 Codice	
		11.7.2.1 UART PC	
		11.7.2.2 File UCF	
		11.7.2.2 THE OCT	111
12			173
	12.1	Traccia	173
	12.2	Soluzione a)	173
		12.2.1 Schematici	175
		12.2.2 Codice	176
	12.3	Simulazione	
		Soluzione b) IADD modificata	
		12.4.1 Schematici	

		12.4.2 Codice
	12.5	Simulazione
		Soluzione b) ISUB modificata
	10	12.6.1 Codice
	19 7	Simulazione
	12.1	
13	Eser	ccizio 13
	13.1	Traccia
		Soluzione
	10.2	13.2.1 Schematici
		13.2.2 Codice
		13.2.2.1 OmegaNetwork
		13.2.2.2 PO (Parte Operativa)
		13.2.2.3 Switch
		13.2.2.4 Demultiplexer 1:2
		13.2.2.5 PC (Parte di Controllo)
		13.2.2.6 Arbiter
		13.2.2.7 Demultiplexer 1:4
	13.3	Simulazione
		13.3.1 Codice
		13.3.2 Risultati
	13 4	Sintesi su board FPGA
	10.1	13 4 1 File UCF 219

Capitolo 1


Esercizio 1

1.1 Traccia

Progettare ed implementare in VHDL un multiplexer 8:1 indirizzabile utilizzando una descrizione di tipo structural che componga opportunamente multiplexer più piccoli. Nota: il progetto deve fare uso di almeno un multiplexer 4:1, progettato con una tecnica a scelta dello studente.


1.2 Soluzione

Si è scelto di implementare il multiplexer 8:1 utilizzando due multiplexer 4:1 e uno 2:1 collegati in cascata. Lo schema è riportato nell'immagine seguente :




Il multiplexer da 8 è stato implementato utilizzando una descrizione strutturale, mentre per gli altri è stata utilizzata una descrizione di tipo DataFlow.

Di seguito è mostrato lo schematico del multiplexer 2:1 implementato.





Il multiplexer 4:1 è stato sviluppato seguendo la stessa logica DataFlow.



1.2.1 Schematici

Lo schematico del mux 8:1 che ne segue è composizione dei due visti precedentemente.





1.2.2 Codice

1.2.2.1 Multiplexer 2:1

Il Mux 2:1 pone l'uscita pari ad a0 se s0 è pari a 0, a b0 se s0 è pari ad 1. In tutti gli altri casi l'uscita è un "don't care".

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity mux2 is
PORT (
s0 : in std_logic;
```

```
a0,b0: in std_logic;
7
         y : out std_logic
         );
   end mux2;
11
  architecture DataFlow of mux2 is
12
13
  y \le a0 when (s0 = '0') else
14
    b0 when (s0 = '1') else
15
     '-';
16
  end DataFlow;
```

Codice Componente 1.1: Definizione del componente Bit String Comparator Generic

1.2.2.2 Multiplexer 4:1

Discorso simile per il Mux 4:1, che possiede invece un segnale di selezione a 2 bit.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
  entity mux4 is
  PORT (
5
              std_logic_vector(1 downto 0);
6
     D1 : in
              std_logic_vector(3 downto 0);
     y : out std_logic );
   end mux4;
9
10
   architecture DataFlow of mux4 is
1\,1
    begin
12
     y \le D1(0) when S1 = "00" else
13
               when S1 = "01" else
        D1(1)
14
        D1(2)
               when S1 = "10" else
15
               when S1 = "11" else
        D1(3)
16
        '-';
17
   end DataFlow;
```

Codice Componente 1.2: Definizione del componente Bit String Comparator Generic

1.2.2.3 Multiplexer 8:1

Il Mux 8:1 viene descritto con una logica strutturale, come richiesto dalla traccia, ed utilizzando almeno un Mux 4:1.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Mux8 is
PORT (
```

```
S : in std_logic_vector(2 downto 0);
7
                  std_logic_vector(7 downto 0);
          D : in
          y : out std_logic
9
          );
10
   end Mux8;
11
12
   architecture Structural of Mux8 is
13
14
   Component mux4
15
     PORT (
16
          S1 : in std_logic_vector(1 downto 0);
17
          D1 : in std_logic_vector(3 downto 0);
18
          y : out std_logic );
19
   end Component;
20
21
   Component mux2
22
     PORT (
23
          s0 : in std_logic;
^{24}
          a0,b0: in std_logic;
25
          y : out std_logic );
   end Component;
27
28
   signal c0, c1 : std_logic :='0';
29
30
   begin
31
32
   MU4_1 : mux4 port map (
33
       D1(0) => D(0),
34
       D1(1) => D(1),
35
       D1(2) => D(2),
36
       D1(3) => D(3),
37
       S1(0) => S(1),
38
       S1(1) => S(0),
39
       y => c0
40
       );
41
   MU4_2 : mux4 port map (
42
       D1(0) => D(4),
43
       D1(1) => D(5),
44
       D1(2) => D(6),
45
       D1(3) => D(7),
^{46}
       S1(0) => S(1),
47
       S1(1) => S(0),
^{48}
       y => c1
49
       );
50
   MU2 : mux2 port map (
51
       a0 => c0,
52
       b0 \Rightarrow c1
53
       s0 => S(2),
54
       y => y
55
```

```
56 );
57 |
58 | end Structural;
```

Codice Componente 1.3: Definizione del componente Bit String Comparator Generic

1.3 Simulazione

Nel seguente testbench il multiplexer prende in ingresso la stringa D di 8 bit. Ciò ci permette di osservare, al variare del segnale di selezione S, tutti i possibili valori di uscita y.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
   ENTITY test_mux IS
   END test_mux;
   ARCHITECTURE behavior OF test_mux IS
   COMPONENT Mux8
8
   PORT (
9
             std_logic_vector(2 downto 0);
     S : IN
10
             std_logic_vector(7 downto 0);
     D: IN
11
     y : OUT std_logic
12
13
   );
   END COMPONENT;
14
15
     --Inputs
16
     signal S : std_logic_vector(2 downto 0) := (others => '0');
17
     signal D : std_logic_vector(7 downto 0) := (others => '0');
18
     --Outputs
^{19}
     signal y : std_logic;
^{21}
   BEGIN
22
     uut: Mux8 PORT MAP (S => S,
                                     D \Rightarrow D
23
24
     stim_proc: process
25
     begin
26
       wait for 100 ns;
^{27}
     D <= "11101001";
28
     S <= "000";
29
     wait for 100 ns;
30
     S \ll "001";
31
     wait for 50 ns;
32
     S <= "010";
33
     wait for 50 ns;
34
     S <= "011";
35
     wait for 50 ns;
36
     S <= "100";
37
```

```
wait for 50 ns;
38
     S <= "101";
39
     wait for 50 ns;
40
     S <= "110";
41
     wait for 50 ns;
42
     S <= "111";
43
     wait for 50 ns;
44
     wait;
45
     end process;
^{46}
47
   END;
```

La simulazione ISim mostra che il multiplexer seleziona correttamente i valori di output, al variare del segnale di selezione, per la stringa data 11101001.

Name	Value	0 ns	100 ns	200 ns		300 ns		400 ns	500 ns	600 r
► s[2:0]	010	00	0	001	010	011	100	101 110	111	
▶ a d[7:0]	11101001	00000000				1	1101001			
16 y	0									



Capitolo 2


Esercizio 2

2.1 Traccia

Progettare un controller per un display a 7 segmenti che, data una stringa in ingresso di 4 bit che codifica un numero naturale fra 0 e 15, fornisca in uscita i segnali a,b,c,d,e,f,g (in figura) che consentono di rappresentare sul display il numero fornito in ingresso rappresentato nella codifica esadecimale (cifre 0..9 A.. F). Il controller deve essere sintetizzato sulla board e deve utilizzare gli switch per acquisire l'input e una cifra delle 4 disponibili per visualizzare l'output.


2.2 Soluzione


Il componente implementato consente di visualizzare su display a 7 segmenti, lettere e numeri che vanno da 0 a 9 e dalla A alla F.



2.2.1 Schematici

La macchina prende in ingresso il dato su 4 bit da visualizzare, il clock e un segnale di reset. In uscita ci sono i bit relativi agli anodi e ai catodi da accendere.





2.2.2 Codice

Il display è formato da diversi componenti principali : un gestore degli anodi, uno dei catodi, un clock filter e un contatore.

2.2.2.1 Display 7 Segmenti

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.std_logic_unsigned.all;
6
```

```
entity SEV_SEG_DISP is
7
       Port ( clock_50Mhz : in STD_LOGIC;
               reset : in STD_LOGIC;
          X: in STD_LOGIC_VECTOR (3 downto 0);
10
               Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
11
               LED out : out STD LOGIC VECTOR (6 downto 0)
12
           );
13
14
   end SEV_SEG_DISP;
15
   architecture Behavioral of SEV_SEG_DISP is
16
17
   Component counter
18
  port (
19
     clockfx,reset: in std_logic;
20
     counter: out std_logic_vector(1 downto 0)
21
  );
22
   end component;
23
24
25
   Component clockfilter
26
   port (
27
         clock_50Mhz : in STD_LOGIC;
28
             reset : in STD_LOGIC;
29
         clock_out:out std_logic
30
^{31}
32
   end component;
33
34
   Component anodesmanager
35
   port (
36
       counter: in std_logic_vector(1 downto 0);
37
       anodes: out STD_LOGIC_VECTOR (3 downto 0)
38
39
41
   end component;
42
43
44
   Component cathodesmanager
45
  port (
^{46}
       counter:in std_logic_vector(1 downto 0);
47
       X: in STD_LOGIC_VECTOR (3 downto 0);
^{48}
       cath : out STD_LOGIC_VECTOR (6 downto 0)
49
50
  );
51
  end component;
52
53
  signal clk: std_logic:='0';
54
  signal count: std_logic_vector(1 downto 0):=(others=>'0');
```

```
56
   begin
57
58
   C: counter port map (
59
     clockfx=>clk,
60
     reset=>reset,
61
     counter=>count
62
63
   );
64
65
66
   AN: anodesmanager port map (
67
68
     counter=>count,
69
     anodes=>Anode_Activate
70
71
72
   );
73
75
   CAT: cathodesmanager port map (
76
        counter=>count,
77
        X = > X
78
        cath=> LED_out
79
   );
80
81
82
83
   CL: clockfilter port map(
84
        clock_50Mhz=>clock_50Mhz,
85
          reset=>reset,
86
        clock_out=>clk
87
   );
90
91
   end Behavioral;
92
```

Codice Componente 2.1: Definizione del Display a 7 segmenti

2.2.2.2 Anodes Manager

Il ruolo del gestore degli anodi è quello di alternare l'attivazione dei 4 anodi disponibili tramite l'analisi dell'ingresso counter (corrispondente all'uscita del contatore). Tale compito è svolto dal process, che nel caso di valori differenti dai precedenti pone l'ingresso degli anodi a "1111".

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity anodesmanager is
5
   port (
       counter: in std_logic_vector(1 downto 0);
       anodes: out STD_LOGIC_VECTOR (3 downto 0)
10
   end anodesmanager;
11
12
   architecture Behavioral of anodesmanager is
13
14
   signal Anode_Activate: STD_LOGIC_VECTOR (3 downto 0):=(others=>'0');
15
16
   begin
17
18
19
   process (counter)
20
   begin
^{21}
       case counter is
22
       when "00" =>
            Anode Activate <= "0111";
24
       when "01" =>
25
            Anode_Activate <= "1011";
26
       when "10" =>
27
            Anode_Activate <= "1101";</pre>
^{28}
       when "11" =>
29
            Anode_Activate <= "1110";
30
       when others =>
31
       Anode_Activate <= (others => '1');
32
       end case;
33
   end process;
34
35
36
   anodes <= Anode Activate;
37
38
   end Behavioral;
```

Codice Componente 2.2: Definizione di Anodes Manager

2.2.2.3 Cathodes manager

Mentre il gestore degli anodi tiene attivi questi ultimi secondo la frequenza dettata dal contatore, il gestore dei catodi pone il valore dei bit in ingresso in LED_BCD. Inoltre controlla che, in base al valore di quest'ultimo, venga inserita la giusta combinazione di led accesi/spenti che consenta di visualizzare il dato corretto.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity cathodesmanager is
5
  port (
       counter: in STD LOGIC VECTOR (1 downto 0);
       X: in STD_LOGIC_VECTOR (3 downto 0);
       cath : out STD LOGIC VECTOR (6 downto 0)
10
   end cathodesmanager;
11
12
   architecture Behavioral of cathodesmanager is
13
14
   signal LED_BCD: STD_LOGIC_VECTOR (3 downto 0):= (others=>'0');
15
   signal LED_out: STD_LOGIC_VECTOR (6 downto 0):= (others=>'0');
16
   signal displayed_number: STD_LOGIC_VECTOR (15 downto 0):= (others=>'0');
17
   constant zero: STD_LOGIC_VECTOR (11 downto 0):= (others=>'0');
18
19
  begin
20
^{21}
   process(counter, displayed_number)
22
23
   begin
       case counter is
24
       when "00" =>
25
           LED_BCD <= displayed_number(15 downto 12);</pre>
26
       when "01" =>
27
           LED_BCD <= displayed_number(11 downto 8);</pre>
28
       when "10" =>
29
           LED_BCD <= displayed_number(7 downto 4);</pre>
30
       when "11" =>
31
           LED_BCD <= displayed_number(3 downto 0);</pre>
32
       when others =>
33
         LED_BCD <= (others => '1');
34
       end case;
35
   end process;
36
37
   displayed_number<= zero & X;
38
39
40
41
  process (LED_BCD)
42
  begin
43
44
       case LED_BCD is
       when "0000" => LED_out <= "0000001"; -- "0"
^{45}
       when "0001" => LED_out <= "1001111"; -- "1"
46
       when "0010" => LED_out <= "0010010"; -- "2"
47
       when "0011" => LED_out <= "0000110"; -- "3"
48
       when "0100" => LED_out <= "1001100"; --
49
       when "0101" => LED out <= "0100100"; -- "5"
50
       when "0110" => LED_out <= "0100000"; -- "6"
51
       when "0111" => LED out <= "0001111"; -- "7"
52
```

```
when "1000" => LED_out <= "0000000"; -- "8"
53
       when "1001" => LED out <= "0000100"; --
54
       when "1010" => LED_out <= "0001000"; -- A
55
       when "1011" => LED out <= "1100000"; -- b
       when "1100" => LED_out <= "0110001"; -- C
57
       when "1101" => LED out <= "1000010"; -- d
58
       when "1110" => LED out <= "0110000"; -- E
59
       when "1111" => LED_out <= "0111000"; -- F
60
       when others => LED_out <= "1111111";
61
       end case;
62
  end process;
63
64
  cath<=LED_out;
65
66
  end Behavioral;
67
```

Codice Componente 2.3: Definizione di Cathodes Manager

2.2.2.4 Counter

Il contatore permette di incrementare il segnale di uscita (counter) di 1, sul fronte di salita del clock clockfx. Il reset pone il contatore a 0.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   use IEEE.NUMERIC_STD.ALL;
   entity counter is
   port (
     clockfx,reset: in std_logic;
     counter: out std_logic_vector(1 downto 0)
                                                    -- 2 bit contatore mod 4
   );
10
   end counter;
1.1
12
   architecture Behavioral of counter is
13
14
   signal c: std_logic_vector(1 downto 0):=(others=>'0');
15
16
   begin
17
18
19
   process(clockfx, reset)
^{20}
   begin
^{21}
      if (reset='1') then
22
            c <= (others => '0');
23
       elsif(rising_edge(clockfx)) then
24
            c <= std_logic_vector(unsigned(c) + 1);</pre>
25
       end if;
26
```

```
27  end process;
28
29  counter<=c;
30
31  end Behavioral;</pre>
```

Codice Componente 2.4: Definizione del contatore

2.2.2.5 Clock Filter

Il clock filter permette di ridurre la frequenza del clock in ingresso. In questo caso abbiamo ottenuto in uscita un clock di 50 kHz.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity clockfilter is
5
   port (
6
          clock_50Mhz : in STD_LOGIC;
                reset : in STD_LOGIC;
          clock_out:out std_logic
10
   );
11
   end clockfilter;
12
13
   architecture Behavioral of clockfilter is
14
15
   signal clockfx: std_logic:='0';
16
17
   begin
18
19
   clkfilter: process(clock_50Mhz, reset)
20
   variable counter : integer := 1;
21
   begin
22
23
    if (reset = '1') then
^{24}
     counter := 1;
25
     clockfx <= '0';</pre>
26
    elsif(rising_edge(clock_50Mhz)) then
27
     if (counter = 1000) then
28
       clockfx <= not clockfx;</pre>
29
       counter := 1;
^{30}
     else
31
       counter := counter + 1;
32
     end if;
33
34
    end if;
35
36
```

```
end process;

clock_out<=clockfx;

end Behavioral;
```

Codice Componente 2.5: Definizione del Clock Filter

2.2.3 File UCF

Il file ucf utilizzato per la sintesi sull'FPGA Nexys 2 è riportato di seguito.

```
1
  NET "LED_out<6>" LOC = "L18"; # Bank = 1, Pin name = IO_L10P_1, Type = I/O,
2
      Sch name = CA
  NET "LED_out<5>" LOC = "F18"; # Bank = 1, Pin name = IO_L19P_1, Type = I/O,
      Sch name = CB
  NET "LED out<4>" LOC = "D17"; # Bank = 1, Pin name = IO L23P 1/HDC, Type =
4
     DUAL, Sch name = CC
  NET "LED_out<3>" LOC = "D16"; # Bank = 1, Pin name = IO_L23N_1/LDC0, Type =
5
      DUAL, Sch name = CD
  NET "LED_out<2>" LOC = "G14"; # Bank = 1, Pin name = IO_L20P_1, Type = I/O_1,
      Sch name = CE
  NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
7
      IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O_1,
8
      Sch name = CG
                     LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
  NET "clock 50Mhz"
10
       = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
11
      = I/O, Sch name = ANO
  NET "Anode Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO L16N 1/A0,
12
      Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
13
      Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
      = I/O, Sch name = AN3
15
                    LOC = "G18";
                                  # Sch name = SW0
  NET "X<0>"
16
                    LOC = "H18";
  NET "X<1>"
                                   # Sch name = SW1
17
  NET "X<2>"
                    LOC = "K18";
                                  # Sch name = SW2
18
                    LOC = "K17";
  NET "X<3>"
                                   # Sch name = SW3
```

Codice Componente 2.6: ucf display a 7 segmenti

Capitolo 3


Esercizio 3

3.1 Traccia

Implementare in VHDL e simulare un Flip-flop D edge-triggered e master slave secondo i due differenti modelli visti a lezione (Mazzeo e Sami).

3.2 Flip Flop D Edge Triggered - Prof. Mazzeo


Il Flip Flop D Edge Triggered è un dispositivo bistabile con due ingressi (Dato e Clock) e due uscite (Q e Q negato). Il Flip Flop effettua una transizione di stato in corrispondenza del fronte di salita (o discesa) del segnale di Clock. Esso memorizza il dato ricevuto da D e fornisce attraverso l' uscita Q il dato stesso e attraverso Q negato il segnale invertito. Tale dispositivo è composto in questo caso da 3 Latch RS asincroni fondamentali, che possono essere realizzati sia con porte NAND (edge triggered attivo su fronte di salita) che con porte NOR (edge triggered attivo su fronte di discesa). Entrambe le soluzioni saranno mostrate.



L'immagine mostra il progetto di un Flip Flop D Edge Triggered sul fronte di discesa, realizzato mediante porte NOR. La NOR è una porta logica 0-attiva : presenta una uscita alta solo quando i suoi ingressi sono entrambi bassi, negli altri casi fornisce solo una uscita bassa.

A	В	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

Si riporta anche la versione del dispositivo su fronte di salita realizzato con porte NAND.




La porta NAND è 1-attiva. Essa ci consente di ottenere commutazione del dato sul fronte di salita del clock.


A	В	A NAND B
0	0	1 :
0	1	1 14
1	0	1
1	1	0

3.2.1 Schematici

Il flip flop edge triggered su fronte di discesa (così come quello su fronte di salita) è stato sviluppato col tool grafico di Xilnix ISE.



Segue implementazione con porte NAND della sua versione sul fronte di salita:



3.2.2 Codice

Il codice HDL functional model è autogenerato da Xilnix ISE e implementa la soluzione utilizzando un approccio di tipo strutturale

3.2.2.1 Flip Flop D Edge Triggered sul fronte di discesa

```
library ieee;
use ieee.std_logic_1164.ALL;
use ieee.numeric_std.ALL;
library UNISIM;
```

```
use UNISIM. Vcomponents. ALL;
6
7
   entity FFD is
     port ( CLK : in
                           std_logic;
9
             D
                 : in
                           std_logic;
10
                           std logic;
             Q3 : out
11
             Q3N : out
                           std_logic);
12
   end FFD;
13
14
   architecture BEHAVIORAL of FFD is
15
      attribute BOX_TYPE
16
                            : string ;
      signal Q1
                          : std_logic;
17
      signal Q1N
                          : std_logic;
18
      signal Q2
                          : std_logic;
19
      signal Q2N
                         : std_logic;
20
      signal Q3_DUMMY : std_logic;
21
      signal Q3N_DUMMY : std_logic;
22
23
   component NOR2
24
25
         port (
            IO : in
                        std logic;
26
                   I1 : in
                               std logic;
27
                      : out
                               std_logic);
28
      end component;
29
^{30}
      attribute BOX_TYPE of NOR2 : component is "BLACK_BOX";
31
           component NOR3
                                 port (
^{32}
                         std_logic;
            IO : in
33
                   I1 : in std_logic;
34
                               std_logic;
                   I2 : in
35
                   O : out
                               std_logic);
36
      end component;
37
38
      attribute BOX_TYPE of NOR3 : component is "BLACK_BOX";
39
       begin
40
     Q3 <= Q3_DUMMY;
41
       Q3N \le Q3N_DUMMY;
42
43
        g1 : NOR2
44
         port map (I0=>D,
^{45}
                     I1 => Q1,
46
                     O=>Q1N);
^{47}
        q2: NOR3
48
         port map (I0=>Q1N,
49
                     I1=>CLK,
50
                     I2 = > Q2N
51
                     0 = > Q1);
52
        q3 : NOR2
53
         port map (I0=>CLK,
54
```

```
I1 = > Q2,
55
                        O=>Q2N);
56
          g4: NOR2
57
           port map (I0 => Q2N,
                        I1 => Q1N,
59
                        0 = > 02);
60
          q5 : NOR2
61
           port map (I0=>Q1,
62
                        I1 = > Q3 _DUMMY,
63
                        O = > Q3N_DUMMY);
64
         q6: NOR2
           port map (I0=>Q3N_DUMMY,
66
                        I1 = > Q2N
67
                        O = > Q3 _ DUMMY);
68
69
70
   end BEHAVIORAL;
71
```

Codice Componente 3.1: Definizione del Flip Flop D Edge Triggered sul fronte di discesa

3.2.2.2 Flip Flop D Edge Triggered sul fronte di salita

```
1
  library ieee;
2
  use ieee.std_logic_1164.ALL;
  use ieee.numeric_std.ALL;
  library UNISIM;
   use UNISIM. Vcomponents. ALL;
   entity FFDMazzeoFronteSalita is
8
      port ( CLK : in
                        std_logic;
9
                   : in
                           std_logic;
10
                            std_logic;
               Q3
                   : out
11
                            std_logic);
               Q3N : out
1\,2
   end FFDMazzeoFronteSalita;
13
14
   architecture BEHAVIORAL of FFDMazzeoFronteSalita is
15
      attribute BOX_TYPE
                             : string ;
16
      signal Q1
                         : std_logic;
17
      signal Q1N
                         : std_logic;
18
      signal Q2
                         : std_logic;
19
      signal Q2N
                         : std_logic;
20
      signal Q3_DUMMY
                         : std_logic;
^{21}
      signal Q3N DUMMY : std logic;
22
23
      component NAND2
24
         port (
                 IO : in
                              std_logic;
25
                  I1 : in
                              std_logic;
^{26}
```

```
: out
                                 std_logic);
27
      end component;
28
29
      attribute BOX_TYPE of NAND2 : component is "BLACK_BOX";
30
      component NAND3
31
                                std_logic;
          port (IO: in
32
                   I1 : in
                                std_logic;
33
                   I2 : in
                                std_logic;
34
                      : out
                                std_logic);
^{35}
     end component;
36
37
     attribute BOX_TYPE of NAND3 : component is "BLACK_BOX";
38
39
     begin
40
     Q3 <= Q3_DUMMY;
41
     Q3N \le Q3N_DUMMY;
42
43
      g1 : NAND2
44
          port map (I0=>D,
^{45}
                      I1 => Q1,
46
                      O=>Q1N);
47
     q2: NAND3
48
          port map (I0=>Q1N,
49
                      I1 => CLK
50
                      I2 = > Q2N
51
                      0 = > Q1);
52
         g3: NAND2
53
          port map (I0=>CLK,
54
                      I1 => Q2,
55
                      O=>Q2N);
56
        g4: NAND2
57
         port map (I0=>Q2N,
58
                     I1 => Q1N,
59
                     0 = > Q2);
         g5 : NAND2
61
         port map (I0=>Q1,
62
                     I1 = > Q3 _DUMMY,
63
                     O = > Q3N_DUMMY);
64
         g6 : NAND2
65
         port map (I0=>Q3N_DUMMY,
66
                     I1 => Q2N,
67
                     O = > Q3 _DUMMY);
68
69
70
   end BEHAVIORAL;
71
```

Codice Componente 3.2: Definizione del Flip Flop D Edge Triggered sul fronte di salita

3.3 Simulazione

3.3.0.1 TestBench Flip Flop Edge Triggered


Il seguente codice è valido per entrambe le implementazioni, dunque ne viene riportato solamente uno.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
   ENTITY FFD_FFD_sch_tb1 IS
   END FFD_FFD_sch_tb1;
5
   ARCHITECTURE behavior OF FFD_FFD_sch_tb1 IS
       COMPONENT FFD
       PORT (
10
             CLK : IN std_logic;
11
             D : IN std_logic;
12
             Q3 : OUT std_logic;
13
             Q3N : OUT std_logic
14
15
           );
       END COMPONENT;
16
17
      signal CLK : std_logic := '0';
18
      signal D : std logic := '0';
19
20
      signal Q3 : std_logic;
21
      signal Q3N : std_logic;
22
^{23}
      constant CLK_period : time := 10 ns;
24
     BEGIN
^{25}
        uut: FFD PORT MAP (
26
              CLK \Rightarrow CLK, D \Rightarrow D, Q3 \Rightarrow Q3, Q3N \Rightarrow
27
28
      CLK_process :process
29
      begin
30
       CLK <= '0';
31
       wait for CLK_period/2;
32
       CLK <= '1';
33
       wait for CLK_period/2;
34
      end process;
35
36
      stim_proc: process
^{37}
38
       begin
39
     wait for 20 ns;
40
41
     D<= '0', '1' after 17 ns,'0' after 47 ns, '1' after 53 ns;
42
     wait;
43
```


```
44 end process;
46 END;
```

Codice Componente 3.3: Definizione del testbench per ffd Mazzeo

Nell'implementazione con le porte NOR, vediamo come l'uscita commuta soltanto in occasione del fronte di discesa del clock:




Nell'implementazione con le porte NAND, vediamo come l'uscita commuta soltanto in occasione del fronte di salita del clock:



3.4 Flip Flop D Edge Triggered - Prof. Sami


Le dispense di Sami propongono un approccio differente da quelle del paragrafo precedente. Viene utilizzato un blocco di controllo direttamente connesso a un semplice Latch SR e si considera la derivata del segnale di clock, generando un impulso in corrispondenza del fronte di salita o di discesa.



Il latch SR verrà realizzato con porte NOR per il fronte di salita. Per simulare la transizione di stato sul fronte di discesa bisogna fare ulterori accorgimenti : le due porte AND del blocco di sinistra devono essere sostituite con delle porte OR, mentre il Latch SR va realizzato con le porte NAND.

3.4.1 Schematici

Il primo schematico è relativo al flip flop D Edge triggered sul fronte di salita, mentre il secondo commuta sul fronte di discesa.



3.4.2 Codice

Il codice HDL functional model è autogenerato da Xilnix ISE e implementa la soluzione utilizzando un approccio di tipo strutturale.

3.4.2.1 Flip Flop D Edge Triggered sul fronte di salita

```
library ieee;
  use ieee.std_logic_1164.ALL;
   use ieee.numeric_std.ALL;
   library UNISIM;
   use UNISIM. Vcomponents. ALL;
   entity SamiFronteSalita is
                         std_logic;
     port ( CLK : in
                   : in
                            std_logic;
              D
10
                            std_logic;
              02
                   : out
1.1
```

```
Q2N : out
                            std_logic);
12
   end SamiFronteSalita;
13
14
   architecture BEHAVIORAL of SamiFronteSalita is
15
      attribute BOX_TYPE
                             : string ;
16
      signal Q
                         : std logic;
17
      signal Q1
                         : std logic;
18
      signal XLXN_5
                        : std_logic;
19
      signal XLXN_42
                         : std_logic;
20
      signal XLXN_68
                       : std_logic;
^{21}
      signal XLXN_69
                         : std_logic;
22
      signal Q2_DUMMY : std_logic;
23
      signal Q2N_DUMMY : std_logic;
24
25
      component AND2
26
       port ( IO : in
                           std_logic;
27
               I1 : in
                           std_logic;
28
                           std_logic);
               0
                  : out
29
     end component;
30
31
     attribute BOX_TYPE of AND2 : component is "BLACK_BOX";
32
        component NOR2
33
        port (IO: in
                            std_logic;
34
                            std_logic;
                I1 : in
35
                            std_logic);
                  : out
36
37
    end component;
     attribute BOX_TYPE of NOR2 : component is "BLACK_BOX";
38
39
       component INV
40
                          std_logic;
       port ( I : in
41
               O: out
                          std_logic);
42
      end component;
43
44
      attribute BOX_TYPE of INV : component is "BLACK_BOX";
45
      begin
46
47
      Q2 \le Q2 DUMMY;
48
      Q2N \le Q2N_DUMMY;
49
50
        a1 : AND2
51
        port map (I0=>XLXN_69,
52
                    I1 = > CLK
53
                    O=>XLXN_42);
54
        a2 : AND2
55
        port map (I0=>XLXN_5,
56
                     I1=>XLXN_42,
57
                     0 = > Q1);
58
        a3 : AND2
59
        port map (I0=>XLXN_42,
60
```

```
I1 = > D,
61
                       \bigcirc = > \bigcirc);
62
          g2: NOR2
63
         port map (I0 \Rightarrow Q1,
                       I1 = > Q2N_DUMMY
65
                       O=>Q2 DUMMY);
66
       q3: NOR2
67
         port map (I0=>Q2_DUMMY,
68
                       I1=>Q,
69
                       O = > Q2N_DUMMY);
70
         INV1 : INV
71
         port map (I=>CLK,
72
                       O=>XLXN_68);
73
          INV2 : INV
74
         port map (I=>XLXN_68,
75
                       O=>XLXN_69);
76
      INV3 : INV
77
         port map (I=>D,
78
                       O=>XLXN 5);
81
   end BEHAVIORAL;
82
```

Codice Componente 3.4: Definizione del Flip Flop D Edge Triggered sul fronte di salita Sami

3.4.2.2 Flip Flop D Edge Triggered sul fronte di discesa

```
library ieee;
  use ieee.std logic 1164.ALL;
  use ieee.numeric_std.ALL;
   library UNISIM;
   use UNISIM. Vcomponents. ALL;
   entity SamiFronteDiscesa is
      port
             ( CLK : in
                            std_logic;
                            std_logic;
               D
                   : in
                            std_logic;
                   : out
10
               Q2N : out
                            std_logic);
11
   end SamiFronteDiscesa;
12
13
   architecture BEHAVIORAL of SamiFronteDiscesa is
14
      attribute BOX_TYPE : string ;
15
      signal Q
                         : std_logic;
16
      signal Q1
                        : std logic;
17
      signal XLXN_10
                        : std_logic;
18
      signal XLXN_23
                        : std_logic;
19
                        : std_logic;
      signal XLXN_26
20
      signal Q2_DUMMY
                        : std_logic;
^{21}
```

```
signal Q2N_DUMMY : std_logic;
22
      component NAND2
23
                              std_logic;
         port ( IO : in
^{24}
                   I1 : in
                              std_logic;
25
                      : out
                               std_logic);
26
      end component;
27
28
   attribute BOX_TYPE of NAND2 : component is "BLACK_BOX";
29
      component NOR2
                              port ( I0 : in std_logic;
30
                            std_logic;
               I1 : in
31
                              std_logic);
                      : out
32
                   0
      end component;
33
34
   attribute BOX_TYPE of NOR2 : component is "BLACK_BOX";
35
      component OR2
36
         port ( IO : in
                              std_logic;
37
                   I1 : in
                              std_logic;
38
                               std_logic);
                      : out
39
      end component;
40
41
   attribute BOX TYPE of OR2 : component is "BLACK BOX";
42
43
      component INV
44
          port ( I : in
                             std_logic;
^{45}
                   O: out
                            std_logic);
^{46}
      end component;
47
^{48}
   attribute BOX_TYPE of INV : component is "BLACK_BOX";
49
50
   begin
51
52
      Q2 \ll Q2_DUMMY;
53
      Q2N \le Q2N_DUMMY;
54
          a1 : NAND2
56
          port map (I0 \Rightarrow Q1,
57
                     I1 = > Q2N DUMMY,
58
                     O = > Q2 _DUMMY);
59
          a2: NAND2
60
          port map (I0=>Q2_DUMMY,
61
62
                     I1=>Q,
                   O = > Q2N_DUMMY);
63
          g1 : NOR2
64
          port map (I0=>XLXN_26,
65
                     I1 = > CLK
66
                     O=>XLXN_23);
67
          g2 : OR2
68
          port map (I0=>XLXN_10,
69
                     I1=>XLXN 23,
70
```

```
0 = > Q1);
71
           g3 : OR2
72
           port map (I0=>XLXN_23,
73
                         I1 = > D,
                         \bigcirc = > \bigcirc);
75
           INV1 : INV
76
       port map (I=>CLK,
77
                         O=>XLXN_26);
78
           INV2 : INV
79
           port map (I=>D,
80
                        O=>XLXN_10;
82
   end BEHAVIORAL;
83
```

Codice Componente 3.5: Definizione del Flip Flop D Edge Triggered sul fronte di discesa Sami

3.5 Simulazione


La seguente simulazione behavioral mostra come cambia lo stato del flip flop, a seconda della variazione del dato D, in corrispondenza del fronte del clock. Un unico testbench è presentato per entrambe le soluzioni (rising e falling edge).

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. Vcomponents. ALL;
   ENTITY SamiFronteDiscesa_SamiFronteDiscesa_sch_tb IS
   END SamiFronteDiscesa SamiFronteDiscesa sch tb;
   ARCHITECTURE behavioral OF SamiFronteDiscesa_SamiFronteDiscesa_sch_tb IS
10
1.1
      COMPONENT SamiFronteDiscesa
12
      PORT (
              D : IN STD_LOGIC;
13
               Q2N : OUT STD_LOGIC;
14
               Q2 : OUT STD_LOGIC;
15
               CLK : IN STD_LOGIC);
16
      END COMPONENT;
17
18
      SIGNAL D :STD_LOGIC :='0';
19
      SIGNAL Q2N :STD_LOGIC;
20
      SIGNAL Q2 :STD_LOGIC;
^{21}
      SIGNAL CLK :STD_LOGIC;
22
      constant CLK_period : time := 10 ns;
23
24
25
  BEGIN
26
```


```
UUT: SamiFronteDiscesa PORT MAP (
27
         D \Rightarrow D
28
        Q2N => Q2N,
29
        Q2 \Rightarrow Q2
30
        CLK => CLK
31
        );
32
33
34
      CLK_process :process
^{35}
      BEGIN
36
        CLK<= '0';
37
        wait for CLK_period/2;
38
        CLK <= '1';
39
        wait for CLK_period/2;
40
      end process;
41
42
      tb : PROCESS
43
      BEGIN
44
     wait for 10 ns;
45
46
     D<= '0', '1' after 28 ns,'0' after 42 ns, '1' after 53 ns,'0' after 66 ns;
47
48
        WAIT;
49
      END PROCESS;
50
51
   END;
52
```

Codice Componente 3.6: Definizione del testbench per ffd sami etd


Simulazione behavioral del flip flop edge triggered su fronte di discesa:



Simulazione behavioral del flip flop edge triggered su fronte di salita:




3.6 Flip Flop D Master Slave - Prof. Antonino Mazzeo



La soluzione prevede di collegare in cascata due flip flop D: un master, attivo sul fronte di salita del clock, e uno slave, attivo sul fronte di discesa. Quando il clock si alza, il master campiona il dato D in ingresso e lo presenta in uscita dopo un certo ritardo;il flip flop slave riceve in ingresso il dato campionato dal master ma non campiona e presenta il dato fino a quando il segnale di clock non si abbassa.


Flip-Flop Master-Slave Ideale



Di seguito è possibile osservare l'automa a stati finiti del flip flop master-slave ideale, i cui stati sono:


- q0 e q1 in cui il flip flop presenta rispettivamente 0 e 1;
- q00 e q11 in cui, all'alzarsi del segnale di abilitazione, campiona lo stesso dato che sta già presentando;

• q01 e q10 in cui è stato campionato un valore diverso da quello che sta correntemente presentando.



3.6.1 Schematici

Si è scelto di sviluppare il progetto direttamente tramite schematic in Xilnix ISE, usando il tool grafico e collegando manualmente le porte logiche.



Come si può osservare, la struttura deve essre realizzata con un flip flop edge triggered a porte NAND per il master e uno a porte NOR per lo slave, per poter campionare sul fronte di salita e presentare sul fronte di discesa del segnale di abilitazione.

3.6.2 Codice

Il codice HDL functional model è autogenerato da Xilnix ISE e implementa la soluzione utilizzando un approccio di tipo strutturale.

library ieee;

```
use ieee.std_logic_1164.ALL;
  use ieee.numeric std.ALL;
  library UNISIM;
  use UNISIM. Vcomponents. ALL;
   entity MazzeoMS is
7
      port ( CLOCK : in
                             std_logic;
8
              D
                    : in
                             std_logic;
9
              03
                     : out
                             std_logic;
10
                             std_logic);
              03N
                     : out
11
   end MazzeoMS;
12
13
   architecture Structural of MazzeoMS is
14
      attribute BOX_TYPE
                              : string ;
15
      signal M
                         : std_logic;
16
      signal W
                         : std_logic;
17
      signal W1
                         : std_logic;
18
      signal X
                         : std_logic;
19
      signal XLXN 86
                         : std logic;
20
      signal X1
                         : std_logic;
21
      signal Y
                         : std logic;
22
      signal Y1
                         : std logic;
23
      signal Z
                         : std_logic;
24
      signal Z1
                         : std_logic;
25
      signal Q3_DUMMY
                        : std_logic;
26
      signal Q3N_DUMMY : std_logic;
27
      component NAND2
28
                              std_logic;
         port ( IO : in
^{29}
                             std_logic;
                 I1 : in
30
                             std_logic);
                    : out
31
      end component;
32
      attribute BOX_TYPE of NAND2 : component is "BLACK_BOX";
33
          component NAND3
34
         port ( IO : in
                             std_logic;
35
                 I1 : in
                             std_logic;
36
                 I2 : in
                             std_logic;
^{37}
                             std_logic);
                    : out
38
      end component;
39
      attribute BOX_TYPE of NAND3 : component is "BLACK_BOX";
40
         component NOR2
41
         port (I0: in
                              std_logic;
42
                 I1 : in
                              std_logic;
43
                 0
                    : out
                              std_logic);
44
      end component;
45
      attribute BOX_TYPE of NOR2 : component is "BLACK_BOX";
46
          component NOR3
47
         port (I0: in
                             std_logic;
48
                 I1 : in
                             std_logic;
49
                             std_logic;
                 I2 : in
50
```

```
0
                       : out
                                  std_logic);
51
      end component;
52
      attribute BOX_TYPE of NOR3 : component is "BLACK_BOX";
53
        begin
54
      Q3 <= Q3_DUMMY;
55
       Q3N <= Q3N DUMMY;
56
57
        m1 : NAND2
58
           port map (I0=>D,
59
                        I1 => Z
60
                    \bigcirc => X);
61
        m2 : NAND3
62
           port map (I0=>X,
63
                        I1=>CLOCK,
64
                        I2 => W
65
                        \bigcirc = > Z);
66
            m3: NAND2
67
           port map( I0=>CLOCK,
68
                        I1 => Y
69
                        \bigcirc => W);
            m4 : NAND2
71
           port map (I0=>W,
72
                        I1 => X
73
                        \bigcirc = > Y);
74
            m5 : NAND2
75
           port map (I0=>Z,
76
                        I1 => M
77
                        O=>XLXN_86);
78
            m6 : NAND2
79
           port map (I0=>XLXN_86,
80
                        I1 => W
81
                        \bigcirc => M);
82
            s1 : NOR2
83
           port map (I0=>M,
                        I1 => Z1
85
                        0 = > X1);
86
            s2: NOR3
87
           port map (I0=>X1,
88
                        I1=>CLOCK,
89
                        I2 => W1,
90
                        O = > Z1);
91
            s3 : NOR2
92
           port map (I0=>CLOCK,
93
                        I1 => Y1,
94
                        O=>W1);
95
            s4 : NOR2
96
           port map (I0=>W1,
97
                        I1 => X1
98
                        O = > Y1);
99
```

```
s5 : NOR2
100
101
           port map (I0=>Z1,
                        I1 = > Q3 _DUMMY,
102
                        O=>Q3N DUMMY);
103
            s6: NOR2
1\,0\,4
           port map (IO=>Q3N DUMMY,
105
                        I1 => W1
106
                        O=>Q3 DUMMY);
107
         end Structural;
108
```

Codice Componente 3.7: Definizione del componente Arbitro 2 su 3


3.7 Simulazione

Il testbench ci conferma quanto già discusso in via teorica. Il flip flop master slave campiona sul fronte di salita e presenta il valore campionato sul fronte di discesa del clock.

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. Vcomponents. ALL;
  ENTITY MazzeoMS_MazzeoMS_sch_tb IS END MazzeoMS_MazzeoMS_sch_tb;
   ARCHITECTURE behavioral OF MazzeoMS_MazzeoMS_sch_tb IS
   COMPONENT MazzeoMS
9
      PORT (
               CLOCK: IN STD_LOGIC;
10
         Q3: OUT STD_LOGIC;
11
               Q3N: OUT STD_LOGIC;
12
               D: IN STD_LOGIC
13
        );
   END COMPONENT;
15
16
      SIGNAL Q3: STD LOGIC :='0';
17
      SIGNAL Q3N: STD LOGIC;
18
      SIGNAL CLOCK: STD_LOGIC;
19
      SIGNAL D: STD_LOGIC:='0';
20
      constant CLK_period : time := 10 ns;
21
22
   BEGIN
23
      UUT: MazzeoMS PORT MAP ( Q3 => Q3, Q3N => Q3N, CLOCK => CLOCK, D => D );
24
25
   CLOCK_process :process
26
      begin
27
       CLOCK <= '0';
28
       wait for CLK_period/2;
^{29}
       CLOCK <= '1';
       wait for CLK period/2;
31
```

```
end process;
32
33
      stim_proc: process
34
      begin
35
     wait for 20 ns;
36
     D<= '0', '1' after 20 ns,'0' after 50 ns, '1' after 60 ns,'0' after 80 ns;
37
38
      end process;
39
   END;
40
```

La simulazione in ISim conferma le aspettative mostrando che al variare di D, l'uscita del flip flop commuta solamente sul fronte di discesa del clock.




3.8 Flip Flop D Master Slave - Prof. Sami

Il progetto illustrato nelle dispense ci mostra un tipo di implementazione differente da quello visto in precedenza. Innanzitutto esso utilizza due Latch SR (un Master e uno Slave), le cui uscite Q e Q negato del Master sono collegate rispettivamente agli ingressi di Set e Reset dello Slave. Il Latch SR segue la logica retroazionale vista precedentemente nel Flip Flop del Prof. Mazzeo e può essere implementato sia con porte NAND (attivo basso) sia con porte NOR (attivo alto). Nella sua versione attivo alto, che è quella scelta, lo stato di memoria del Latch SR si ottiene quando entrambi gli ingressi sono bassi. La funzione di Reset avviene quando R è alto ed S è basso, come illustrato nella seguente tabella di verità :


S	R	
0	0	
0	1	"00" Memorizzazione. "01" Reset. "10" Set. "11" non ammesso.
1	0	
1	1	

Partendo da questo si può costruire un flip flop D Master Slave :



3.8.1 Schematici

Lo schematico in figura sottostante, realizzato col tool grafico di Xilnix, mostra i collegamenti tra i dispositivi e in particolare i latch che sono costruiti nella versione attivo alta (quindi con la parte di destra formata dal Latch SR asincrono e le due porte AND).



3.8.2 Codice

Il codice HDL functional model è autogenerato da Xilnix ISE e implementa la soluzione utilizzando un approccio di tipo strutturale.

```
library ieee;
  use ieee.std_logic_1164.ALL;
  use ieee.numeric_std.ALL;
   library UNISIM;
   use UNISIM. Vcomponents. ALL;
5
6
   entity SamiMasterSlave is
7
      port ( CLK : in
                           std_logic;
                            std_logic;
               D
                   : in
9
                   : out
                            std_logic;
10
                            std_logic);
               01
                   : out
11
   end SamiMasterSlave;
12
13
   architecture BEHAVIORAL of SamiMasterSlave is
14
      attribute BOX_TYPE
                             : string ;
15
      signal XLXN_1
                       : std_logic;
16
```

```
signal XLXN_2
                        : std_logic;
17
                        : std_logic;
      signal XLXN_4
18
      signal XLXN_5
                        : std_logic;
19
      signal XLXN_27
                        : std_logic;
20
      signal XLXN_28
                        : std_logic;
21
      signal XLXN 29
                        : std logic;
22
      signal XLXN_41
                        : std_logic;
23
      signal Q1_DUMMY : std_logic;
24
      signal Q_DUMMY
                        : std_logic;
25
^{26}
      component AND2
27
         port (
                  I0:in
                               std_logic;
^{28}
                   I1 : in
                               std_logic;
29
                  O : out
                               std_logic);
30
      end component;
31
32
     attribute BOX_TYPE of AND2 : component is "BLACK_BOX";
33
     component NOR2
34
       port ( IO : in
                            std_logic;
35
                    I1 : in
                                std_logic;
36
                                std logic);
                    0 : out
37
     end component;
38
     attribute BOX_TYPE of NOR2 : component is "BLACK_BOX";
39
40
     component INV
41
                              std_logic;
42
         port (
                  I : in
                  O: out
                              std_logic);
43
     end component;
44
     attribute BOX_TYPE of INV : component is
45
     begin
46
      Q <= Q_DUMMY;
47
      Q1 \ll Q1_DUMMY;
48
49
       a1 : AND2
50
        port map (I0=>XLXN_27,
51
                     I1 => CLK,
52
                     O=>XLXN 4);
53
54
           a2 : AND2
55
         port map (I0=>CLK,
56
                     I1 => D,
57
                     O=>XLXN_5);
58
59
           a3 : AND2
60
         port map (I0=>XLXN_1,
61
                     I1=>XLXN_41,
62
                     O=>XLXN 28);
63
64
           a4 : AND2
65
```

```
port map (I0=>XLXN_41,
66
                      I1 => XLXN 2,
67
                      O=>XLXN_29);
68
           g1 : NOR2
70
          port map (I0=>XLXN_4,
71
                      I1 => XLXN 1,
72
                      O=>XLXN_2);
73
74
           q2: NOR2
75
          port map (I0=>XLXN_2,
76
                      I1 => XLXN_5,
77
                      O=>XLXN_1);
78
79
           q3 : NOR2
80
                     (I0 => XLXN_28,
         port map
81
                      I1 = > Q1_DUMMY
82
                      O=>Q_DUMMY);
83
           g4: NOR2
85
          port map (I0=>Q_DUMMY,
86
                      I1=>XLXN 29,
87
                      O = > Q1_DUMMY);
88
89
           not1 : INV
90
          port map (I=>CLK,
91
                      O=>XLXN_41);
93
           not2 : INV
94
          port map (I=>D,
95
                      O=>XLXN_27);
96
97
      end BEHAVIORAL;
98
```

Codice Componente 3.8: Definizione del componente Arbitro 2 su 3

3.9 Simulazione

Il codice del testbench è riportato di seguito.

```
LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

USE ieee.numeric_std.ALL;

LIBRARY UNISIM;

USE UNISIM.Vcomponents.ALL;

ENTITY MasterSlave_MasterSlave_sch_tb IS

END MasterSlave_MasterSlave_sch_tb;

ARCHITECTURE behavioral OF MasterSlave_MasterSlave_sch_tb IS
```

```
9
      COMPONENT MasterSlave
10
      PORT ( CLK
                    : IN STD_LOGIC;
11
               01
                    : OUT STD_LOGIC;
12
               Q : OUT STD_LOGIC;
13
               D: IN
                         STD LOGIC);
14
      END COMPONENT;
15
16
      SIGNAL CLK : STD_LOGIC;
17
                   : STD_LOGIC;
      SIGNAL Q1
18
      SIGNAL Q : STD_LOGIC;
19
      SIGNAL D : STD_LOGIC;
^{20}
^{21}
     constant CLK_period : time := 10 ns;
22
23
   BEGIN
24
25
      UUT: MasterSlave PORT MAP (
26
        CLK => CLK,
27
        Q1 \Rightarrow Q1,
        Q => Q
29
        D => D
30
      );
31
^{32}
     CLK_process :process
33
       begin
34
          CLK <= '0';
^{35}
          wait for CLK_period/2;
36
          CLK <= '1';
37
          wait for CLK_period/2;
38
        end process;
39
40
     stim_proc: process
41
     begin
42
        D <= '0';
43
        wait for 98 ns;
44
        D <= '1';
45
        wait;
46
     end process;
47
   END;
^{48}
```

Codice Componente 3.9: Definizione del testbench per SamiMS

I risultati del test sono quelli attesi. Il dato contenuto nel registro commuta al variare di D e soltanto sul fronte di discesa del clock:



Capitolo 4


Esercizio 4

4.1 Traccia

Progettare ed implementare in VHDL un sommatore a propagazione dei riporti per stringhe di 4 bit, ed utilizzarlo successivamente per realizzare un sommatore di stringhe di 8 bit. Sintetizzare sulla board il sommatore di stringhe di 8 bit, utilizzando gli switch e i bottoni per inserire le stringhe di input, due cifre del display a 7 segmenti per visualizzare l'output su 8 bit, e un led per segnalare la condizione di overflow. NOTA: i due addendi devono essere acquisiti in due tempi diversi, secondo una tecnica a scelta dello studente.

4.2 Soluzione


Il sommatore ad 8 bit viene realizzato per composizione di due sommatori a 4 bit. Il sommatore a 4 bit viene realizzato tramite cascata di full adder (4 in questo caso). Il singolo full adder presenta due ingressi per gli operandi da sommare e uno per il valore di riporto. Quest'ultimo nel primo full adder della cascata è normalmente 0. Le uscite sono la somma dei due operandi e il riporto (0,1) che viene collegato in ingresso al full adder immediatamente successivo.




Per realizzare il full adder si è fatto uso di due half adder, le cui uscite vengono messe in xor per ottenere il bit di somma.

Per quest'ultimo componente, si riporta la tabella di verità (input a sinistra e output a destra):

X	Y	\Box	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	1




Di seguito si riporta la tabella di verità del full adder, realizzato come composizione di due half adder. X,Y e Z sono gli ingressi; S è il bit di somma e C quello di riporto.




4.2.1 Schematici

Gli schematici sono mostrati a partire da quello del full adder a 8 bit.


(Ripple Carry Adder 8 bit)




(Ripple Carry Adder 8 bit - Composizione)



(Ripple Carry Adder 4 bit - Composizione)



(Full Adder - Composizione)



4.2.2 Codice

4.2.2.1 Ripple Carry Adder 8 bit

Tramite descrizione strutturale si usano i due sommatori a propagazione di riporti di 4 bit per crearne uno da 8 bit. Tale componente può essere usato per comporre eventualmente sommatori più grandi (16, 32, 64 bit).

L'ingresso c0 del sommatore a 8 bit corrisponderà al riporto del primo da 4 bit ed è '0' in questo caso.

```
entity ripple_carry_adder_8b is
   PORT (
3
          A : in std_logic_vector (7 downto 0);
                   std_logic_vector(7 downto 0);
          B : in
          c0 : in std logic;
6
          c8 : out std_logic;
          S: out std_logic_vector (7 downto 0)
          );
9
10
   end ripple_carry_adder_8b;
11
12
   architecture Structural of ripple_carry_adder_8b is
13
14
   Component ripple_carry_adder_4b
15
     PORT (
16
          a0, a1, a2, a3 : in std_logic;
17
          b0, b1, b2, b3 : in
                                  std_logic;
18
          c0 : in std_logic;
19
          c4 : out std_logic;
^{20}
          s0, s1, s2, s3: out std_logic
21
   end Component;
22
23
   signal c : std_logic;
24
^{25}
   begin
26
   RCA0 : ripple_carry_adder_4b port map (
27
28
       a0 => A(0),
       a1 => A(1),
29
       a2 => A(2),
30
       a3 => A(3),
31
       b0 => B(0),
32
       b1 => B(1),
33
       b2 => B(2),
34
       b3 => B(3),
^{35}
36
       c0 \Rightarrow c0,
       s0 => S(0),
37
       s1 => S(1),
38
       s2 => S(2),
39
       s3 => S(3),
40
       c4 \Rightarrow c
41
42
       );
   RCA1 : ripple_carry_adder_4b port map
43
       a0 => A(4),
44
       a1 => A(5),
45
       a2 => A(6),
^{46}
```

```
a3 => A(7),
47
        b0 => B(4),
48
        b1 => B(5),
49
        b2 => B(6),
50
        b3 => B(7),
51
        c0 \Rightarrow c
52
        s0 => S(4),
53
        s1 => S(5),
54
        s2 => S(6),
55
        s3 => S(7),
56
        c4 => c8
57
        );
58
   end Structural;
```

Codice Componente 4.1: Definizione del componente Bit String Comparator Generic

4.2.2.2 Ripple Carry Adder 4 bit

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity ripple_carry_adder_4b is
4
   PORT (
5
         a0, a1, a2, a3 : in std_logic;
         b0, b1, b2, b3 : in
                                 std_logic;
         c0 : in std_logic;
         c4 : out std_logic;
         s0, s1, s2, s3: out std_logic
10
         );
11
12
   end ripple_carry_adder_4b;
13
14
   architecture Structural of ripple_carry_adder_4b
15
16
   Component full_adder
17
     PORT (
18
            : in std_logic;
19
         y : in std_logic;
20
         c0 : in std_logic;
21
         s : out std_logic;
22
         c : out std_logic );
^{23}
   end Component;
24
^{25}
   signal c1, c2, c3 : std_logic;
26
27
  begin
28
  FAO: full_adder port map (
29
       x => a0,
30
```

```
y => b0,
31
         c0 \Rightarrow c0,
32
         s => s0,
33
         c => c1
34
         );
35
36
   FA1 : full_adder port map (
37
         x => a1,
38
         y => b1,
39
         c0 \Rightarrow c1,
40
         s \Rightarrow s1,
41
         c \Rightarrow c2
^{42}
         );
43
44
   FA2 : full_adder port map (
45
         x => a2,
46
         y => b2,
47
         c0 \Rightarrow c2
48
         s => s2
49
         c \Rightarrow c3
50
         );
51
   FA3 : full_adder port map (
52
         x => a3,
53
         y => b3,
54
         c0 => c3,
55
         s => s3,
         c => c4
57
         );
58
59
   end Structural;
60
```

Codice Componente 4.2: Definizione del componente Bit String Comparator Generic

4.2.2.3 Full Adder

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
3
   entity full_adder is
     PORT (
5
            : in std_logic;
         y : in std_logic;
         c0 : in std_logic;
         s : out std_logic;
         c : out std_logic );
10
11
   end full_adder;
^{12}
13
```

```
architecture structural of full_adder is
14
15
   Component half_adder
16
     PORT ( x : in std_logic;
17
            y : in std_logic;
18
            s : out std logic;
19
            c : out std_logic);
20
   end Component;
21
22
   signal s1, c1, c2 : std_logic;
^{23}
24
   begin
^{25}
26
   HA1 : half_adder port map (
27
28
        x => x
        y => y,
29
        s \Rightarrow s1,
30
        c => c1);
31
   HA2 : half_adder port map(
^{32}
        x => s1,
33
        y => c0,
34
        s \Rightarrow s_{\prime}
35
        c => c2);
36
37
   c <= c2 or c1;
38
39
40
   end structural;
41
```

Codice Componente 4.3: Definizione del componente Bit String Comparator Generic

4.2.2.4 Half Adder

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity half_adder is
     PORT ( x : in std_logic;
5
          y : in std_logic;
6
          s : out std_logic;
7
          c : out std_logic);
   end half_adder;
10
   architecture DataFlow of half adder is
11
12
   begin
13
14
  |s <= x xor y;
15
```

```
c <= x and y;
end DataFlow;
```

Codice Componente 4.4: Definizione del componente Bit String Comparator Generic

4.3 Simulazione

Sono stati analizzati alcuni casi di particolare interesse con riporto 0 e 1 : Riporto 0

A	В	C0	OUT	C_OUT
01010110	00011000	0	01101110	0
00000000	00000000	0	00000000	0
11111110	00000001	0	11111111	0
11111111	00000001	0	00000000	1
10000000	10000000	0	00000000	1

Riporto 1

A	В	C0	OUT	C_OUT
01010110	00011000	1	01101111	0
00000000	00000000	1	00000001	0
11111110	00000001	1	00000000	1
11111111	00000001	1	00000001	
10000000	10000000	1	00000001	2000

```
1
  LIBRARY ieee;
2
  USE ieee.std_logic_1164.ALL;
   -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
   --USE ieee.numeric std.ALL;
  ENTITY tests IS
9
  END tests;
10
11
   ARCHITECTURE behavior OF tests IS
12
13
       COMPONENT ripple_carry_adder_8b
14
       PORT (
15
                     std_logic_vector(7 downto 0);
16
            B : IN
                     std_logic_vector(7 downto 0);
17
            c0 : IN
                     std_logic;
18
            c8 : OUT
                       std_logic;
                      std_logic_vector(7 downto 0)
            S : OUT
^{20}
```

```
);
21
       END COMPONENT;
22
^{23}
24
      --Inputs
^{25}
      signal A : std_logic_vector(7 downto 0) := (others => '0');
26
      signal B : std_logic_vector(7 downto 0) := (others => '0');
27
      signal c0 : std_logic := '0';
28
29
     --Outputs
30
      signal c8 : std_logic;
31
      signal S : std_logic_vector(7 downto 0);
^{32}
33
34
35
   BEGIN
36
37
      uut: ripple_carry_adder_8b PORT MAP (
38
              A => A
39
               B \Rightarrow B
40
               c0 \Rightarrow c0
41
               c8 => c8,
42
               S => S
43
            );
44
^{45}
46
      -- Stimulus process
^{47}
      stim_proc: process
48
      begin
49
            wait for 100 ns;
50
51
       A <= "01010110";
52
       B <= "00011000";
53
       c0 <= '0';
       wait for 100 ns;
55
56
       A <= "00000000";
57
       B <= "00000000";
58
       c0 <= '0';
59
       wait for 100 ns;
60
61
       A <= "11111110";
62
       B <= "0000001";
63
       c0 <= '0';
64
       wait for 100 ns;
65
66
       A <= "11111111";
67
       B <= "0000001";
68
        c0 <= '0';
69
```

```
wait for 100 ns;
70
71
        A <= "10000000";
72
        B <= "10000000";
73
        c0 <= '0';
74
        wait for 100 ns;
75
76
        A <= "01010110";
77
        B <= "00011000";
78
        c0 <= '1';
79
        wait for 100 ns;
81
        A <= "0000000";
82
        B <= "0000000";
83
        c0 <= '1';
84
        wait for 100 ns;
85
86
        A <= "11111110";
87
        B <= "0000001";
        c0 <= '1';
        wait for 100 ns;
90
91
        A <= "11111111";
92
        B <= "0000001";
93
        c0 <= '1';
94
        wait for 100 ns;
95
        A <= "10000000";
97
        B <= "10000000";
98
        c0 <= '1';
99
100
101
          wait;
102
       end process;
103
104
   END;
105
```

Codice Componente 4.5: Testbench ripple carry adder

Risultati del test nel caso riporto 0:




Risultati del test nel caso riporto 1:

500 ns	700 ns	800 ns	900 ns
01010110	00000000	11111110	11111111
00011000	00000000	0000	0001
01101111	00000001	00000000	00000001

4.4 Sintesi su board FPGA

La sintesi del ripple carry adder a 8 bit su FPGA Nexys2 ha richiesto la realizzazione di componenti aggiuntivi.

Due bottoni (load 1 e load2) vengono utilizzati per l'acquisizione del valore dei due operandi, attraverso gli switch. Viene effettuata la somma e con la pressione di un terzo pulsante (result) viene mostrata su display a 7 segmenti. Il quarto ed ultimo pulsante viene invece usato come reset. La condizione di overflow è mostrata attraverso l'accensione del led LD0.



Il display a 7 segmenti utilizzato è quello mostrato nei capitoli precendenti. Di seguito sono presenti i file vhd e ucf relativi alla sintesi del componente su FPGA.

4.4.1 File UCF

1

```
NET "LED_out<6>" LOC = "L18"; # Bank = 1, Pin name = IO_L10P_1, Type = I/O,
      Sch name = CA
  NET "LED_out<5>" LOC = "F18"; # Bank = 1, Pin name = IO_L19P_1, Type = I/O,
3
      Sch name = CB
  NET "LED_out<4>" LOC = "D17"; # Bank = 1, Pin name = IO_L23P_1/HDC, Type =
      DUAL, Sch name = CC
  NET "LED_out<3>" LOC = "D16"; \# Bank = 1, Pin name = IO_L23N_1/LDC0, Type =
5
      DUAL, Sch name = CD
  NET "LED_out<2>" LOC = "G14"; # Bank = 1, Pin name = IO_L20P_1, Type = I/O,
6
      Sch name = CE
  NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
7
      IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O,
8
      Sch name = CG
9
  NET "clock_50Mhz"
                       LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
10
       = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
11
      = I/O, Sch name = ANO
  NET "Anode_Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO_L16N_1/A0,
12
      Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
13
      Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
14
      = I/O, Sch name = AN3
15
  NET "X1<0>"
                  LOC = "G18";
                                  # Sch name = SWO
16
                  LOC = "H18";
  NET "X1<1>"
                                  # Sch name = SW1
17
                  LOC = "K18";
                                  # Sch name = SW2
  NET "X1<2>"
18
  NET "X1<3>"
                  LOC = "K17";
                                  # Sch name = SW3
19
  NET "X1 < 4 >" LOC = "L14";
20
  NET "X1 < 5 >" LOC = "L13";
21
  NET "X1 < 6 >" LOC = "N17";
^{22}
  NET "X1 < 7 >" LOC = "R17";
  NET "load1" LOC = "B18";
  NET "load2" LOC = "D18";
25
  NET "reset" LOC = "H13";
26
  NET "result" LOC = "E18";
27
  NET "LDO" LOC = "J14";
28
```

4.4.2 Sintesi finale

Un process regola l'immissione dei dati di input e il reset. Vengono utilizzati due flag booleani OP_1 ed OP_2 per verificare che siano stati immessi entrambi i valori. Quando vengono inseriti entrambi gli operandi, la pressione del terzo pulsante (result) pone in ingresso al segnale value_to_display il valore della somma e permette di far accendere il led della scheda se si ha overflow. Tale condizione si verifica quando gli addendi sono positivi e si ottiene un risultato negativo o quando gli addendi sono negativi e si ottiene un risultato positivo.

```
1
   library IEEE;
2
  use IEEE.STD_LOGIC_1164.ALL;
3
  use IEEE.std_logic_signed.all;
   entity AdderFPGA is
             clock_50Mhz : in STD_LOGIC;
   Port (
8
              reset : in STD LOGIC;
        X1: in STD LOGIC VECTOR (7 downto 0);
10
         load1,load2,result : in STD_LOGIC;
11
             Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
12
             LED_out : out STD_LOGIC_VECTOR (6 downto 0);
13
        LDO : out STD_LOGIC );
14
15
   end AdderFPGA;
16
17
   architecture Behavioural of AdderFPGA is
18
19
   signal OP_1, OP_2 : boolean := false;
20
   signal op1,op2,sum : std_logic_vector (7 downto 0) := (others => '0') ;
^{21}
   signal value_to_display : std_logic_vector (7 downto 0):= (others => '0');
22
   signal L1: std_logic:='0';
^{23}
24
   component ripple_carry_adder_8b is PORT (
25
         A,B: in std logic vector (7 downto 0);
26
           c0 : in std_logic;
27
         c8: out std_logic;
28
         S: out std_logic_vector (7 downto 0)
29
         );
30
   end component;
31
32
   component SEV_SEG_DISP is -
33
       Port ( clock_50Mhz : in STD_LOGIC;
34
               reset : in STD_LOGIC;
35
         X: in STD_LOGIC_VECTOR (7 downto 0);
36
              Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
37
              LED_out : out STD_LOGIC_VECTOR (6 downto 0)
38
         );
39
   end component;
40
41
42
43
  begin
44
45
  FA8 : ripple_carry_adder_8b port map(
46
       A => op1,
47
       B \Rightarrow op2,
48
```

```
c0 => '0',
49
        S => sum
50
   );
51
52
   SSD : SEV_SEG_DISP port map(
53
       clock 50Mhz => clock 50Mhz,
54
       reset => reset,
55
       Anode Activate => Anode Activate,
56
       LED_out => LED_out,
57
       X => value_to_display
58
59
   );
60
61
62
   process (clock_50Mhz, reset)
63
   begin
64
65
     if (reset = '1') then
66
        -- Reset
67
       op1 <= (others => '0');
68
       op2 <= (others => '0');
69
70
       OP 1 <= false;
       OP_2 <= false;
71
     elsif (rising_edge(clock_50Mhz)) then
72
73
        -- Immissione dati input
74
       if load1 = '1' then
75
            op1 <= X1;
76
            OP_1 <= true;
77
            OP_2 \ll false;
78
            LD0<='0';
79
       elsif load2 = '1' then
80
            op2 <= X1;
81
            OP 2 <= true;
82
       end if;
83
84
       if (OP_1=true and OP_2=true) then
85
          -- Display del risultato
86
          if (result = '1') then
87
            value_to_display <=sum;</pre>
88
89
          if ((op1(7)='0' \text{ and } op2(7)='0' \text{ and } sum(7)='1') \text{ or } (op1(7)='1' \text{ and } op2
90
              (7) = '1' and sum(7) = '0') then
            LD0<='1';
91
          else
92
            LD0<='0';
93
          end if;
94
95
          end if;
96
```

```
else
97
           -- Display dell'operando
98
          value_to_display <= X1;</pre>
99
           LD0<='0';
100
        end if;
101
      end if;
102
103
    end process;
104
    end Behavioural;
105
```



Capitolo 5

Esercizio 5


5.1 Traccia


Progettare ed implementare in VHDL un registro a scorrimento circolare di 8 bit utilizzando i flipflop D edge triggered implementati all'esercizio 3 (si scelga una delle realizzazioni). Sintetizzare sulla board il componente utilizzando gli switch per acquisire il dato iniziale, un bottone per acquisire il segnale di shift e i led per visualizzare il contenuto del registro in ogni istante.

5.2 Soluzione

Lo shift register implementato prende in ingresso una stringa di 8 bit X, che può essere caricata nei flip flop (D edge triggered su fronte di discesa) in parallelo attraverso la pressione del pulsante load. Lo shift viene eseguito nel momento in cui il segnale di enable (pulsante enable) è pari ad 1. In questo caso, il valore contenuto nel flip flop i-esimo verrà propagato al flip flop (i+1)-esimo ogni qualvolta viene premuto il pulsante. Il segnale di reset pone a 0 il contenuto dei flip flop. In output è possibile visualizzare il valore del bit meno significativo tramite uscita Bitout e il valore corrente di tutti i registri con DataOut.

5.2.1 Schematici





5.2.2 Codice

5.2.2.1 Registro a scorrimento circolare

Un process regola il caricamento dei dati in parallelo e l'abilitazione dell'operazione di shift, mentre i flip flop sono tra loro collegati per consentire la propagazione circolare del dato.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity shiftregister is
5
       Port (
            X : in STD_LOGIC_VECTOR (7 downto 0);
            clock_50MHz, reset, Load, enable : in STD_LOGIC;
               Bitout : out STD LOGIC:='0';
            DataOut : out STD_LOGIC_VECTOR (7 downto 0)
10
            );
11
   end shiftregister;
1\,2
13
   architecture Structural of shiftregister is
14
15
   COMPONENT FFD
16
       PORT (
17
            D : IN std_logic;
18
            Clk : IN std_logic;
19
            reset : IN std_logic;
20
            Q3 : OUT std_logic
21
            );
22
       END COMPONENT;
24
   signal t1, t2 : std_logic_vector(7 downto 0):=(others=>'0');
25
26
   begin
^{27}
^{28}
29
^{30}
   FFD0: FFD PORT MAP (
31
            D => t1(0),
32
            Q3 =  t2(0),
33
            Clk => clock_50MHz
34
            reset => reset
35
       );
36
37
   FFD1: FFD PORT MAP (
38
            D => t1(1),
39
            Q3 =  t2(1),
40
            Clk => clock 50MHz,
41
            reset => reset
42
       );
43
44
   FFD2: FFD PORT MAP (
^{45}
            D => t1(2),
46
            Q3 =  t2(2),
47
            Clk => clock 50MHz,
48
            reset => reset
49
       );
50
51
52
```

```
53
    FFD3: FFD PORT MAP (
54
             D => t1(3),
55
             Q3 =  t2(3),
56
             Clk => clock_50MHz
57
             reset => reset
58
        );
59
60
61
    FFD4: FFD PORT MAP (
62
             D => t1(4),
63
             Q3 =  t2(4),
64
             Clk => clock_50MHz,
65
             reset => reset
66
        );
67
68
69
    FFD5: FFD PORT MAP (
70
             D => t1(5),
71
             Q3 =  t2(5),
72
             Clk => clock 50MHz,
73
             reset => reset
74
        );
75
76
77
    FFD6: FFD PORT MAP (
78
             D => t1(6),
79
             Q3 =  t2(6),
80
             Clk = > clock_50MHz,
81
             reset => reset
82
        );
83
84
    FFD7: FFD PORT MAP (
85
             D => t1(7),
             Q3 =  t2(7),
87
             Clk => clock_50MHz,
88
             reset => reset
89
        );
90
91
92
93
    DataOut <= t2;
94
    BitOut \leq t2(7);
95
96
   p: process(clock_50MHz)
97
98
   begin
99
100
1\,0\,1
```

```
if(rising_edge(clock_50MHz)) then
102
103
      if (Load='1')then
1\,0\,4
        t1 \le X;
105
106
      elsif (enable='1') then
107
108
         t1(7 downto 1) <=t1(6 downto 0);
109
         t1(0) \le t1(7);
110
      end if;
111
112
    end if;
113
114
    end process;
115
    end Structural;
116
```

Codice Componente 5.1: Definizione del componente Registro a scorrimento circolare

5.2.2.2 FFD sul fronte di discesa con reset

Per l'implementazione del registro circolare sono stati utilizzati i seguenti flip flop edge triggered attivi su fronte di discesa (con aggiunta del reset):

```
library ieee;
  use ieee.std_logic_1164.ALL;
3
  use ieee.numeric_std.ALL;
   library UNISIM;
  use UNISIM. Vcomponents. ALL;
   entity FFD is
8
      port ( CLK
                             std_logic:='0';
9
                    : in
                    : in
                             std_logic:='0';
10
                             std_logic:='0';
             reset : in
1.1
                             std_logic :='0'
             Q3
                    : out
12
          );
13
   end FFD;
14
15
   architecture BEHAVIORAL of FFD is
16
      attribute BOX TYPE
                             : string ;
17
      signal A12
                       : std_logic:='0';
18
      signal inverted : std_logic:='0';
19
      signal Q1
                         : std_logic:='0';
20
                         : std_logic:='0';
      signal Q1N
^{21}
      signal Q2
                         : std_logic:='0';
22
                         : std_logic:='0';
      signal Q2N
23
      signal Q3_DUMMY : std_logic:='0';
24
      signal Q3N_DUMMY : std_logic:='0';
25
      component AND2
26
```

```
port ( IO : in
                              std_logic;
27
                              std_logic;
                  I1 : in
28
                    : out
                              std_logic);
29
      end component;
30
      attribute BOX_TYPE of AND2 : component is "BLACK_BOX";
31
32
      component NOR2
33
         port (I0: in
                              std_logic;
34
                  I1 : in
                              std_logic;
35
                    : out
                              std_logic);
36
37
      end component;
      attribute BOX_TYPE of NOR2 : component is "BLACK_BOX";
38
39
      component NOR3
40
         port (I0: in
                              std_logic;
41
                  I1 : in
                              std_logic;
42
                  I2 : in
                              std_logic;
43
                    : out
                              std_logic);
44
      end component;
45
      attribute BOX_TYPE of NOR3 : component is "BLACK_BOX";
46
47
      component INV
48
         port ( I : in
                            std_logic;
49
                            std_logic);
                  O: out
50
      end component;
51
      attribute BOX_TYPE of INV : component is "BLACK_BOX";
52
53
      begin
54
      Q3 <= Q3_DUMMY;
55
56
57
      a1 : AND2
58
         port map (I0=>inverted,
59
                     I1 = > D,
                     O = > A12);
61
62
      q1: NOR2
63
         port map (I0=>A12,
64
                     I1 => Q1,
65
                     O=>Q1N);
66
67
      g2: NOR3
68
         port map (I0=>Q1N,
69
                     I1 = > CLK,
70
                     I2 = > 02N
71
                     0 = > Q1);
72
73
      g3: NOR2
74
         port map (I0=>CLK,
75
```

```
I1 = > Q2,
76
                         O=>Q2N);
77
78
       q4: NOR2
79
           port map (I0=>Q2N,
80
                         I1 => Q1N
81
                         0 = > Q2);
82
83
       g5 : NOR2
84
           port map (I0 \Rightarrow Q1,
85
                        I1 = > Q3 _DUMMY,
                         O = > Q3N_DUMMY);
87
88
       q6: NOR2
89
           port map (I0=>Q3N_DUMMY,
90
                         I1 = > Q2N,
91
                        O = > Q3 _ DUMMY);
92
93
       INV1 : INV
           port map (I=>reset,
95
                         O=>inverted);
96
97
   end BEHAVIORAL;
98
```

Codice Componente 5.2: Definizione del componente FFD con reset

5.3 Simulazione

Per verificare il corretto funzionamento del registro circolare, sono stati eseguiti questi test:

- 1 Inizializzazione dei registri a 0. Inserimento dei valori di X pari a 01001111, load ed enable pari ad '1';
 - 2 Test di funzionamento del segnale di reset;
 - 3 Inserimento di nuovi valori dopo il reset.

```
LIBRARY ieee;
2
  USE ieee.std_logic_1164.ALL;
3
  ENTITY testb IS
  END testb;
   ARCHITECTURE behavior OF testb IS
8
9
       -- Component Declaration for the Unit Under Test (UUT)
10
1\,1
       COMPONENT shiftregister
1\,2
       PORT (
13
            X : IN
                     std_logic_vector(7 downto 0);
14
```


```
clock_50MHz : IN std_logic;
15
            reset : IN std_logic;
16
            Load, enable : IN std_logic;
17
            Bitout : OUT std logic;
            DataOut : OUT std_logic_vector(7 downto 0)
19
           );
20
       END COMPONENT;
21
22
23
      --Inputs
^{24}
      signal X : std_logic_vector(7 downto 0) := (others => '0');
25
      signal clock_50MHz : std_logic := '0';
26
      signal reset : std_logic := '0';
27
      signal Load, enable : std_logic := '0';
28
29
     --Outputs
30
      signal Bitout : std_logic:= '0';
31
      signal DataOut : std_logic_vector(7 downto 0):= (others => '0');
^{32}
33
      -- Clock period definitions
34
      constant clock 50MHz period : time := 10 ns;
35
36
   BEGIN
37
38
     -- Instantiate the Unit Under Test (UUT)
39
      uut: shiftregister PORT MAP (
40
             X => X
41
              clock_50MHz => clock_50MHz,
42
              reset => reset,
43
             Load => Load,
44
          enable=>enable,
45
             Bitout => Bitout,
46
             DataOut => DataOut
47
           );
48
49
      -- Clock process definitions
50
      clock_50MHz_process :process
51
      begin
52
       clock_50MHz <= '0';
53
       wait for clock_50MHz_period/2;
54
       clock_50MHz <= '1';
       wait for clock_50MHz_period/2;
56
      end process;
57
58
59
      -- Stimulus process
60
      stim_proc: process
61
      begin
62
         -- hold reset state for 100 ns.
63
```

```
wait for 50 ns;
64
65
        -- TEST 1
66
       X<="01001111";
67
       Load<='1';
68
       wait for 10 ns;
69
       Load <= '0';
70
       wait for 20 ns;
71
       enable <= '1';
72
       wait for 300 ns;
73
74
        -- TEST 2
75
        reset <= '1';
76
       wait for 50 ns;
77
       reset <= '0';
78
       enable <= '0';
79
       wait for 150 ns;
80
81
        -- TEST 3
       X<="01000000";
83
       Load<='1';
84
       wait for 10 ns;
85
       Load <= '0';
86
       wait for 20 ns;
87
       enable <= '1';
88
          wait;
      end process;
91
92
   END;
93
```

Codice Componente 5.3: Definizione del testbench per Registro a scorrimento circolare


5.3.0.1 Test 1

Vengono caricati i bit in parallelo su tutti i flip flop. I bit vengono propagati per tutta la durata della simulazione in corrispondenza del fronte di discesa del clock.



5.3.0.2 Test 2

Osserviamo che il reset funziona correttamente. L'attivazione del segnale di reset pone direttamente a 0 il contenuto dei registri. Enable viene posto a 0 e lo shift register termina lo scorrimento.




5.3.0.3 Test 3

Dopo il segnale di reset viene caricato un nuovo dato (01000000), che viene propagato fra tutti i flip flop per tutta la durata della simulazione.



5.4 Sintesi su board FPGA

Adattare l'implementazione per il funzionamento su FPGA è semplice in questo caso, poichè essendo il caricamento effettuato in parallelo è possibile collegare l'input X con gli switch e l'output con i led. Load, reset e shift corrispondono a 3 dei bottoni della board. Load carica in X i dati attualmente presenti sugli switch, reset pone a 0 il contenuto dei flip flop e shift esegue un'unica operazione di shift circolare visualizzabile in output tramite i led.



```
library IEEE;
2
  use IEEE.STD_LOGIC_1164.ALL;
   -- Uncomment the following library declaration if using
5
   -- arithmetic functions with Signed or Unsigned values
6
   --use IEEE.NUMERIC_STD.ALL;
7
   -- Uncomment the following library declaration if instantiating
9
   -- any Xilinx primitives in this code.
10
   --library UNISIM;
11
   --use UNISIM. VComponents.all;
12
13
   entity ShiftRegisterFPGA is
14
       Port (
15
           X : in STD_LOGIC_VECTOR (7 downto 0);
16
           clock_50MHz, reset : in STD_LOGIC;
17
              Load, shift :in STD_LOGIC;
18
              Bitout : out STD_LOGIC;
19
           DataOut : out STD_LOGIC_VECTOR (7 downto 0)
^{20}
21
   end ShiftRegisterFPGA;
22
23
   architecture Structural of ShiftRegisterFPGA is
24
^{25}
^{26}
   COMPONENT shiftregister
^{27}
     PORT (
28
           X : in STD_LOGIC_VECTOR (7 downto 0);
29
           clock_50MHz, reset,Load,enable : in STD_LOGIC;
30
              Bitout : out STD_LOGIC:='0';
31
           DataOut : out STD_LOGIC_VECTOR (7 downto 0)
32
```


```
33
34
     );
   END COMPONENT;
35
36
   COMPONENT debouncer
37
        PORT (
38
        clock, reset: in std_logic;
39
        data_in: in std_logic;
40
        data_out: out std_logic
41
            );
^{42}
43
   END COMPONENT;
44
45
46
   signal t1, t2 : std_logic_vector(7 downto 0);
47
   signal reset_ff, c: std_logic :='0';
48
^{49}
50
   begin
51
52
   DEB: debouncer PORT MAP (
53
54
     clock=>clock_50MHz,
55
     reset=>reset,
^{56}
     data_in=>shift,
57
     data_out=>c
58
59
60
61
   );
62
63
64
   SH: shiftregister PORT MAP(
65
     X = > X
66
     clock_50MHz=>clock_50MHz,
67
     reset=>reset_ff,
68
     enable=>c,
69
     Load=>Load,
70
     Bitout=>Bitout,
71
     DataOut=>DataOut
72
73
   );
74
75
76
   p: process(clock_50MHz)
77
78
   begin
79
80
81
```

```
if(rising_edge(clock_50MHz)) then
82
     if (reset='1') then
83
       reset_ff<='1';
84
     elsif( Load='1') then
86
       reset ff<='0';
87
88
89
     end if;
90
91
   end if;
92
   end process;
93
   end Structural;
```

Codice Componente 5.4: Definizione del file UCF

5.4.0.1 Debouncer

Il componente debouncer permette di generare un unico impulso di durata pari al periodo del segnale di clock che esso prende in ingresso. Esso ci permette, alla pressione di un determinato bottone, di considerare quella pressione come un unico impulso in ingresso al nostro sistema (data l'elevata frequenza del clock). In questo caso è utilizzato per il bottone di shift, che corrisponde all' input data in.



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_unsigned.all;

entity debouncer is
port(
clock,reset: in std_logic;
```

```
data_in: in std_logic;
9
     data_out: out std_logic
10
     );
11
12
   end debouncer;
13
14
   architecture Behavioral of debouncer is
15
   signal s1,s2,slow_clk_enable: std_logic :='0';
16
   signal counter: integer:=1;
17
18
   begin
19
^{20}
   proc1: process(clock, reset)
^{21}
   begin
22
    if(reset='1') then
23
        counter <= 1;</pre>
24
        slow_clk_enable <= '0';</pre>
25
    elsif(rising_edge(clock)) then
26
               if(counter =1000000) then
27
                 counter <= 1;</pre>
                 slow clk enable <= '1';</pre>
29
               else
30
                 slow_clk_enable <= '0';</pre>
31
                 counter <= counter + 1;</pre>
^{32}
               end if;
33
    end if;
34
^{35}
   end process;
36
37
38
   proc2: process (clock, reset)
39
   begin
40
     if (reset='1') then
41
        s1<='0';
42
        s2<='0';
43
     elsif (rising_edge(clock)) then
44
        if(slow_clk_enable='1') then
45
          s1<= data_in;</pre>
46
          s2 <= s1;
47
       end if;
^{48}
     end if;
49
50
51
   end process;
52
53
   data_out <= s1 and (not s2) and slow_clk_enable;
54
55
   end Behavioral;
```

Codice Componente 5.5: Definizione del componente FFD con reset

5.4.0.2 File UCF

```
LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
  NET "clock_50MHz"
3
       = GCLK, Sch name = GCLK0
  NET "X<0>"
                    LOC = "G18";
                                     # Sch name = SW0
5
                    LOC = "H18";
                                     # Sch name = SW1
  NET "X<1>"
  NET "X<2>"
                    LOC = "K18";
                                   # Sch name = SW2
  NET "X<3>"
                    LOC = "K17";
                                     # Sch name = SW3
                   LOC = "L14";
  NET "X<4>"
                   LOC = "L13";
  NET "X<5>"
  NET "X<6>"
                   LOC = "N17";
11
  NET "X<7>"
                   LOC = "R17";
12
13
14
  NET "Load" LOC = "H13";
15
  NET "reset" LOC = "E18";
16
  NET "shift" LOC = "D18";
17
18
  NET "DataOut<0>" LOC = "J14";
19
  NET "DataOut<1>" LOC = "J15";
20
  NET "DataOut<2>" LOC = "K15";
^{21}
  NET "DataOut<3>" LOC = "K14";
  NET "DataOut<4>" LOC = "E16";
  NET "DataOut<5>" LOC = "P16";
  NET "DataOut<6>" LOC = "E4";
^{25}
  NET "DataOut<7>" LOC = "P4";
```

Codice Componente 5.6: Definizione del file UCF

Capitolo 6

Esercizio 6


6.1 Traccia

Progettare ed implementare in VHDL un contatore mod-16 nella modalità serie e parallelo. Sintetizzare sulla board il componente (nella sola modalità serie) utilizzando un bottone per acquisire il segnale di conteggio e 2 cifre del display per visualizzare il contenuto del registro.

6.2 Soluzione


La soluzione proposta mostra i contatori in parallelo e serie realizzati con flip flop di tipo T (fronte di discesa), dotati di ingresso T, CLK e Reset e di uscita Q.

Di seguito viene mostrato un esempio di contatore seriale.



Tale soluzione sfrutta le proprietà del flip flop T per costruire un contatore in serie. Nel nostro caso i flip flop utilizzati saranno 4 poichè è richiesto un contatore modulo 16. Come si può osservare, il clock viene dato in ingresso solamente al primo flip flop. Tutti gli altri avranno clock pari all'uscita del precedente e tutti avranno ingresso T pari al valore logico '1'.


Per quanto riguarda il contatore parallelo invece abbiamo una situazione di questo tipo:




Lo stesso clock va in ingresso a tutti i flip flop della catena. Un flip flop commuta quando i precedenti hanno commutato ed il clock è alto.


6.2.1 Schematici


6.2.1.1 Flip Flop T







6.2.1.2 Contatore Parallelo Mod-16





6.2.1.3 Contatore Seriale Mod-16





6.2.2 Codice

Di seguito è riportato il codice dei flip flop utilizzati e dei contatori in parallelo e serie, questi ultimi realizzati con una descrizione di tipo structural.

6.2.2.1 Flip Flop T

I flip flop utilizzati per l'implementazione dei contatori sono flip flop di tipo T sensibili al fronte di discesa del clock. Ad ogni colpo di clock l'uscita è calcolata attraverso una XOR tra il segnale di ingresso T e il segnale temporaneo calcolato precedentemente, che viene posto a 0 in caso di reset.

```
1
   library IEEE;
2
   use IEEE.STD_LOGIC_1164.ALL;
   entity FFT is port (
6
      T, Reset, CLK: in std_logic;
7
      Q: out std_logic
8
   );
9
   end FFT;
10
11
   architecture Behavioral of FFT is
1\,2
   signal temp: std_logic := '0';
13
14
   begin
15
   process (Reset, CLK)
16
17
18
   begin
   if Reset='1' then
       temp <= '0';
```

```
21
22  elsif (falling_edge(CLK)) then
23   temp <= T xor temp;
24  end if;
25
26  end process;
27
28  Q <= temp;
29  end Behavioral;</pre>
```

Codice Componente 6.1: Definizione del flip flop T

6.2.2.2 Contatore Parallelo Mod-16

```
2
   library IEEE;
3
   use IEEE.STD_LOGIC_1164.ALL;
    use ieee.std_logic_unsigned.all;
    library UNISIM;
   use UNISIM. Vcomponents. ALL;
7
   entity contatore_parallelo is
9
10
   port (
11
       clock_50Mhz : in std_logic;
12
       RESET : in std_logic;
13
       Y : out std_logic_vector(0 to 3)
14
       );
15
16
   end contatore_parallelo;
17
18
   architecture Structural of contatore_parallelo
19
20
^{21}
22
   Component FFT
23
        port ( CLK : in
                             std_logic;
24
                           std_logic;
              Τ
                  : in
25
          reset : in std_logic;
26
                           std_logic
                  : out
^{27}
29
          );
30
   end Component;
31
32
   signal t: std_logic_vector (6 downto 0) := (others => '0');
33
34
```

```
35
   begin
36
37
38
   FFT0 : FFT port map (
39
        T =  '1',
40
        CLK => clock_50Mhz,
41
        Q => t(0),
42
        reset => reset
43
        );
44
45
   AND_2 : AND2
^{46}
47
        port map (I0=>t(0),
                       I1=>clock_50Mhz,
48
                       0 = > t(1);
49
50
51
   FFT1 : FFT port map (
52
        T => t(1),
53
        CLK => clock_50Mhz,
54
        Q => t(2),
55
56
        reset => reset
57
        );
58
59
   AND_3 : AND3
60
        port map (I0=>t(0),
61
                       I1 = > t(2),
62
                I2 = > clock_50Mhz
63
                       0 = > t(3));
64
65
66
67
   FFT2: FFT port map (
69
        T => t(3),
        CLK => clock_50Mhz,
70
        Q => t(4),
71
        reset => reset
72
        );
73
74
   AND_4 : AND4
75
        port map (I0=>t(0),
76
                       I1 = > t(2),
77
                I2 => t(4),
78
                I3 = > clock_50Mhz
79
                       0 = > t(5));
80
81
   FFT3 : FFT port map (
82
        T => t(5),
83
```

Codice Componente 6.2: Definizione del contatore parallelo

6.2.2.3 Contatore in serie Mod-16

```
1
2
3
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
    use ieee.std_logic_unsigned.all;
    library UNISIM;
   use UNISIM. Vcomponents. ALL;
8
   entity contatore_serie is
10
11
   port (
12
       clock_50Mhz : in std_logic;
13
       RESET : in std_logic;
14
       Y : out std_logic_vector(3 downto 0)
15
       );
16
17
   end contatore_serie;
18
^{19}
   architecture Structural of contatore_serie is
^{20}
^{21}
   Component FFT
^{22}
        port ( CLK : in
                              std_logic;
23
                   : in std_logic;
              Τ
24
           reset : in std_logic;
25
                   : out
                            std_logic
26
           );
27
   end Component;
28
29
   signal t: std_logic_vector (3 downto 0) := (others => '0');
30
31
32
   begin
33
34
35
```

```
FFT0 : FFT port map (
36
        T => '1',
37
        CLK => clock_50Mhz,
38
        Q \Rightarrow t(0),
39
        reset => reset
40
        );
41
42
   FFT1 : FFT port map (
43
        T => '1',
44
        CLK => t(0),
^{45}
        Q => t(1),
46
        reset => reset
^{47}
        );
48
49
   FFT2 : FFT port map (
50
        T => '1',
51
        CLK => t(1),
52
        Q => t(2),
53
54
        reset => reset
55
        );
56
57
   FFT3 : FFT port map (
58
        T => '1',
59
        CLK => t(2),
60
        Q = > t(3),
61
        reset => reset
62
63
        );
64
   Y <= t;
65
66
   end Structural;
67
```

Codice Componente 6.3: Definizione del contatore in serie

6.3 Simulazione

È stato eseguito lo stesso testbench per entrambi i contatori. Si riporta di seguito quello relativo al contatore parallelo. Il conteggio viene fatto partire per 100 ns e poi viene testato il reset.

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY test IS
END test;


ARCHITECTURE behavior OF test IS
```

```
9
10
       COMPONENT contatore_parallelo
11
       PORT (
12
             clock_50Mhz : IN std_logic;
13
             RESET: IN std logic;
14
             Y: OUT std_logic_vector(0 to 3)
15
            );
16
       END COMPONENT;
17
18
19
      --Inputs
^{20}
      signal clock_50Mhz : std_logic := '0';
^{21}
      signal RESET : std_logic := '0';
22
23
     --Outputs
24
      signal Y : std_logic_vector(0 to 3);
25
26
      -- Clock period definitions
27
      constant clock_50Mhz_period : time := 10 ns;
29
   BEGIN
30
31
      uut: contatore_parallelo PORT MAP (
^{32}
              clock_50Mhz => clock_50Mhz,
33
              RESET => RESET,
34
              Y => Y
^{35}
            );
36
37
      -- Clock process definitions
38
      clock_50Mhz_process :process
39
      begin
40
       clock_50Mhz <= '0';
41
       wait for clock_50Mhz_period/2;
42
       clock_50Mhz <= '1';
43
       wait for clock_50Mhz_period/2;
44
      end process;
45
46
47
      stim_proc: process
^{48}
      begin
49
50
            wait for 100 ns;
51
       reset <= '1';
52
       wait for 100 ns;
53
       reset <= '0';
54
55
          wait;
56
      end process;
57
```


```
58
59 END;
```

Codice Componente 6.4: Definizione del testbench contatore parallelo

6.3.0.1 Test Contatore Parallelo



6.3.0.2 Test Contatore Serie




6.4 Sintesi su board FPGA

Per la sintesi su FPGA del contatore in serie, sono stati importati diversi componenti, tra cui: display a 7 segmenti, debouncer e componente bin2bcd.

6.4.1 Bin2bcd

Il componente bint2bcd permette di ottenere, a partire da un input binario, un output che può essere mostrato sul display a 7 segmenti in digitale.




```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use IEEE.std_logic_unsigned.all;
```


```
6
   entity bin2bcd is
7
       port ( input:
                                  std_logic_vector (15 downto 0);
                             in
           output: out std_logic_vector (15 downto 0)
   );
10
   end entity;
11
12
   architecture behavioural of bin2bcd is
13
       alias data: std_logic_vector (15 downto 0) is input;
14
15
   begin
16
      process (data)
17
           variable bcd:
                             std_logic_vector (15 downto 0);
18
           variable bint:
                            std_logic_vector (13 downto 0);
19
       begin
20
           bcd := (others => '0');
21
           bint := data (13 downto 0);
22
^{23}
           for i in 0 to 13 loop
               bcd(15 downto 1) := bcd(14 downto 0);
25
               bcd(0) := bint(13);
26
               bint(13 downto 1) := bint(12 downto 0);
27
               bint(0) := '0';
28
29
               if i < 13 and bcd(3 downto 0) > "0100" then
30
                   bcd(3 downto 0) := (bcd(3 downto 0)) + 3;
31
               end if;
32
               if i < 13 and bcd(7 downto 4) > "0100" then
33
                   bcd(7 downto 4) := (bcd(7 downto 4)) + 3;
34
               end if:
35
               if i < 13 and bcd(11 downto 8) > "0100" then
36
                   bcd(11 downto 8) := (bcd(11 downto 8)) + 3;
37
             end if;
38
               if i < 13 and bcd(15 downto 12) > "0100" then
                    bcd(11 downto 8) := (bcd(15 downto 12)) + 3;
40
              end if;
41
           end loop;
42
43
       output <= bcd;
44
45
  end process ;
  end architecture;
```

Codice Componente 6.5: Definizione bin2bcd

6.4.2 Sintesi finale

Il contatore presenta in ingresso il clock, il reset e il segnale di conteggio; le uscite sono quelle del display a 7 segmenti.





```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use ieee.std_logic_unsigned.all;
  library UNISIM;
  use UNISIM. Vcomponents. ALL;
  entity contatore_serie is
8
9
  port (
10
       clock_50Mhz : in std_logic;
11
       reset : in std_logic;
12
       count: in std_logic;
13
       Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
14
           LED_out : out STD_LOGIC_VECTOR (6 downto 0)
15
       );
16
  end contatore_serie;
17
18
```

```
architecture Structural of contatore_serie is
19
20
   Component FFT
^{21}
        port ( CLK : in
                             std_logic;
22
                  Τ
                                std_logic;
                       : in
23
           reset : in std logic;
24
                       : out
                               std logic
25
  );
26
   end Component;
27
28
   Component debouncer
29
       port ( clock, reset: in std_logic;
^{30}
           data_in: in std_logic;
31
           data_out: out std_logic
32
  );
33
   end Component;
34
35
   component bin2bcd is
36
       port (
37
           input: in std_logic_vector (15 downto 0);
38
           output: out std logic vector (15 downto 0)
39
  );
40
   end component;
41
42
   component SEV_SEG_DISP is
43
       Port ( clock_50Mhz : in STD_LOGIC;
44
               reset : in STD_LOGIC;
^{45}
         X : in STD_LOGIC_VECTOR (15 downto 0);
46
               Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
47
               LED_out : out STD_LOGIC_VECTOR (6 downto 0)
48
49
   end component;
50
51
   signal t: std_logic_vector (3 downto 0) := (others => '0');
   signal value_to_display : std_logic_vector (15 downto 0);
53
   signal value_converted : std_logic_vector (15 downto 0);
54
   signal c: std_logic :='0';
55
   constant ZERO : std_logic_vector(11 downto 0) := (others => '0');
56
57
  begin
58
  FFT0 : FFT port map (
60
       T => C
61
       CLK = > clock_50Mhz
62
       Q => t(0),
63
       reset => reset
64
       );
65
66
  FFT1 : FFT port map (
```

```
T => '1',
68
        CLK => t(0),
69
        Q => t(1),
70
        reset => reset
71
        );
72
73
    FFT2 : FFT port map (
74
        T => '1',
75
        CLK => t(1),
76
        Q => t(2),
77
        reset => reset
78
        );
79
80
    FFT3 : FFT port map (
81
        T => '1',
82
        CLK => t(2),
83
        Q => t(3),
84
        reset => reset
85
        );
    BINBCD: bin2bcd port map(
88
        input => value_to_display,
89
        output => value_converted);
90
91
    SSD : SEV_SEG_DISP port map(
92
        clock_50Mhz => clock_50Mhz,
93
        reset => reset,
94
        Anode_Activate => Anode_Activate,
95
        LED_out => LED_out,
96
        X => value_converted );
97
98
    DEB: DEBOUNCER port map (
99
        clock=>clock_50Mhz,
100
        reset=>reset,
101
        data_in=>count,
102
        data_out=>c
103
   );
104
105
   value_to_display <= ZERO & t;</pre>
106
   end Structural;
1\,0\,7
```


Codice Componente 6.6: Sintesi del contatore in serie

6.4.3 File UCF

```
NET "LED_out<6>" LOC = "L18"; # Bank = 1, Pin name = IO_L10P_1, Type = I/O, Sch name = CA
```

```
NET "LED_out<5>" LOC = "F18"; # Bank = 1, Pin name = IO_L19P_1, Type = I/O,
     Sch name = CB
  NET "LED_out<4>" LOC = "D17"; # Bank = 1, Pin name = IO_L23P_1/HDC, Type =
4
     DUAL, Sch name = CC
  NET "LED_out<3>" LOC = "D16"; # Bank = 1, Pin name = IO_L23N_1/LDC0, Type =
     DUAL, Sch name = CD
  NET "LED out < 2 >" LOC = "G14"; # Bank = 1, Pin name = IO L20P 1, Type = I/O,
6
     Sch name = CE
  NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
7
     IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O,
     Sch name = CG
9
  NET "clock_50Mhz" LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
10
      = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
11
     = I/O, Sch name = ANO
  NET "Anode_Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO_L16N_1/A0,
12
     Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
     Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
14
      = I/O, Sch name = AN3
15
16
  NET "count" LOC = "B18";
17
  NET "reset" LOC = "D18";
```

Codice Componente 6.7: UCF contatore



Capitolo 7

Esercizio 7

7.1 Traccia

Progettare ed implementare in VHDL un "arbitro 2 su 3", ossia un componente che, presi due input binari in ingresso, fornisce in uscita un valore binario pari a quello che compare almeno 2 volte su 3 in ingresso. Sintetizzare sulla board il componente utilizzando gli switch per acquisire gli ingressi e un led per visualizzare il risultato.

7.2 Soluzione

Il funzionamento dell'arbitro 2 su 3 da implementare è descritto nella seguente tabella di verità

A0	A1	A2	U
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1 .

Il calcolo della funzione minimizzata tramite mappa di Karnaugh risulta essere :


$$U = A_2 A_3 \vee A_1 A_3 \vee A_1 A_2$$


É stato utilizzato il tool sis per la verifica dell' espressione ottenuta:

```
UC Berkeley, SIS 1.2 (compiled May 21 2002 09:23:42)
sis> read_blif arbitro.blif
sis> write_blif
.model arbitro
inputs A1 A2 A3
.outputs U
.names A1 A2 A3 U
111 1
011 1
101 1
110 1
.end
sis> write_eqn
INORDER = A1 A2 A3;
OUTORDER = U;
U = A1*A2*!A3 + A1*!A2*A3 + !A1*A2*A3 + A1*A2*A3;
sis> print stats
arbitro pi= 3 po= 1 node= 1 latch= 0 lits(sop)= 12 lits(ff)=
sis> simplify
sis> write_eqn
INORDER = A1 A2 A3;
OUTORDER = U;
U = A2*A3 + A1*A3 + A1*A2;
sis> print stats
arbitro pi= 3 po= 1 node= 1 latch= 0 lits(sop)=
sis>
```

7.2.1 Schematici

Lo schematico presenta 3 ingressi A1, A2 ed A3 ed un'unica uscita U, che è alta se vi sono almeno due bit pari a '1' in ingresso.





7.2.2 Codice

L'espressione minimizzata è stata tradotta con una descrizione dataflow.

7.2.2.1 Arbitro 2 su 3

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity arbitro is
     Port ( A1 : in STD_LOGIC;
5
            A2 : in STD_LOGIC;
            A3 : in STD_LOGIC;
            U : out STD_LOGIC
9
     );
   end arbitro;
10
11
   architecture Dataflow of arbitro is
12
13
   begin
14
15
   U \le (A2 AND A3) OR (A1 AND A3) OR (A1 AND A2);
16
17
   end Dataflow;
```

Codice Componente 7.1: Definizione del componente Arbitro 2 su 3

7.3 Simulazione


Nel caso in esame, essendo 8 le combinazioni totali in input da verificare possiamo fornire un testbench completo. I risultati attesi corrispondono a quelli della tabella di verità mostrata nel paragrafo precedente.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
3
   ENTITY test IS
   END test;
5
   ARCHITECTURE behavior OF test IS
7
        COMPONENT arbitro
9
        PORT (
10
                        std_logic;
              A1 : IN
11
                        std_logic;
              A2 : IN
12
              A3 : IN std_logic;
13
              U: OUT
                        std_logic
14
             );
15
        END COMPONENT;
16
17
18
      --Inputs
19
      signal A1 : std_logic := '0';
20
      signal A2 : std_logic := '0';
21
      signal A3 : std_logic := '0';
22
^{23}
     --Outputs
^{24}
      signal U : std_logic;
25
26
27
   BEGIN
28
29
      uut: arbitro PORT MAP
^{30}
               A1 \Rightarrow A1
^{31}
               A2 \Rightarrow A2
^{32}
               A3 => A3
33
               U => U
34
            );
35
36
37
      stim_proc: process
38
      begin
39
          -- hold reset state for 100 ns.
40
          wait for 100 ns;
41
        A1 <= '0';
42
        A2 <= '0';
43
```

```
A3 <= '0';
44
        wait for 100 ns;
45
        A1 <= '0';
^{46}
        A2 <= '0';
47
        A3 <= '1';
48
        wait for 100 ns;
49
        A1 <= '0';
50
        A2 <= '1';
51
        A3 <= '0';
52
        wait for 100 ns;
53
        A1 <= '0';
54
        A2 <= '1';
55
        A3 <= '1';
56
        wait for 100 ns;
57
        A1 <= '1';
58
        A2 <= '0';
59
        A3 <= '0';
60
        wait for 100 ns;
61
        A1 <= '1';
62
        A2 <= '0';
63
        A3 <= '1';
64
        wait for 100 ns;
65
        A1 <= '1';
66
        A2 <= '1';
67
        A3 <= '0';
68
        wait for 100 ns;
69
        A1 <= '1';
70
        A2 <= '1';
71
        A3 <= '1';
72
73
          wait;
74
      end process;
75
76
   END;
```

Codice Componente 7.2: Definizione del testbench per Arbitro 2 su 3

I risultati del test mostrano come varia U rispetto agli ingressi A1,A2,A3. Da una semplice analisi si evince che la macchina si comporta da arbitro 2 su 3.



7.4 Sintesi su board FPGA

Per sintetizzare la macchina su schedino NEXYS 2 è sufficiente mappare i segnali A1,A2,A3 con gli switch SW0,SW1,SW2 e l'uscita U col led LED0.

```
NET "A1" LOC = "G18";  # Sch name = SW0

NET "A2" LOC = "H18";  # Sch name = SW1

NET "A3" LOC = "K18";  # Sch name = SW2

NET "U" LOC = "J14";  #Sch name LD0
```

Codice Componente 7.3: Definizione del file UCF



Capitolo 8

Esercizio 8

8.1 Traccia

Progettare ed implementare un orologio che, a partire da un clock di riferimento che opera da base dei tempi di adeguata precisione, genera mediante uso di contatori il secondo, il minuto e l'ora. L' orologio deve essere sintetizzato su FPGA e la visualizzazione dell'ora deve sfruttare le 4 cifre del display e i led messi a disposizione dalla board di sviluppo, secondo la seguente modalità:


- i minuti (da 1 a 60) e le ore (da 1 a 24) sono visualizzati in formato 8-4-2-1 mediante le due cifre rispettivamente meno e più significative del display a 4 cifre a sette segmenti;
- i secondi (da 1 a 60) sono visualizzati utilizzando i quattro led di peso meno significativo dell'array di led presenti nella scheda


Il valore del tempo deve poter essere inizializzato acquisendo, in sequenza e tramite gli switch, i valori dell'ora, del minuti e dei secondi.

8.2 Soluzione e sintesi

L'orologio viene implementato con 3 contatori collegati in parallelo. Essi contano ore, minuti e secondi (rappresentati su 8 bit) e vengono inizializzati tramite il segnale logico di set. In particolare set stabilisce il valore di conteggio corrente del singolo contatore e, quando il segnale di enable sarà alto, partirà poi a contare fino al valore impostato tramite interfaccia generic. Al raggiungimento di questo valore, viene generato un segnale di fine conteggio e scatta il contatore successivo. Il segnale di fine conteggio (count_end) uscente dal contatore viene posto in AND col clock di base per consentire la sincronizzazione tra i vari componenti.

8.2.1 Schematici





8.2.2 Codice

Il componente principale Orologio connette tra loro i tre contatori e imposta il valore limite di conteggio tramite la loro interfaccia generic. Come già detto essi sono tra loro connessi tramite porte logiche AND2 e AND3, che ne gestitscono la sincronizzazione.

8.2.2.1 Orologio

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.numeric_std.all;
use IEEE.std_logic_unsigned.all;
```

```
6
7
   entity Orologio is
     Port ( hour_in, minute_in, second_in : in std_logic_vector (7 downto 0);
9
             clk, enable, reset, set : in STD_LOGIC;
10
          hour out, minute out, second out : out std logic vector (7 downto 0)
11
     );
12
  end Orologio;
13
14
   architecture Behavioral of Orologio is
15
16
   Component contatore
17
   Generic (N: integer);
18
   port (
19
20
       reset : in STD_LOGIC;
21
       clk, enable, set : in STD_LOGIC;
22
       datain: in STD_LOGIC_VECTOR(7 downto 0);
23
       count : out STD_LOGIC_VECTOR(7 downto 0);
24
       count_end : out STD_LOGIC
26
  );
27
   end component;
28
29
   signal second :std_logic_vector (7 downto 0) := (others=>'0');
^{30}
   signal minute :std_logic_vector (7 downto 0) := (others=>'0');
31
   signal hour :std_logic_vector (7 downto 0) := (others=>'0');
32
   signal en1,en2,cc1,cc2,cc3: std_logic:='0';
33
34
  begin
35
36
37
   CH:contatore generic map(24) port map(
38
     reset=>reset,
39
     clk=>clk,
40
     enable=>en2,
41
     set=>set,
42
     datain=>hour_in,
43
     count=>hour,
44
     count_end=>cc3
^{45}
  );
^{47}
48
49
  CM: contatore generic map (60) port map (
50
     reset=>reset,
51
     clk=>clk,
52
     enable=>en1,
53
     set=>set,
54
```

```
datain=>minute_in,
55
     count=>minute,
56
     count_end=>cc2
57
   );
59
60
61
62
   CS:contatore generic map(60) port map(
63
     reset=>reset,
64
     clk=>clk,
65
     enable=>enable,
66
     set=>set,
67
     datain=>second_in,
68
     count=>second,
69
     count_end=>cc1
70
71
   );
72
   en1<=cc1 and clk;
75
   en2<=cc1 and cc2 and clk;
76
   second_out <= second;
77
   minute_out <= minute;</pre>
78
   hour_out <= hour;
79
80
81
   end Behavioral;
82
```

Codice Componente 8.1: Definizione del componente Orologio

8.2.2.2 Contatore

Il contatore prende in ingresso diversi segnali, tra cui enable per iniziare il conteggio e set per impostarne il valore di partenza preso in ingresso da datain. L'interfaccia generic ci consente di stabilire un limite di conteggio, dopodichè il contatore riparte da 0. Il segnale di reset pone a 0 il conteggio e il valore di count_end.

```
1
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
4 use IEEE.NUMERIC_STD.ALL;
5 use IEEE.std_logic_arith. all;
6 use IEEE.MATH_REAL. all;
7
8
9 entity contatore is
10 Generic (N: integer);
11 Port (
```

```
reset : in STD_LOGIC;
12
       clk, enable, set : in STD_LOGIC;
13
       datain: in STD_LOGIC_VECTOR(7 downto 0);
14
       count : out STD_LOGIC_VECTOR(7 downto 0);
15
       count_end : out STD_LOGIC
16
   );
17
   end contatore;
18
19
   architecture Behavioral of contatore is
20
^{21}
   begin
22
^{23}
   process(clk, reset, enable)
24
   variable cnt: integer range 0 to N-1:=0;
25
26
   begin
27
28
   if (reset='1') then
29
     cnt := 0;
30
     count_end<='0';
31
32
   elsif (set='1') then
33
     cnt:= TO_INTEGER(unsigned(datain));
34
35
   elsif falling_edge(clk) then
36
37
     if(enable='1')then
38
        if (cnt=N-1) then
39
       cnt := 0;
40
       count_end<='1';
41
       else
42
       cnt := cnt + 1;
43
       count_end<='0';
44
       end if;
45
46
     end if;
47
48
   end if;
49
50
51
   count<=CONV_STD_LOGIC_VECTOR (cnt,8);</pre>
53
   end process;
54
55
   end Behavioral;
56
```

Codice Componente 8.2: Definizione del componente counter

8.2.2.3 Orologio FPGA

I componenti usati per la sintetizzazione sono : Display a 7 segmenti, convertitore bin to bcd, il counter visto precedentemente e il divisore di clock. I segnali vengono inseriti tramite gli switch (codificati su 8 bit) e acquisiti tramite i bottoni della board. La pressione finale del pulsante pone il segnale di enable a 1 e dà inizio al conteggio, partendo dai valori che sono stati immessi. Il divisore di clock, il cui codice è mostrato in questa sezione, prende in ingresso il clock a 50 Mhz della board e restituisce in uscita un clock le cui finestre temporali sono pari a 1 secondo. Tale delay viene creato tramite un segnale temporaneo che, quando il contatore arriva a 25'000'000, viene negato. Tale valore limite di conteggio viene calcolato attraverso il fattore di scala :

$$Scale = \frac{f_{in}}{f_{out}}$$

La macchina a stati implementata nel process è composta da 4 stati (A, B, C, D). I primi 3 permettono di inserire rispettivamente ore, minuti e secondi usando gli switch della board e premendo l'apposito bottone di load (BTN_NEXT). Successivamente lo stato D pone ad '1' il segnale Enable_out del componente counter che da inizio al conteggio. Sono stati usati due bin2bcd che prendono in ingresso i valori di output del componente counter (ore e minuti) e li convertono. Questi valori sono poi posti in ingresso al display a 7 segmenti. I secondi vengono semplicemente mostrati sui led. Il segnale di reset pone a 0 Enable_out, ore, minuti e secondi e riporta la macchina nello stato A.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
3
  entity orologioFPGA is
5
    Port ( BTN_NEXT : in STD_LOGIC;
6
            BTN_RESET : in STD_LOGIC;
7
          clock_50Mhz : in STD_LOGIC;
          X : in STD_LOGIC_VECTOR(7 downto 0);
          Anode Activate : out STD LOGIC VECTOR (3 downto 0); -- 4 Anode signals
10
             LED_out : out STD_LOGIC_VECTOR (6 downto 0);
11
               : out STD LOGIC VECTOR (3 downto 0)
12
13
    );
14
  end orologioFPGA;
15
16
  architecture Behavioral of orologioFPGA is
17
18
  type State_type is (A, B, C, D); -- Define the states
19
  signal State : State_Type := A;
20
21
22
  signal hour_t, minute_t, second_t : STD_LOGIC_VECTOR(7 downto 0):= (others
23
      =>'0');
  signal enable out t : STD LOGIC := '0';
  signal set_t : STD_LOGIC := '1';
```

```
signal clock_div, c1 : STD_LOGIC := '0';
26
27
   signal h,m,s : std_logic_vector (7 downto 0) := (others =>'0');
28
29
   signal hour_conv, min_conv : STD_LOGIC_VECTOR(11 downto 0 ) := (others
30
      =>' 0');
31
   component Orologio is
32
     Port ( hour_in, minute_in, second_in : in std_logic_vector (7 downto 0);
33
            clk, enable, reset, set : in STD_LOGIC;
34
          hour_out, minute_out, second_out: out std_logic_vector (7 downto 0)
35
     );
36
   end component;
37
38
39
   Component debouncer
40
     port (
41
     clock, reset: in std_logic;
42
     data_in: in std_logic;
43
     data_out: out std_logic
44
45
     );
46
   end Component;
47
^{48}
   Component Clock_Divider
^{49}
  port (
50
     clk,reset: in std_logic;
51
     clock_out: out std_logic
52
  );
53
   end Component;
54
55
   component bin2bcd is
56
       port (
57
                    in std_logic_vector (7 downto 0);
           bin:
           bcd:
                    out std_logic_vector (11 downto 0)
59
60
       );
   end component;
61
62
   component SEV_SEG_DISP is
63
       Port ( clock_50Mhz : in STD_LOGIC;
64
               reset : in STD_LOGIC; -- reset
               Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0); -- 4 Anode
66
                  signals
               LED_out : out STD_LOGIC_VECTOR (6 downto 0);
67
           X : in STD_LOGIC_VECTOR (15 downto 0)
68
           );
69
70
   end component;
71
72
```

```
73
74
   begin
75
76
77
    CT : Orologio port map(
78
      hour_in => hour_t,
79
      minute_in => minute_t,
80
      second_in => second_t,
81
      enable => enable_out_t,
82
      set=> set_t,
83
      clk => clock_div,
84
      reset => BTN_RESET,
85
86
      hour_out => h,
87
      minute_out => m,
88
      second_out => s
89
   );
90
91
    CD : Clock_Divider port map (
92
      clk => clock_50Mhz,
93
      clock_out => clock_div,
94
      reset => BTN_RESET
95
96
   );
97
98
   DEB: debouncer port map (
100
      clock=> clock_50MHz,
101
      reset=> BTN_RESET,
102
      data_in=>BTN_NEXT,
103
      data_out=>c1
104
105
   );
106
107
108
   B2BCD : bin2bcd port map (
109
     bin => h,
110
     bcd => hour_conv
111
   );
112
113
114
   B2BCD2 : bin2bcd port map (
115
     bin => m,
116
     bcd => min_conv
117
   );
118
119
   SEG : SEV_SEG_DISP port map (
120
      clock_50Mhz => clock_50Mhz,
121
```

```
reset => BTN_RESET,
122
                                Anode_Activate => Anode_Activate,
123
                                LED_out => LED_out,
124
125
                                X(15) \Rightarrow hour\_conv(7),
126
                                X(14) \Rightarrow hour conv(6),
127
                                X(13) \Rightarrow hour\_conv(5),
128
                                X(12) \Rightarrow hour\_conv(4),
129
                                X(11) \Rightarrow hour\_conv(3),
130
                                X(10) \Rightarrow hour\_conv(2),
131
                                X(9) \Rightarrow hour\_conv(1),
132
                                X(8) \Rightarrow hour\_conv(0),
133
134
                                X(7) \Rightarrow \min_{\text{conv}}(7),
135
                                X(6) => \min_{conv(6)}
136
                                X(5) => \min_{conv(5)}
137
                                X(4) => \min_{conv(4)}
138
                                X(3) => \min_{conv(3)}
139
                                X(2) => \min_{conv(2), conv(2), conv(2),
140
                                X(1) => \min_{conv(1), conv(1), conv(1),
1\,4\,1
                                X(0) => \min conv(0)
142
143
                    );
144
145
                    process (clock_div, BTN_RESET)
146
147
                    begin
148
149
150
                          if (BTN_RESET='1') then
151
                                                                    hour_t <= (others =>'0');
152
                                                                    minute_t <= (others =>'0');
153
                                                                    second_t <= (others =>'0');
154
                                                                    enable_out_t <= '0';
155
                                                                    set_t<='1';
156
                                                                    State<=A;
157
                          elsif (rising_edge(clock_50MHz)) then
158
                                case State is
159
                                                        when A =>
160
                                                                    if (c1='1') then
1\,6\,1
                                                                          if (X > "000101111") then
162
                                                                                 State<=A;
163
                                                                           else
164
                                                                                hour_t <= X;
165
                                                                                State<=B;
166
                                                                          end if;
167
168
                                                                    end if;
169
                                                        when B=>
170
```

```
171
              if (c1='1') then
172
173
              if (X > "00111011") then
174
                State<=B;
175
               else
176
                minute_t <= X;
177
                State<=C;
178
               end if;
179
180
181
              end if;
182
           when C=>
183
              if (c1='1') then
184
185
              if (X > "00111011") then
186
                State<=C;
187
               else
188
                second_t <= X;</pre>
                State<=D;
190
               end if;
191
192
193
              end if;
194
           when D=>
195
              if (c1='1') then
196
                set_t<='0';
197
                enable_out_t <= '1';
198
              end if;
199
200
      end case;
201
    end if;
202
      LDS \leq s(3 downto 0);
203
204
205
    end process;
206
207
208
209
    end Behavioral;
210
```

Codice Componente 8.3: Definizione della sintesi dell'orologio su FPGA

8.2.2.4 Clock Divider

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
use IEEE.numeric_std.ALL;
5
   entity Clock_Divider is
   port (
     clk,reset: in std_logic;
     clock out: out std logic);
   end Clock Divider;
10
11
   architecture bhv of Clock_Divider is
12
13
   signal count: integer:=1;
14
   signal tmp : std_logic := '0';
15
16
   begin
17
18
   process (clk, reset)
19
  begin
20
     if (reset='1') then
^{21}
       count <=1;
22
       tmp<='0';
   elsif(clk'event and clk='1') then
24
       count <=count+1;
25
   if (count = 25000000) then -- vedremo i valori in 1 secondo
26
       tmp <= NOT tmp;
27
       count <= 1;
^{28}
   end if;
29
   end if;
30
       clock_out <= tmp;</pre>
31
   end process;
32
33
  end bhv;
34
```

Codice Componente 8.4: Definizione del file Clock Divider

8.2.2.5 Test UCF

Vengono impostati gli switch, i 4 led per i secondi, il display a 7 segmenti e i bottoni.

```
NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
      IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O,
      Sch name = CG
  NET "clock 50Mhz"
                        LOC = "B8"; # Bank = 0, Pin name = IP L13P 0/GCLK8, Type
10
       = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
11
      = I/O, Sch name = ANO
  NET "Anode_Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO_L16N_1/A0,
12
      Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
13
      Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
14
      = I/O, Sch name = AN3
  NET "X<0>"
                    LOC = "G18";
                                     # Sch name = SW0
15
  NET "X<1>"
                    LOC = "H18";
                                     # Sch name = SW1
16
  NET "X<2>"
                    LOC = "K18";
                                     \# Sch name = SW2
17
  NET "X<3>"
                    LOC = "K17";
                                     # Sch name = SW3
                   LOC = "L14";
  NET "X<4>"
19
                   LOC = "L13";
  NET "X<5>"
20
  NET "X<6>"
                   LOC = "N17";
21
  NET "X<7>"
                   LOC = "R17";
22
23
^{24}
  NET "BTN_NEXT" LOC = "B18";
25
  NET "BTN_RESET" LOC = "D18";
26
^{27}
  NET "LDS<0>" LOC = "J14";
28
  NET "LDS<1>" LOC = "J15";
29
  NET "LDS<2>" LOC = "K15";
30
  NET "LDS<3>" LOC = "K14";
31
```

Codice Componente 8.5: Definizione del file UCF

8.3 Simulazione

Per l'orologio verranno presentati i casi di test più significativi. Nel primo caso si verifica che allo scadere del minuto 23:59:00, il contatore riprende il conteggio dalle ore 00:00:00. Nel secondo caso si mostra che posto il segnale di enable a 0 durante il conteggio, esso si blocca. Nel terzo caso viene mostrato il funzionamento del reset quando il segnale di enable è alto.

	Ore	Minuti	Secondo	Enable_out	Reset
	00010111 (23)	00111011 (59)	00000001 (1)	01	0
	00010111(23)	00111011 (59)	00000001 (1)	1 -> 0	0
ĺ	00001010(10)	00101011(43)	00001011(11)	1	1->0

```
Risultato atteso

Allo scadere del minuto, il contatore riparte da 00:00:00

Posto enable a 0, il conteggio si blocca

Posto reset a 0, il conteggio riparte
```

Il seguente codice mostra il testbench utilizzato. Si sceglie di non mostrare il codice per tutti i casi analizzati, poichè molto simili tra loro (basta modificare le variabili in ingresso nel process).


```
LIBRARY ieee;
2
  LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  ENTITY testc IS
  END testc;
  ARCHITECTURE behavior OF testc IS
9
10
       -- Component Declaration for the Unit Under Test (UUT)
1.1
12
       COMPONENT counter
13
       PORT (
14
            hour_in : IN std_logic_vector(7 downto 0);
15
            minute_in : IN std_logic_vector(7 downto 0);
16
            second_in : IN std_logic_vector(7 downto 0);
17
            clk : IN std_logic;
18
            enable : IN std_logic;
19
            reset : IN std_logic;
20
            hour_out : OUT std_logic_vector(7 downto 0);
21
            minute_out : OUT std_logic_vector(7 downto 0);
            second out : OUT std logic vector (7 downto 0)
23
           );
24
       END COMPONENT;
25
26
27
      --Inputs
28
      signal hour_in : std_logic_vector(7 downto 0) := (others => '0');
      signal minute_in : std_logic_vector(7 downto 0) := (others => '0');
30
      signal second_in : std_logic_vector(7 downto 0) := (others => '0');
31
      signal clk : std_logic := '0';
32
      signal enable : std_logic := '0';
33
      signal reset : std_logic := '0';
34
^{35}
     --Outputs
      signal hour_out : std_logic_vector(7 downto 0);
37
      signal minute out : std logic vector(7 downto 0);
38
      signal second_out : std_logic_vector(7 downto 0);
39
40
      -- Clock period definitions
41
```

```
constant clk_period : time := 10 ns;
42
43
   BEGIN
44
45
     -- Instantiate the Unit Under Test (UUT)
46
      uut: counter PORT MAP (
47
              hour_in => hour_in,
48
              minute_in => minute_in,
49
              second_in => second_in,
50
              clk => clk,
51
              enable => enable,
              reset => reset,
53
              hour_out => hour_out,
54
              minute_out => minute_out,
55
              second_out => second_out
56
            );
57
58
      -- Clock process definitions
59
      clk_process :process
      begin
61
       clk <= '0';
62
       wait for clk_period/2;
63
       clk <= '1';
64
       wait for clk_period/2;
65
      end process;
66
68
      -- Stimulus process
69
      stim_proc: process
70
      begin
71
         -- hold reset state for 100 ns.
72
         wait for 100 ns;
73
74
       hour_in <= "00010111";
76
       minute_in <= "00111011";
77
       second_in <= "00000001";
78
       wait for 100 ns;
79
       enable <= '1';
80
       wait for 300 ns;
81
         enable <= '0';
       wait;
83
      end process;
85
   END;
86
```


Codice Componente 8.6: Definizione del testbench per counter.vhd

Test 1


Si attende 1 minuto per verificare che il conteggio riparta da 0. Appena i secondi arrivano a 59 i valori di ore, minuti e secondi tornano a 0 e il conteggio riparte. Il test è superato correttamente e l'orologio si resetta allo scadere della mezzanotte.



Test 2 Si abbassa il valore di enable e si verifica che il conteggio si blocca al successivo colpo di clock (fronte di salita).



Test 3 Il reset funziona correttamente, impostato a 1 il valore di reset e dopo 100ns a 0 (con enable alto) i valori vengono resettati e il conteggio riparte immediatamente dopo.



Capitolo 9

Esercizio 9

9.1 Traccia

Progettare ed implementare in VHDL una macchina aritmetica combinatoria a scelta fra le seguenti:


- adder carry look ahead, per effettuare la somma di 2 stringhe A e B da 8 bit ciascuna;
- carry save adder, per effettuare la somma di 3 stringhe A, B e C da 8 bit ciascuna;
- carry select adder, per effettuare la somma di 2 stringhe A e B da 16 bit ciascuna;
- moltiplicatore con somma per righe, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna;
- moltiplicatore con somma per diagonali, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna:
- moltiplicatore con somma per colonne, per effettuare il prodotto di 2 stringhe A e B da 6 bit ciascuna;
 - moltiplicatore a celle MAC, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna.

In ogni caso, la macchina implementata deve essere sintetizzata su FPGA e deve poter essere testata mediante l'utilizzo dei dispositivi di input/output (switch, bottoni, led, display) presenti sulla board di sviluppo in dotazione al gruppo. La modalità di utilizzo degli stessi è a completa discrezione degli studenti.


9.2 Soluzione

Il carry save adder è una macchina aritmetica costituita da blocchi carry save, che sommano i bit relativi agli operandi, e full adder. I full adder a valle prendono in ingresso i riporti generati nel livello superiore della somma dei bit i-esimi. I blocchi CS non sono soggetti alla propagazione del riporto, mentre i blocchi FA sono connessi a formare un sommatore ripple-carry. In tal modo è possibile realizzare la somma di un numero elevato di operandi, riducendo il ritardo totale complessivo.

$$s_i = (x_i + y_i + z_i) + c_{i,0} + c_{i,1}$$




Per l'implementazione del carry save adder, è stato seguito il seguente modello:




Dopo aver sommato i bit relativi alle 3 stringhe (A,B e C), le somme e i carry ottenuti dai full adder vengono messo in ingresso ad un ripple carry adder, ad eccezione della prima somma S0 che rappresenta il primo bit del risultato finale.

9.2.1 Schematici

Il carry save adder è composto da 8 full adder, che costituiscono la carry save logic e permettono di sommare gli 8 bit dei 3 operandi considerati, e un ripple carry adder su 8 bit, che restituisce somma e riporto finali.





9.2.2 Codice

Il codice prodotto di seguito mostra l'implementazione strutturale del Carry Save Adder, importando nel progetto i full adder e il ripple carry adder a 8 bit sviluppato nel capitolo 4.

9.2.2.1 Carry Save Adder

```
1
  library IEEE;
2
  use IEEE.STD_LOGIC_1164.ALL;
  entity carry_save_adder is
  Port (A: in STD LOGIC VECTOR (7 downto 0);
  B : in STD_LOGIC_VECTOR (7 downto 0);
  C : in STD_LOGIC_VECTOR (7 downto 0);
  S1 : OUT STD_LOGIC_VECTOR (8 downto 0);
  Cout : OUT STD_LOGIC);
10
  end carry_save_adder;
11
1\,2
   architecture Behavioral of carry_save_adder is
13
14
   component ripple_carry_adder_8b
15
   PORT (
16
         A : in std_logic_vector (7 downto 0);
17
         B : in std_logic_vector(7 downto 0);
18
         c0 : in std logic;
         c8 : out std_logic;
         S: out std_logic_vector (7 downto 0)
^{21}
         );
22
23
   end component;
^{24}
^{25}
26
   component full_adder is
27
     PORT (
28
            : in std_logic;
29
         y : in std_logic;
30
         c0 : in std_logic;
31
         s : out std_logic;
32
         c : out std_logic );
33
   end component;
35
36
37
38
   -- Intermediate signal
39
   signal X,Y: STD_LOGIC_VECTOR(3 downto 0);
40
   signal C1,C2,C3: STD_LOGIC;
41
^{42}
  signal carry : STD_LOGIC_VECTOR(7 downto 0);
43
   signal sum : STD_LOGIC_VECTOR(7 downto 0);
44
45
  begin
46
47
   -- 8 full adder
```

```
FAO : full_adder port map ( x => A(0), y => B(0), c0 => C(0), s => S1(0), c
       => carry(0) );
   FA1 : full_adder port map ( x \Rightarrow A(1), y \Rightarrow B(1), c0 \Rightarrow C(1), s \Rightarrow sum(0), c
        => carry(1);
   FA2 : full_adder port map ( x \Rightarrow A(2), y \Rightarrow B(2), c0 \Rightarrow C(2), s \Rightarrow sum(1), c
51
        => carry(2);
   FA3 : full_adder port map ( x \Rightarrow A(3), y \Rightarrow B(3), c0 \Rightarrow C(3), s \Rightarrow sum(2), c
52
        => carry(3);
   FA4 : full_adder port map ( x \Rightarrow A(4), y \Rightarrow B(4), c0 \Rightarrow C(4), s \Rightarrow sum(3), c
53
        => carry(4);
   FA5 : full_adder port map ( x => A(5), y => B(5), c0 => C(5), s => sum(4), c
        => carry(5);
   FA6 : full_adder port map ( x => A(6), y => B(6), c0 => C(6), s => sum(5), c
55
        => carry(6);
   FA7 : full_adder port map ( x \Rightarrow A(7), y \Rightarrow B(7), c0 \Rightarrow C(7), s \Rightarrow sum(6), c
56
        => carry(7) );
57
   -- 1 ripple carry adder a 8 bit
58
   RCA0 : ripple_carry_adder_8b port map (
59
        A(0) => sum(0),
60
        A(1) => sum(1),
61
        A(2) => sum(2),
62
        A(3) => sum(3),
63
        A(4) => sum(4),
64
        A(5) => sum(5),
65
        A(6) => sum(6),
66
        A(7) = '0',
67
        B \Rightarrow carry,
68
        c0 => '0',
69
        c8 => cout,
70
        S(0) => S1(1),
71
        S(1) => S1(2),
72
        S(2) => S1(3),
73
        S(3) => S1(4),
74
        S(4) => S1(5),
75
        S(5) => S1(6),
76
        S(6) => S1(7),
77
        S(7) => S1(8)
78
        );
79
80
81
   end Behavioral;
```

Codice Componente 9.1: Definizione del componente Carry Save Adder

9.3 Simulazione

Prima di sintetizzare il componente ne verifichiamo il corretto funzionamento attraverso dei test. A, B, C sono i 3 operandi in ingresso, SUM è la loro somma e Cout è l'eventuale valore di riporto. La seguente tabella mostra i casi di test analizzati e l'output atteso per ognuno di essi.

A	В	С	Cout	SUM
00000000	00000000	00000000	0	000000000
11111111	11111111	11111111	1	011111101
00000000	0000001	10101101	0	010101110
10101101	00000000	0000001	0	010101110
00101010	10000010	10101010	0	101010110

In decimale i test corrispondono a:

A	В	С	SUM
0	0	0	0
255	255	255	765
0	1	173	174
173	0	1	174
42	130	170	342

```
1
2
  LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
   ENTITY testcsa IS
  END testcsa;
   ARCHITECTURE behavior OF testcsa IS
9
10
       -- Component Declaration for the Unit Under
                                                       Test
11
12
       COMPONENT carry_save_adder
13
       PORT (
14
                     std_logic_vector(7 downto 0);
            A : IN
15
                     std_logic_vector(7 downto 0);
            B: IN
16
                     std_logic_vector(7 downto 0);
17
            S1 : OUT std_logic_vector(8 downto 0);
18
            Cout : OUT std_logic
19
           );
20
       END COMPONENT;
^{21}
^{22}
23
      --Inputs
24
      signal A : std_logic_vector(7 downto 0) := (others => '0');
25
      signal B : std_logic_vector(7 downto 0) := (others => '0');
26
```

```
signal C : std_logic_vector(7 downto 0) := (others => '0');
27
28
     --Outputs
29
      signal S1 : std_logic_vector(8 downto 0);
30
      signal Cout : std_logic;
31
      -- No clocks detected in port list. Replace <clock> below with
32
      -- appropriate port name
33
34
35
36
   BEGIN
37
38
     -- Instantiate the Unit Under Test (UUT)
39
      uut: carry_save_adder PORT MAP (
40
              A => A
41
              B \Rightarrow B
42
              C => C
43
              S1 \Rightarrow S1,
44
              Cout => Cout
45
            );
46
47
48
49
      -- Stimulus process
50
      stim_proc: process
51
      begin
52
         -- hold reset state for 100 ns.
53
54
       wait for 100 ns;
55
       A <= "00000000";
56
       B <= "0000000";
57
       C <= "00000000";
58
       wait for 100 ns;
59
       A <= "11111111";
60
       B <= "111111111";
61
       C <= "111111111";
62
       wait for 100 ns;
63
       A <= "00000000";
64
       B <= "0000001";
65
       C <= "10101101";
66
       wait for 100 ns;
67
       A <= "10101101";
68
       B <= "0000000";
69
       C <= "0000001";</pre>
70
       wait for 100 ns;
71
       A <= "00101010";
72
       B <= "10000010";
73
       C <= "10101010";
74
          wait for 100 ns;
75
```

```
76  wait;
77  end process;
78  END;
```

Codice Componente 9.2: Definizione del testbench per Carry Save Adder

I risultati dei test in ISim confermano i risultati attesi.

Name	Value		200 ns	300 ns	400 ns	500 ns	600 ns	700 ns
▶ 😽 a[7:0]	00101010	00000000	11111111	00000000	10101101	×		00101010
▶ 😽 b[7:0]	10000010	00000000	11111111	00000001	00000000	×		10000010
► 😽 c[7:0]	10101010	00000000	11111111	10101101	00000001	×		10101010
▶ 3 s1[8:0]	101010110	000000000	011111101	010101110	010101110	×		101010110
¼ cout	0							

9.4 Sintesi su board FPGA

La sintesi su board per il carry save adder è simile a quella implementata per il semplice full adder. Ci serviamo del solito componente display a 7 segmenti (per mostrare i dati) e del carry save precedentemente sviluppato. Il processo di controllo prevede che l'utente inserisca in ordine i valori da sommare (codificati su 8 bit) attraverso gli switch. Questi poi sono caricati con la pressione dei bottoni presenti sulla board. Ogni volta che un valore viene immesso, il sistema controlla se sono stati inseriti anche gli altri 2 e calcola il risultato, che viene mostrato premendo il bottone di result. Durante tutta l'operazione i valori degli operandi vengono mostrati in tempo reale sul display a 7 segmenti.

```
library IEEE;
2
  use IEEE.STD_LOGIC_1164.ALL;
   use ieee.numeric_std.all;
   use IEEE.std_logic_signed.all;
   entity CarrySaveFPGA is
8
9
   Port (
             clock 50Mhz : in STD LOGIC;
10
                load1, load2, load3, result: in STD_LOGIC;
11
         X : in STD_LOGIC_VECTOR (7 downto 0);
12
                Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
13
                LED_out : out STD_LOGIC_VECTOR (6 downto 0)
14
  );
15
16
   end CarrySaveFPGA;
17
18
   architecture Behavioural of CarrySaveFPGA is
19
20
21
   signal OP_1, OP_2, OP_3: boolean := false;
22
23
```

```
signal op1, op2,op3 : std_logic_vector (7 downto 0) := (others => '0') ;
   signal sum : std_logic_vector (8 downto 0) := (others => '0') ;
25
   signal zero :std_logic_vector (7 downto 0):= (others => '0') ;
26
27
   signal cout : std_logic;
28
29
   signal value_to_display: std_logic_vector (8 downto 0);
30
31
32
33
   component carry_save_adder is
34
               A,B,C: in STD_LOGIC_VECTOR (7 downto 0);
     Port (
^{35}
           S1 : OUT STD_LOGIC_VECTOR (8 downto 0);
36
           Cout : OUT STD_LOGIC
37
   );
38
   end component;
39
40
41
42
   component SEV_SEG_DISP is
43
       Port (
44
            X : in STD LOGIC VECTOR(8 downto 0);
45
            clock_50Mhz : in STD_LOGIC;
46
                  reset : in STD_LOGIC;
^{47}
                  Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
^{48}
                  LED_out : out STD_LOGIC_VECTOR (6 downto 0)
49
   );
50
51
   end component;
52
53
54
   begin
55
56
   CSA: carry_save_adder port map(
57
       A => op1,
58
       B \Rightarrow op2,
59
       C => op3,
60
       Cout => cout,
61
       S1 => sum
62
   );
63
65
   SSD : SEV_SEG_DISP port map (
66
       X => value_to_display,
67
       clock_50Mhz => clock_50Mhz,
68
       reset => '0',
69
       Anode_Activate => Anode_Activate,
70
       LED_out => LED_out
71
72
```

```
);
73
74
75
76
   process (clock_50Mhz)
77
78
    begin
79
80
      if (rising_edge(clock_50Mhz)) then
81
        if load1 = '1' then
82
        -- Primo operando
83
             op1 <= X;
84
             OP_1 <= true;
85
             OP_2 <= false;
86
             OP_3 \ll false;
87
        elsif load2 = '1' then
88
        -- Secondo operando
89
            op2 <= X;
90
             OP_2 <= true;
91
             OP_3 <= false;
92
        elsif load3 = '1' then
93
        -- Terzo operando
94
             op3 <= X;
95
             OP_3 <= true;
96
        end if;
97
98
        if (OP_1 = true and OP_2 = true and OP_3 = true) then
          if result = '1' then
100
          -- Se sono stati inseriti 3 operandi e se il bottone apposito viene
101
              premuto
            value_to_display <= sum;</pre>
102
          end if;
103
        else
104
          -- mostra in tempo reale i valori degli operandi inseriti
105
          value_to_display <= '0' & X;</pre>
106
        end if;
107
108
      end if;
109
110
   end process;
1\,1\,1
112
   end Behavioural;
```

Codice Componente 9.3: Sintesi carry save

9.4.1 File UCF

```
NET "LED_out<6>" LOC = "L18"; # Bank = 1, Pin name = IO_L10P_1, Type = I/O,
      Sch name = CA
  NET "LED_out<5>" LOC = "F18"; # Bank = 1, Pin name = IO_L19P_1, Type = I/O,
3
      Sch name = CB
  NET "LED_out<4>" LOC = "D17"; # Bank = 1, Pin name = IO_L23P_1/HDC, Type =
     DUAL, Sch name = CC
  NET "LED_out<3>" LOC = "D16"; # Bank = 1, Pin name = IO_L23N_1/LDC0, Type =
5
     DUAL, Sch name = CD
  NET "LED_out<2>" LOC = "G14"; # Bank = 1, Pin name = IO_L20P_1, Type = I/O,
6
      Sch name = CE
  NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
7
      IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O,
8
      Sch name = CG
9
  NET "clock_50Mhz" LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
10
      = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
11
      = I/O, Sch name = ANO
  NET "Anode_Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO_L16N_1/A0,
      Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
13
      Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
14
      = I/O, Sch name = AN3
15
  NET "X<0>"
                    LOC = "G18";
                                    # Sch name = SW0
16
  NET "X<1>"
                    LOC = "H18";
                                   # Sch name = SW1
17
                    LOC = "K18";
  NET "X<2>"
                                    # Sch name = SW2
18
  NET "X<3>"
                    LOC = "K17";
                                    # Sch name = SW3
19
  NET "X<4>"
                   LOC = "L14";
20
  NET "X<5>"
                   LOC = "L13";
21
  NET "X<6>"
                   LOC = "N17";
^{22}
                   LOC = "R17";
  NET "X<7>"
24
  NET "load1" LOC = "B18";
25
  NET "load2"
                LOC = "D18";
26
  NET "load3"
                LOC = "E18";
27
  NET "result" LOC = "H13";
```

Codice Componente 9.4: F

Capitolo 10

Esercizio 10

10.1 Traccia

Progettare ed implementare in VHDL una macchina aritmetica sequenziale a scelta fra le seguenti:

- moltiplicatore di Robertson, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna;
- moltiplicatore di Booth, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna;
- divisore non-restoring, per effettuare la divisione intera fra due stringhe A e B di 4 bit ciascuna;
- divisore restoring, per effettuare la divisione intera fra due stringhe A e B di 4 bit ciascuna; In ogni caso, la macchina implementata deve essere sintetizzata su FPGA e deve poter essere testata mediante l'utilizzo dei dispositivi di input/output (switch, bottoni, led, display) presenti sulla board di sviluppo in dotazione al gruppo. La modalità di utilizzo degli stessi è a completa discrezione degli studenti.

10.2 Soluzione

Il moltiplicatore di Robertson è un moltiplicatore sequenziale, che riceve in ingresso due operandi ad N bit codificati in complementi a due e restituisce un prodotto su 2N bit. Tale moltiplicatore sfrutta questa notazione:

$$X = -2^{n-1}x^{n-1} + \sum_{i=0}^{n-2} 2^{i}x_{i}$$

Per un numero positivo viene assegnato peso 2^{n-1} al bit di segno x_{n-1} : poiché è nullo il suo contributo allo 0 sulla cifra più significativa. Per un numero negativo viene assegnato peso -2^{n-1} al bit di segno x_{n-1} : poiché esso vale 1 il suo contributo al numero è -1 sulla cifra più significativa. Tale metodo ci consente di utilizzare una tecnica unsigned facendo attenzione ad effettuare una sottrazione invece di una addizione quando si incontra un segno negativo. A tal scopo è stato implementato un componente che effettua sia l'addizione che la sottrazione di due operandi a seconda del valore di un bit (0,1) in ingresso.

Riassumiamo dunque i 4 casi possibili:

- X > 0 e Y > 0: caso standard, moltiplicazione tra unsigned fatta con addizione e shift.
- X>0 e Y<0: quando si moltiplica Y per il j-esimo valore di X diverso da 0, il prodotto parziale è negativo e quindi il bit più significativo dell'accumulatore A diventa 1.
- X < 0 e Y > 0 : per l'ultimo prodotto va effettuato un ulteriore operazione di correzione A M.
- X<0 e Y<0: anche in tal caso è necessario per l'ultimo prodotto l'operazione di correzione A M. Il bit più significativo di A resta 0 e diventa 1 quando il j-esimo valore di X è 1. L'algoritmo è mostrato di seguito :

2CMultiplier: (in:INBUS; OUT:OUTBUS)

register A[7:0],M[7:0],Q[7:0],COUNT[2:0],F;

bus INBUS[7:0],OUTBUS[7:0];

BEGIN: A:=0,COUNT:=0,F:=0, INPUT: M:=INBUS;Q:=INBUS;

ADD: $A[7:0] = A[7:0] + M[7:0] \times Q[0],$

F := (M[7] and Q[0]) or F;

RSHIFT: A[7]:= F, A[6:0].Q:= A.Q[7:1],

INCREMENT: COUNT:=COUNT+1

TEST: if COUNT<7 then go to ADD;

SUBTRACT: A[7:0]:=A[7:0]-M[7:0]xQ[0]; {l'ultima op è sempre SUB}


RSHIFT: A[7] := A[7], A[6:0].Q := A.Q[7:1];

OUTPUT: OUTBUS;=Q; OUTBUS:=A;

END 2CMultiplier;

L'algoritmo inizia ponendo in M e Q i due operandi X e Y (inbus) e inizializzando il registro A (accumulatore), il contatore e il registro F.


L'addizione si esegue tra A ed M e si pone il risultato nel registro A. Successivamente viene effettuata l'operazione F = (M(7) and Q(0)) or F, che serve a gestire il caso 2 (moltiplicando negativo e moltiplicatore positivo). Il valore di F viene posto nel bit più significativo di F e il contenuto di quest'ultimo viene shiftato a destra in modo tale che il bit F il prossima operazione. Il contatore delle operazioni viene incrementato e fin quando rimane minore di F le operazioni vanno avanti. Lo stato di correzione viene richiamato quando il contatore si ferma e viene fatta la correzione tramite sottrazione di F ed F.



La control unit ha il compito di abilitare e disabilitare i componenti adibiti alle operazioni in base allo stato corrente. La parte di controllo dunque implementa una macchina a stati che gestisce il comportamento dei registri.

10.2.1 Schematici

Lo schematico mostra i due ingressi X e Y (moltiplicatore e moltiplicando) il clock, il reset e il segnale di start che abilita la periferica ad effettuare l'operazione. L'uscita di 16 bit è suddivisa in due segnali A1 e Q1 rappresentanti gli 8 bit rispettivamente più e meno significativi.



10.2.2 Codice

10.2.2.1 Moltiplicatore di Robertson

Tutti i componenti vengono collegati tra loro, come da figura, nel codice sottostante. Il flop flop D è il registro F mostrato in figura, nel segnale tD viene messa la and tra M(7) e Q(0). t_sr_a è il primo bit più significativo shiftato in A e prende il contenuto di F oppure A(7) nell'ultimo passaggio (per la correzione finale). t_mux_sel è il segnale del multiplexer che serve a prendere il contenuto del moltiplicando quando bisogna effettuare addizione o sottrazione e il bit Q(0) è pari ad 1. t_shift abilita lo shift di A e Q a destra nei registri a scorrimento.

```
2
   library IEEE;
4
   use IEEE.STD_LOGIC_1164.ALL;
   use ieee.numeric_std.all;
   use IEEE.std_logic_unsigned.all;
   entity Robertson is
10
     Port (
11
       clock : in STD_LOGIC;
1\,2
       X,Y: in STD_LOGIC_VECTOR (7 downto 0);
13
       start, reset : in STD_LOGIC;
14
       A1,Q1: out STD_LOGIC_VECTOR (7 downto 0)
15
16
     );
17
   end Robertson;
18
19
   architecture Structural of Robertson is
20
21
22
   component PC
^{23}
   Port (
24
     clock : in STD_LOGIC;
25
     start,reset : in STD_LOGIC;
26
     count: in STD_LOGIC_VECTOR(2 downto 0);
27
     Q0 : in STD_LOGIC;
28
     mux_en, reg_en, shift_en, fshift_en : out STD_LOGIC;
29
     sub : out STD_LOGIC;
30
     A_en : out STD_LOGIC;
31
     enablecount: out STD_LOGIC;
32
     resetcount: out STD_LOGIC
33
   );
34
   end component;
35
36
37
  Component FlipFlopD
38
  port (
39
```

```
D: in STD_LOGIC;
40
       clock: in STD_LOGIC;
41
       enable, reset : in STD_LOGIC;
42
       Q,Qn : out STD_LOGIC
43
44
   );
45
   end Component;
46
47
^{48}
   Component addsub
49
   port (
50
       X,Y : in STD_LOGIC_VECTOR (7 downto 0);
51
       subtract : in STD_LOGIC;
52
       cout : out STD_LOGIC;
53
       s : out STD_LOGIC_VECTOR (7 downto 0);
54
       ov : out STD_LOGIC
55
56
57
   end Component;
58
59
60
   Component shiftregister
61
   port (
62
63
     clock : in STD_LOGIC;
64
     reset : in STD_LOGIC;
65
     shift : in STD_LOGIC;
66
     load : in STD_LOGIC;
67
     serial_in : in STD_LOGIC;
68
     parallel_in : in STD_LOGIC_VECTOR (7 downto 0);
69
     serial_out : out STD_LOGIC;
70
     parallel_out : out STD_LOGIC_VECTOR (7 downto 0)
71
72
   );
   end Component;
74
75
76
   Component registro
77
   port (
78
79
     clock : in STD_LOGIC;
80
     reset : in STD_LOGIC;
81
     enable: in STD_LOGIC;
82
     datain : in STD_LOGIC_VECTOR (7 downto 0);
83
     dataout : out STD_LOGIC_VECTOR (7 downto 0)
84
85
86
   end Component;
87
88
```

```
89
   Component muxb
90
   port (
91
92
          a0,b0: in std_logic_vector(7 downto 0);
93
          s0 : in std logic;
94
          y : out std_logic_vector(7 downto 0)
95
96
97
   end Component;
98
99
100
101
   Component counter
   port (
102
     clock : in STD_LOGIC;
103
     enable : in STD_LOGIC;
104
     reset: in STD_LOGIC;
105
     count : out STD_LOGIC_VECTOR (2 downto 0)
106
107
   end component;
108
109
110
   signal tQ, t_a_in, uscita_a, tM, uscita_mux : std_logic_vector(7 downto 0)
111
       :=(others=>'0');
   signal mux_enable, reg_enable, t_shift_en, t_fshift_en, sub_enable,
112
       t_Aenable :std_logic :='0';
   signal resetcount, enablecount, t_mux_sel, tD, tF, tFn, tshift, t_load, t_sr_a
113
       , t_sr_q :std_logic :='0';
   signal cnt : std_logic_vector(2 downto 0):=(others=>'0');
114
115
116
   begin
117
118
   tshift <= t shift en or t fshift en;
119
   t_load <= t_Aenable or sub_enable;
120
   t_mux_sel <= mux_enable and (sub_enable or t_Aenable);
121
122
   t sr a <= tF when t shift en = '1' else
123
            '0' when (t_fshift_en='1' and tD='1') else
124
            uscita_a(7) when t_fshift_en ='1' else
125
            ′0′;
126
127
   tD \ll (tM(7) \text{ and } tQ(0));
128
129
   A1<= uscita_a;
130
   Q1 \le tQ;
131
132
133
   cu: PC port map(clock, start, reset, cnt, tQ(0), mux_enable, reg_enable,
134
```

```
t_shift_en, t_fshift_en, sub_enable, t_Aenable, enablecount, resetcount)
135
   adder1: addsub port map(uscita_a, uscita_mux, sub_enable, open, t_a_in, open);
136
137
   mux1: muxb port map ("00000000", tM, t mux sel, uscita mux);
138
139
   ff1 : FlipFlopD port map(tD, clock, tFn , reset, tF, tFn);
140
141
   regM: registro port map(clock, reset, reg_enable, Y, tM);
142
143
   regA: shiftregister port map(clock, reset, tshift, t_load,t_sr_a, t_a_in,
144
       t_sr_q, uscita_a);
145
   reqQ: shiftreqister port map(clock, reset, tshift, req_enable, t_sr_q, X,
146
       open, tQ);
147
   contatore: counter port map (clock, enablecount, resetcount, cnt);
148
149
   end Structural;
150
```

Codice Componente 10.1: Definizione del moltiplicatore di Robertson

10.2.2.2 PC

La parte di controllo implementa la macchina a stati di cui si è discusso in precedenza. Gli stati in tutto sono 6 : Idle, Add, Shift, Sub, Finale(ultimo shift) ed Output. Lo stato di Idle abilita i registri e resetta il contatore delle operazioni. Tutti gli altri componenti restano disabilitati fino a quando lo stato di start non è alto. Quando start è alto, se il primo bit di Q(0) è 1, si effettua una addizione; altrimenti si fa semplicemente lo shift. Nello stato di add si abilita il registro A (accumulatore) per memorizzare il risultato e si passa allo stato di shift per ottenere il nuovo Q(0). Lo stato di shift abilita i registri a scorrimento e il contatore aggiunge 1 al conteggio delle operazioni. Se il contatore è arrivato a 7 (maggiore di 110), lo stato successivo è substate che effettua la correzione e porta allo stato finale e di output, che mostra poi il risultato. Se invece il contatore non è ancora arrivato al limite massimo, si torna allo stato di add.

```
1
2
  library IEEE;
3
  use IEEE.STD_LOGIC_1164.ALL;
5
  -- Uncomment the following library declaration if using
6
  -- arithmetic functions with Signed or Unsigned values
7
   --use IEEE.NUMERIC_STD.ALL;
8
  -- Uncomment the following library declaration if instantiating
10
  -- any Xilinx primitives in this code.
11
```

```
--library UNISIM;
12
   --use UNISIM. VComponents.all;
13
14
   entity PC is
15
   port (
16
     clock : in STD LOGIC;
17
     start, reset : in STD_LOGIC;
18
     count: in STD_LOGIC_VECTOR(2 downto 0);
19
     Q0 : in STD_LOGIC;
20
     mux_en,reg_en,shift_en,fshift_en : out STD_LOGIC;
^{21}
     sub : out STD_LOGIC;
22
     A_en : out STD_LOGIC;
^{23}
     enablecount: out STD_LOGIC;
24
     resetcount: out STD_LOGIC
25
26
   );
   end PC;
27
28
   architecture Behavioral of PC is
29
30
31
   type STATE_type is (idle, add, shift, substate, finale, output);
32
   signal State: STATE_type := idle;
33
34
   begin
^{35}
36
   mux_en <= Q0;
37
38
39
40
   process (clock, start, reset, Q0, State, count)
41
   begin
42
43
   if rising_edge(clock) then
44
   case State is
45
46
   when idle =>
47
     resetcount <= '1';
48
     reg_en <= '1';
49
     shift en <= '0';
50
     fshift_en <= '0';
51
     A_en <= '0';
52
     sub <= '0';
53
     enablecount <='0';
54
55
     if (start = '1' and Q0 = '1') then
56
       State <= add;
57
     elsif (start = '1' and Q0 = '0') then
58
       State <= shift;</pre>
59
     else
60
```

```
State <= idle;
61
      end if;
62
63
    when add =>
64
      reg_en <= '0';
65
      shift en <= '0';
66
      fshift_en <= '0';
67
      A en <= '1';
68
      resetcount <= '0';
69
      sub <= '0';
70
      enablecount <='0';</pre>
71
72
      if reset = '1' then
73
         State <= idle;</pre>
74
75
         State <= shift;</pre>
76
      end if;
77
78
    when shift =>
79
      reg_en <= '0';
80
      shift en <= '1';
81
      fshift en <= '0';
82
      A_en <= '0';
83
      resetcount <= '0';
84
      sub <= '0';
85
      enablecount <= '1';</pre>
86
87
      if reset = '1' then
88
         State <=idle;</pre>
89
      elsif count = "110" then
90
         State <= substate;</pre>
91
      else
92
        State <= add;
93
      end if;
94
95
    when substate =>
96
      reg_en <= '0';
97
      shift_en <= '0';
98
      fshift_en <= '0';
99
      A_en <= '0';
100
      resetcount <= '0';
1\,0\,1
102
      sub <= '1';
103
      enablecount <= '0';</pre>
104
105
      if reset = '1' then
106
         State <=idle;</pre>
107
      else
108
         State <= finale;</pre>
109
```

```
end if;
110
111
112
    when finale =>
113
      shift_en <= '0';
114
      fshift en <= '1';
115
      reg_en <= '0';
116
      A en <= '0';
117
      resetcount <= '0';
118
      sub <= '0';
119
      enablecount <= '0';
120
1\,2\,1
      if reset = '1' then
122
         State <=idle;</pre>
123
124
         State <= output;</pre>
125
      end if;
126
127
128
    when output =>
129
      resetcount <= '0';
130
131
      shift en <= '0';
      fshift_en <= '0';
132
      reg_en <= '0';
133
      A_en <= '0';
134
      sub <= '0';
135
      enablecount <= '0';</pre>
136
137
      if (reset = '1' or start='0') then
138
         State <=idle;
139
      else
140
         State <= output;</pre>
141
      end if;
142
143
144
    end case;
145
146
147
    end if;
148
    end process;
149
150
151
    end Behavioral;
152
```

Codice Componente 10.2: Definizione della Parte di Controllo

10.2.2.3 Registro

```
1
   library IEEE;
2
   use IEEE.STD_LOGIC_1164. ALL;
   entity registro is
6
   Port (
7
     clock : in STD_LOGIC;
8
     reset : in STD_LOGIC;
9
     enable: in STD_LOGIC;
10
     datain : in STD_LOGIC_VECTOR (7 downto 0);
11
     dataout : out STD_LOGIC_VECTOR (7 downto 0)
1\,2
13
   end registro;
14
15
   architecture behavioral of registro is
16
17
   begin
18
19
   process (clock, reset, enable)
^{20}
21
   variable d: STD_LOGIC_VECTOR (7 downto 0):=(others => '0');
22
23
   begin
^{24}
^{25}
   if (reset = '1') then
26
     d := (others => '0');
^{27}
28
   elsif (enable ='1' and rising_edge(clock)) then
29
     d := datain;
30
31
   else
32
     d := d;
33
   end if;
35
   dataout <= d;
36
37
   end process;
38
39
   end behavioral;
40
```

Codice Componente 10.3: Definizione del registro


10.2.2.4 Mux Bus

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
5
   entity muxb is
6
     PORT (
7
          a0,b0: in std_logic_vector(7 downto 0);
         s0 : in std logic;
         y : out std_logic_vector(7 downto 0)
10
   );
11
   end muxb;
1\,2
13
14
   architecture dataflow of muxb is
15
16
   begin
17
18
   y \le a0 when (s0 = '0') else
19
      b0 when (s0 = '1') else
20
      "0000000";
21
22
   end dataflow;
```

Codice Componente 10.4: Definizione del mux bus

10.2.2.5 Adder - Subtractor



Il componente Adder-Subtractor, dati due operandi, ci permette di realizzare sia un' addizione che una sottrazione.

Quando il segnale subtract è '1' l'addizionatore prende in ingresso X e Y negato. Mettendo '1' in C0 al ripple carry adder (implementazione nei precedenti capitoli) si ottiene l'operazione X-Y.

```
library IEEE;
use IEEE.STD_LOGIC_1164. ALL;
```

```
entity addsub is
6
   Port (
7
       X,Y : in STD_LOGIC_VECTOR (7 downto 0);
       subtract : in STD_LOGIC;
       cout : out STD_LOGIC;
10
       s : out STD LOGIC VECTOR (7 downto 0);
11
       ov : out STD_LOGIC
12
       );
13
   end addsub;
14
15
   architecture Structural of addsub is
16
17
   component ripple_carry_adder_8b is
18
   Port (
19
20
       A,B: in std_logic_vector (7 downto 0);
21
       c0 : in std_logic;
22
       c8 : out std_logic;
^{23}
       S: out std_logic_vector (7 downto 0)
26
   );
   end component;
27
28
   signal btemp, stemp : STD_LOGIC_VECTOR (7 downto 0);
29
^{30}
   begin
^{31}
^{32}
33
   process (Y, subtract)
34
   begin
35
36
     for i in 0 to 7 loop
37
     btemp(i) <= Y(i) xor subtract;</pre>
38
     end loop;
40
   end process;
41
42
   adder: ripple_carry_adder_8b port map (X,btemp,subtract,cout,stemp);
43
44
   ov \leq '1' when (X(7)='0') and (X(7)='0') and (X(7)='1') or (X(7)='1') and
^{45}
       btemp(7)='1' and stemp(7)='0') else
          ′0′;
^{46}
   s <= stemp;
47
48
   end Structural;
49
```

Codice Componente 10.5: Definizione del Adder - Subtractor

10.3 Simulazione

Il testbench istanzia il componente moltiplicatore di Robertson e, dopo aver caricato i due operandi, l'operazione viene avviata mettendo ad 1 il segnale di start.

X	Y	Output atteso
00000011	00001000	000000000011000
11111110	00001000	111111111111110000
00001000	11111110	1111111111110000
11111100	11111101	0000000000001100
111111111	111111111	00000000000000001
10000000	10000000	01000000000000000

I dati sono stati raccolti sostituendo di volta in volta i valori di X ed Y.


```
1
  LIBRARY ieee;
2
  USE ieee.std_logic_1164.ALL;
3
  ENTITY robertest IS
  END robertest;
   ARCHITECTURE behavior OF robertest IS
8
9
       -- Component Declaration for the Unit Under Test (UUT)
10
11
       COMPONENT Robertson
12
       PORT (
13
            clock : IN
                         std_logic;
14
                     std_logic_vector(7 downto 0);
            X : IN
15
            Y: IN
                     std_logic_vector(7 downto 0);
16
            start : IN std_logic;
17
            reset : IN std_logic;
18
            A1 : OUT std_logic_vector(7 downto 0);
19
                       std_logic_vector(7 downto 0)
            Q1 : OUT
20
           );
21
       END COMPONENT;
22
23
24
      --Inputs
25
      signal clock : std_logic := '0';
26
      signal X : std_logic_vector(7 downto 0) := (others => '0');
^{27}
      signal Y : std_logic_vector(7 downto 0) := (others => '0');
28
      signal start : std_logic := '0';
29
      signal reset : std_logic := '0';
30
31
     --Outputs
32
      signal A1 : std_logic_vector(7 downto 0);
33
      signal Q1 : std_logic_vector(7 downto 0);
34
```

```
35
      -- Clock period definitions
36
      constant clock_period : time := 10 ns;
^{37}
38
   BEGIN
39
40
     -- Instantiate the Unit Under Test (UUT)
41
      uut: Robertson PORT MAP (
42
               clock => clock,
43
               X => X
44
               Y => Y
45
               start => start,
^{46}
47
               reset => reset,
               A1 \Rightarrow A1
48
               Q1 => Q1
49
            );
50
51
      -- Clock process definitions
52
      clock_process :process
53
      begin
54
       clock <= '0';
55
       wait for clock_period/2;
56
       clock <= '1';
57
       wait for clock_period/2;
58
      end process;
59
60
61
        -- Stimulus process
62
       stim_proc: process
63
       begin
64
65
66
       X <= "0000000";</pre>
67
       Y <= "00000000";
            wait for 100 ns;
69
70
71
       X <= "0000001";</pre>
72
       Y \le "00000001";
73
74
       wait for 10 ns;
75
        start <= '1';
76
       --wait for 100ns;
77
        --start <= '0';
78
79
          wait;
80
      end process;
81
82
   END;
83
```


Codice Componente 10.6: Definizione del testbench per Moltiplicatore di Robertson

Tutti i risultati dei test corrispondono a quelli attesi.


Test 1




${\rm Test}\ 2$




Test 3




Test 4



Test 5



Test 6



10.4 Sintesi su board FPGA

10.4.1 Sintesi Robertson

Al moltiplicatore di Robertson vengono aggiunti un componente display a 7 segmenti per mostrare operandi e risultato. É presente un process per regolare l'immissione degli input (switch e bottoni) e dare lo start al moltiplicatore per calcolare il risultato. Dopo la pressione del bottone result, al segnale value_to_display, direttamente collegato col display a 7 segmenti, vengono assegnati tramite l'operatore & i due segnali di uscita A e Q, che insieme rappresentano il risultato su 16 bit della moltiplicazione.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity RobertsonFPGA is
6
  Port (
7
       clock_50Mhz : in STD_LOGIC;
       X : in STD_LOGIC_VECTOR (7 downto 0);
9
       load1,load2,result,reset : in STD_LOGIC;
10
           Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
11
           LED_out : out STD_LOGIC_VECTOR (6 downto 0)
   );
13
14
  end RobertsonFPGA;
15
16
  architecture Behavioral of RobertsonFPGA is
17
18
  signal OP_1,OP_2 : boolean := false;
```

```
signal op1,op2: std_logic_vector (7 downto 0) := (others => '0') ;
20
21
   signal start: std_logic := '0';
^{22}
   constant zero: std_logic_vector (7 downto 0) := (others => '0') ;
23
   signal A1,Q1 : std_logic_vector (7 downto 0) := (others => '0') ;
24
25
   signal value_to_display : std_logic_vector (15 downto 0);
26
27
28
   component Robertson is
^{29}
     Port (
30
       clock : in STD_LOGIC;
^{31}
       X,Y: in STD_LOGIC_VECTOR (7 downto 0);
32
       start, reset : in STD_LOGIC;
33
       A1, Q1: out STD_LOGIC_VECTOR (7 downto 0)
34
35
     );
36
   end component;
^{37}
38
39
   component SEV SEG DISP is
40
       Port ( clock_50Mhz : in STD_LOGIC;
41
            X : in STD_LOGIC_VECTOR (15 downto 0);
42
               reset : in STD_LOGIC;
43
               Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
44
               LED_out : out STD_LOGIC_VECTOR (6 downto 0)
45
            );
^{46}
47
   end component;
48
49
50
   begin
51
52
   ROB: Robertson port map
54
       clock => clock_50Mhz,
55
       X => op1,
56
       Y => op2,
57
       start => start,
58
       reset => reset,
59
       A1 \Rightarrow A1
60
       Q1 \Rightarrow Q1
61
   );
62
63
64
65
   SSD : SEV_SEG_DISP port map(
66
       clock_50Mhz => clock_50Mhz,
67
       X => value_to_display,
68
```

```
reset => reset,
69
        Anode_Activate => Anode_Activate,
70
        LED_out => LED_out
71
72
   );
73
74
   p: process (clock_50Mhz, reset)
75
76
   begin
77
78
      if (reset= '1') then
79
        OP_1 <= false;
80
        OP_2 <= false;
81
        op1<= (others=>'0');
82
        op2<= (others=>'0');
83
        start <= '0';
84
      elsif (rising_edge(clock_50Mhz)) then
85
        if load1 = '1' then
86
             start <= '0';
87
             op1 <= X;
             OP 1 <= true;
89
             OP_2 <= false;
90
91
        elsif load2 = '1' then
92
             op2 <= X;
93
             OP_2 <= true;
94
        end if;
95
96
        if (OP_1 = true and OP_2 = true) then
97
           if result = '1' then
98
             start <= '1';
99
             value_to_display <= A1 & Q1;</pre>
100
           end if;
1\,0\,1
        else
102
103
           value_to_display <= zero & X;</pre>
        end if;
104
105
      end if;
106
107
108
109
    end process;
110
   end Behavioral;
111
```

Codice Componente 10.7: Sintesi Robertson

10.4.2 File UCF

```
NET "LED_out<6>" LOC = "L18"; # Bank = 1, Pin name = IO_L10P_1, Type = I/O,
2
      Sch name = CA
  NET "LED out<5>" LOC = "F18"; # Bank = 1, Pin name = IO L19P 1, Type = I/O,
      Sch name = CB
  NET "LED out<4>" LOC = "D17"; # Bank = 1, Pin name = IO L23P 1/HDC, Type =
      DUAL, Sch name = CC
  NET "LED_out<3>" LOC = "D16"; # Bank = 1, Pin name = IO_L23N_1/LDC0, Type =
5
      DUAL, Sch name = CD
  NET "LED_out<2>" LOC = "G14"; # Bank = 1, Pin name = IO_L20P_1, Type = I/O,
6
      Sch name = CE
  NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
      IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O,
8
      Sch name = CG
9
  NET "clock_50Mhz" LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
10
       = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
11
      = I/O, Sch name = ANO
  NET "Anode_Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO_L16N_1/A0,
12
      Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
13
      Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
14
      = I/O, Sch name = AN3
15
16
                    LOC = "G18";
  NET "X<0>"
                                    # Sch name = SW0
17
                    LOC = "H18";
  NET "X<1>"
                                    # Sch name = SW1
18
  NET "X<2>"
                    LOC = "K18";
                                    # Sch name = SW2
19
  NET "X<3>"
                    LOC = "K17";
                                  # Sch name = SW3
20
  NET "X<4>"
                  LOC = "L14";
21
                  LOC = "L13";
  NET "X<5>"
                  LOC = "N17";
  NET "X<6>"
23
  NET "X<7>"
                  LOC = "R17";
24
25
26
  NET "load1" LOC = "B18";
27
  NET "load2" LOC = "D18";
^{28}
  NET "result" LOC = "E18";
  NET "reset" LOC = "H13";
```

Codice Componente 10.8: Definizione del file UCF

Capitolo 11

Esercizio 11


11.1 Traccia

Sfruttando l'implementazione fornita dalla Digilent di un dispositivo UART (RS232RefComp.vhd), progettare ed implementare in VHDL i seguenti componenti:


- a) UART_TAPPO: il componente acquisisce una stringa di 8 bit (fornita attraverso gli switch della board di sviluppo) e la serializza tramite la sezione di trasmissione del dispositivo UART; l'output seriale della UART viene re-inviato in ingresso alla sezione di ricezione dello stesso dispositivo (configurazione a tappo), e il dato deserializzato viene visualizzato sui led della board di sviluppo.
- b) 2_UART: il componente acquisisce una stringa di 8 bit (fornita dall'utente tramite gli switch della board di sviluppo), la serializza tramite la sezione di trasmissione di un primo dispositivo UART, la deserializza tramite la sezione di ricezione di un secondo dispositivo UART collegato a valle del primo, e mostra le stringa led della board di sviluppo.
- c) UART_PC (facoltativo): il componente realizza la comunicazione fra la board di sviluppo e un terminale seriale in esecuzione su PC (es. Termite), previa connessione di PC e board tramite dispositivo fisico RS232 (uno degli endpoint di comunicazione è rappresentato dal PC). Il componente deve poter acquisire una stringa di 8 bit che rappresenta un carattere in codifica ASCII (fornita attraverso gli switch della board di sviluppo), ed inviarla tramite il dispositivo UART al terminale in esecuzione sul PC, in cui il carattere viene visualizzato. Allo stesso modo, il componente deve essere in grado di ricevere attraverso lo stesso dispositivo UART (oppure una seconda UART) un carattere trasmesso dal terminale e mostrarlo sui led.

11.2 UART RS232


L'UART RS232 è un dispositivo di comunicazione asincrona che permette di serializzare il dato in trasmissione, di parallelizzare il dato in ricezione, di gestire il protocollo asincrono verso l'interlocutore collegato e di controllare e segnalare errori.



Il dispositivo possiede due componenti principali : uno per ricevere informazioni seriali e uno per trasmetterle. Il ricevitore prende in ingresso sulla porta RXD un byte in forma seriale e lo converte in una informazione parallela, che viene posta in uscita sulla porta DBOUT. Il blocco trasmettitore prende in ingresso l'uscita di DBOUT e converte il byte in seriale, ritrasmettendolo in uscita su TXD.




Il comportamento della UART in ricezione e in tramsissione viene descritto tramite dei diagrammi a stati finiti. Il primo che viene mostrato è quello relativo alla ricezione.



Il ricevitore include un controllore seriale, due contatori usati per la sincronizzazione, uno shift register e un controllo dell'errore sui bit. Lo shift register è usato per memorizzare i dati provenienti dalla porta RXD. Quando un ciclo di lettura è chiuso, lo shift register è pronto per acquisire il byte ricevuto. Inoltre un controllore è necessario per sincronizzare la fase di acquisizione.

Il sistema rimane nello stato di idle fin quando RXD è 1. Quando RXD è 0, si passa allo stato di EightDelay, che viene usato per consentire ai dati di essere letti da RXD nel mezzo della trasmissione. Un contatore ctr conta fino a 8 per acquisire il byte in input. Quando il contatore arriva ad 8 si passa allo stato WaitFor0 e successivamente a WaitFor1. Entrambi questi stati controllano il bit più significativo di ctr. Essi inoltre consentono alla macchina di attendere per il periodo di tempo necessario a leggere il segnale proveniente da RXD nel mezzo della prossima trasmissione. Lo stato successivo, Get Data, usa lo shift register per memorizzare i dati provenienti da RXD e usa un contatore DataCtr per tenere traccia di quanti bit sono stati shiftati. Quando il contatore arriva a 10 (8 bit di dati, 1 bit di paritù e 1 bit di stop) si passa allo stato CheckStop, che abilita il controllo sull'errore, e una volta terminato torna allo stato di idle ponendo il sistema in attesa di nuovi dati.

Di seguito si mostra il diagramma a stati finiti per quando riguarda la trasmissione.




Il trasmettitore comprende un controllore per la trasmissione, due contatori per la sincronizzazione

e uno shift register di trasferimento. Esso accetta in ingresso i byte provenienti dalla porta DBIN e li trasmette come dati seriali sulla porta TXD. Similmente a come visto per la precedente macchina a stati, il trasmettitore rimane in uno stato di idle finchè WR è basso. Quando WR è alto, passa allo stato di Transfer che prepara lo shift register al trasferimento. Ponendo Load = 1, lo shift register è caricato con un bit di start, il byte in DBIN, un bit di parità e un bit di stop. I due segnali di reset vengono posti ad 1 per i due contatori di sincronizzazione.

Il prossimo stato è ShiftState, che pone il segnale di shift a 1 per effettuare l'operazione di shift a destra e tfIncr viene anch'esso posto ad 1 per incrementare il contatore dei dati. Quando questo contatore è pari a 9 se non tutti i dati sono stati trasferiti si va nello stato di Delay, da cui si ritorna quando il tDelayCtr è uguale al baudRate.

Una volta entrati nello stato di WaitWrite, la trasmissione è completata. Questo stato è necessario ad assicurarsi che il segnale WR sia stato mantenuto alto durante il processo di trasferimento.

11.2.1 Schematici



11.2.2 Codice

Viene mostrata l'implementazione fornita del RS232RefComp così come descritta.

11.2.2.1 RS232RefComp2

```
converts it into parallel data, while the transferring
12
             portion reads parallel data, and transmits it as serial
13
             data. There are three error signals provided with this
14
             UART. They are frame error, parity error, and overwrite
             error signals. This UART is configured to use an ODD
16
             parity bit at a baud rate of 9600.
17
18
19
   -- Revision History:
20
         07/15/04 (DanP) Created
21
         05/24/05 (DanP) Updated commenting style
22
         06/06/05 (DanP) Synchronized state machines to fix timing bug
23
24
25
  library IEEE;
26
  use IEEE.STD_LOGIC_1164.ALL;
27
  use IEEE.STD_LOGIC_ARITH.ALL;
28
  use IEEE.STD_LOGIC_UNSIGNED.ALL;
29
30
31
32
   --Title:
            UARTcomponent entity
33
34
   --Inputs: 7 : RXD
35
               CLK
36
               DBIN
37
               RDA
               RD
39
               WR
40
               RST
41
42
   --Outputs:
               7 : TXD
43
               DBOUT
44
               RDA
45
               TBE
46
               PΕ
47
               FE
48
               OE
49
50
                   This describes the UART component entity. The inputs are
   --Description:
51
             the Pegasus 50 MHz clock, a reset button, The RXD from
             the serial cable, an 8-bit data bus from the parallel
53
             port, and Read Data Available (RDA) and Transfer Buffer
54
             Empty(TBE) handshaking signals. The outputs are the TXD
55
             signal for the serial port, an 8-bit data bus for the
56
             parallel port, RDA and TBE handshaking signals, and three
57
             error signals for parity, frame, and overwrite errors.
58
59
```

```
entity UARTcomponent is
61
     Generic (
62
      --@48MHz
63
        BAUD_DIVIDE_G : integer := 26; --115200 baud
        BAUD_RATE_G : integer := 417
65
66
      --@26.6MHz
67
      BAUD_DIVIDE_G : integer := 14; --115200 baud
68
      BAUD_RATE_G : integer := 231
69
70
     );
    Port (
71
           : out std_logic := '1';
                                          -- Transmitted serial data
      TXD
72
         output
      RXD : in std_logic;
                                          -- Received serial data input
73
                   std_logic;
      CLK : in
                                          -- Clock signal
74
      75
         to be transmitted
      DBOUT : out std_logic_vector (7 downto 0); -- Recevived parallel
76
          data output
      RDA : inout std_logic;
                                           -- Read Data Available
77
            : out std_logic := '1';
                                              -- Transfer Buffer Emty
      TBE
78
      RD
           : in
                   std_logic;
                                           -- Read Strobe
79
           : in
                   std_logic;
                                           -- Write Strobe
      WR
80
           : out std_logic;
      PΕ
                                           -- Parity error
81
           : out std_logic;
                                           -- Frame error
      FE
82
           : out std_logic;
                                           -- Overwrite error
      ΟE
83
      RST : in std_logic := '0'); -- Reset signal
85
   end UARTcomponent;
86
87
   architecture Behavioral of UARTcomponent is
88
89
90
   -- Local Type and Signal Declarations
91
92
93
94
   --Title: Local Type Declarations
95
96
   --Description: There are two state machines used in this entity.
97
           rstate is used to synchronize the receiving portion of
            the UART, and the tstate is used to synchronize the
           sending portion of the UART.
100
101
102
    type rstate is (
103
      strIdle,
104
      strEightDelay,
105
      strGetData,
106
```

```
strWaitFor0,
107
       strWaitFor1,
108
       strCheckStop
109
     );
110
111
     type tstate is (
112
       sttIdle,
113
       sttTransfer,
114
       sttShift,
115
       sttDelay,
116
       sttWaitWrite
117
       );
118
119
120
121
   --Title: Local Signal Declarations
122
123
   --Description: The constants and signals used by this entity are
124
              described below:
125
126
              -baudRate : This is the Baud Rate constant used to
128
                       synchronize the Pegasus 50 MHz clock with a
                      baud rate of 9600. To get this number, divide
129
                       50MHz by 9600.
130
              -baudDivide :
                               This is the Baud Rate divider used to safely
131
                       read data transmitted at a baud rate of 9600.
132
                      It is simply the above described baudRate
                       constant divided by 16.
134
135
              -rdRea
                         : this is the receive holding register
136
                       : this is the receive shift register
              -rdSReg
137
                         : this is the transfer holding register
              -tfRea
138
              -tfSReg : this is the transfer shifting register
139
              -clkDiv : counter used to get rClk
140
                      : used for delay times
141
                       : used to delay in the transfer process
142
              -dataCtr : counts the number of read data bits
143
              -parError : parity error bit
144
              -frameError : frame error bit
145
              -CE
                      : clock enable bit for the writing latch
1\,4\,6
                        : reset for the ctr
              -ctRst
147
              -load
                       : load signal used to load the transfer shift
148
                      register
149
                       : shift signal used to unload the transfer
              -shift
150
                       shift register
151
                       : represents the parity in the transfer
152
              -par
                      holding register
153
              -tClkRST : reset for the tfCtr
154
                         : shift signal used to load the receive shift
              -rShift
155
```

```
register
156
             -dataRST : reset for the dataCtr
157
             -dataIncr : signal to increment the dataCtr
158
             -tfIncr : signal to increment the tfCtr
159
             -tDelayCtr : counter used to delay the transfer state
160
                     machine.
161
             -tDelayRst : reset signal for the tDelayCtr counter.
162
163
             The following signals are used by the two state machines
164
             for state control:
165
             -Receive State Machine : strCur, strNext
166
             -Transfer State Machine : sttCur, sttNext
167
168
169
170
    -- @26.7MHz
171
       constant baudRate: std_logic_vector(12 downto 0) := "1 0100 0101 1000";
172
   -- constant baudRate : std_logic_vector(12 downto 0) :=
173
      conv_std_logic_vector(1406,13); -- 19200
   -- constant baudRate : std_logic_vector(12 downto 0) :=
174
      conv std logic vector(703,13); -- 38400
   -- constant baudRate : std_logic_vector(12 downto 0) :=
175
      conv_std_logic_vector(469,13); -- 57600
   -- constant baudRate : std_logic_vector(12 downto 0) :=
176
      conv_std_logic_vector(417,13); --115200
177
   -- @26.7MHz
178
   -- constant baudDivide : std_logic_vector(8 downto 0)
179
      conv_std_logic_vector(1,9); -- Used for simulation
   -- constant baudDivide : std_logic_vector(8 downto 0)
180
      conv_std_logic_vector(88,9); -- Used for 19 200 baud
   -- constant baudDivide : std_logic_vector(8 downto 0) :=
181
      conv_std_logic_vector(44,9); -- Used for 38 400 baud
   -- constant baudDivide : std_logic_vector(8 downto 0) :=
182
      conv_std_logic_vector(29,9); -- Used for 57 600 baud
   -- constant baudDivide : std_logic_vector(8 downto 0)
183
      conv_std_logic_vector(26,9); -- Used for 115 200 baud
184
     constant baudRate : std_logic_vector(12 downto 0)
185
        conv_std_logic_vector(BAUD_RATE_G, 13); --115200
     constant baudDivide : std_logic_vector(8 downto 0) :=
186
        conv_std_logic_vector(BAUD_DIVIDE_G-1,9); -- Used for 115 200 baud
187
                         std_logic_vector(7 downto 0) := "00000000";
     signal rdReg
188
     signal rdSReg
                         std_logic_vector(9 downto 0) := "1111111111";
                   :
189
     signal tfReg
                         std_logic_vector(7 downto 0);
190
     signal tfSReg
                      : std_logic_vector(10 downto 0) := "11111111111";
191
     signal clkDiv : std_logic_vector(9 downto 0) := "00000000000";
192
                                                          := "0000";
     signal ctr
                         std_logic_vector(3 downto 0)
193
```

```
signal tfCtr
                  : std_logic_vector(3 downto 0)
                                                         := "0000";
194
                      : std_logic_vector(3 downto 0) := "0000";
     signal dataCtr
195
     signal parError : std_logic;
196
     signal frameError :
                           std logic;
197
     signal CE
                : std_logic;
198
     signal ctRst
                    : std logic
                                   := '0';
199
     signal load
                     :
                         std logic
                                     := '0';
200
     signal shift
                    : std_logic
                                     := '0';
201
     signal par
                    : std_logic;
202
      signal tClkRST : std_logic := '0';
203
     signal rShift : std_logic := '0';
204
     signal dataRST : std_logic := '0';
205
     signal dataIncr : std_logic := '0';
206
     signal tfIncr : std_logic := '0';
207
     signal tDelayCtr : std_logic_vector (12 downto 0);
208
     signal tDelayRst : std_logic := '0';
209
210
     signal strCur : rstate := strIdle;
211
     signal strNext
                      : rstate;
212
     signal sttCur
                      : tstate := sttIdle;
     signal sttNext
                     : tstate;
214
215
216
   -- Module Implementation
217
218
   begin
219
221
   --Title: Initial signal definitions
222
223
   --Description: The following lines of code define 4 internal and 1
224
             external signal. The most significant bit of the rdSReg
225
             signifies the frame error bit, so frameError is tied to
226
             that signal. The parError is high if there is a parity
227
             error, so it is set equal to the inverse of rdSReg(8)
             XOR-ed with the data bits. In this manner, it can
             determine if the parity bit found in rdSReg(8) matches
230
             the data bits. The parallel information output is equal
231
             to rdReg, so DBOUT is set equal to rdReg. Likewise, the
232
             input parallel information is equal to DBIN, so tfReg is
233
             set equal to DBIN. Because the tfSReg is used to shift
234
             out transmitted data, the TXD port is set equal to the
235
             first bit of tfsReg. Finally, the par signal represents
236
             the parity of the data, so par is set to the inverse of
237
             the data bits XOR-ed together. This UART can be changed
238
             to use EVEN parity if the "not" is omitted from the par
239
             definition.
240
241
242
```

```
frameError <= not rdSReg(9);</pre>
243
     parError <= not ( rdSReg(8) xor (((rdSReg(0) xor rdSReg(1)) xor</pre>
244
        (rdSReg(2) xor rdSReg(3))) xor ((rdSReg(4) xor rdSReg(5)) xor
^{245}
        (rdSReg(6) xor rdSReg(7))));
246
     DBOUT <= rdReg;
247
     tfReq <= DBIN;
248
     TXD <= tfsReq(0);
249
     par <= not ( ((tfReg(0) xor tfReg(1)) xor (tfReg(2) xor tfReg(3))) xor
250
        ((tfReg(4) xor tfReg(5)) xor (tfReg(6) xor tfReg(7))));
251
252
253
   --Title: Clock Divide counter
254
255
    --Description: This process defines clkDiv as a signal that increments
256
              with the clock up until it is either reset by ctRst, or
257
              equals baudDivide. This signal is used to define a
258
              counter called ctr that increments at the rate of the
259
              divided baud rate.
260
261
262
     process (CLK, clkDiv)
263
       begin
264
          if (CLK = '1' and CLK'event) then
265
            if (clkDiv = baudDivide or ctRst = '1') then
266
              clkDiv <= "000000000";
267
            else
268
              clkDiv <= clkDiv +1;
269
            end if;
270
          end if;
271
       end process;
272
273
274
   --Title: Transfer delay counter
275
276
   --Description: This process defines tDelayCtr as a counter that runs
              until it equals baudRate, or until it is reset by
278
              tDelayRst. This counter is used to measure delay times
279
              when sending data out on the TXD signal. When the
280
              counter is equal to baudRate, or is reset, it is set
281
              equal to 0.
282
283
284
     process (CLK, tDelayCtr)
285
       begin
286
          if (CLK = '1' and CLK'event) then
287
            if (tDelayCtr = baudRate or tDelayRst = '1') then
288
              tDelayCtr <= "0000000000000";
289
            else
290
              tDelayCtr <= tDelayCtr+1;
291
```

```
end if;
292
          end if;
293
        end process;
294
295
296
   --Title: ctr set up
297
298
   --Description: This process sets up ctr, which uses clkDiv to count
299
              increase at a rate needed to properly receive data in
300
              from RXD. If ctRst is strobed, the counter is reset.
301
              clkDiv is equal to baudDivide, then ctr is incremented
302
              once. This signal is used by the receiving state machine
303
              to measure delay times between RXD reads.
304
305
306
     process (CLK)
307
        begin
308
          if CLK = '1' and CLK'Event then
309
            if ctRst = '1' then
310
              ctr <= "0000";
311
            elsif clkDiv = baudDivide then
312
              ctr <= ctr + 1;
313
            else
314
              ctr <= ctr;
315
            end if;
^{316}
          end if;
317
        end process;
318
319
320
    --Title: transfer counter
321
322
   --Description: This process makes tfCtr increment whenever the tfIncr
323
              signal is strobed high. If the tClkRst signal is strobed
324
              high, the tfCtr is reset to "0000." This counter is used
325
              to keep track of how many data bits have been
              transmitted.
327
328
329
     process (CLK, tClkRST)
330
       begin
331
          if (CLK = '1' and CLK'event) then
332
            if tClkRST = '1' then
333
              tfCtr <= "0000";
334
            elsif tfIncr = '1' then
335
              tfCtr <= tfCtr +1;
336
            end if;
337
          end if;
338
        end process;
339
340
```

```
341
   --Title: Error and RDA flag controller
342
343
   --Description: This process controls the error flags FE, OE, and PE, as
344
              well as the Read Data Available (RDA) flag. When CE goes
              high, it means that data has been read into the rdSReq.
346
              This process then analyzes the read data for errors, sets
347
              rdReg equal to the eight data bits in rdSReg, and flags
348
              RDA to indicate that new data is present in rdReg.
349
              and PE are simply equal to the frameError and parError
350
              signals. OE is flagged high if RDA is already high when
351
                               This means that unread data was still in
              CE is strobed.
352
              the rdReq when it was written over with the new data.
353
354
355
     process (CLK, RST, RD, CE)
356
       begin
357
          if RD = '1' or RST = '1' then
358
            FE <= '0';
359
            OE <= '0';
360
            RDA <= '0';
361
            PE <= '0';
362
          elsif CLK = '1' and CLK'event then
363
            if CE = '1' then
364
              FE <= frameError;</pre>
365
              PE <= parError;
366
              rdReg(7 downto 0) <= rdSReg (7 downto 0);
367
              if RDA = '1' then
368
                OE <= '1';
369
              else
370
                OE <= '0';
371
                RDA <= '1';
372
              end if;
373
            end if;
374
          end if;
        end process;
376
377
378
   --Title: Receiving shift register
379
380
   --Description:
                    This process controls the receiving shift register
381
              (rdSReg). Whenever rShift is high, implying that data
              needs to be shifted in, rdSReq is shifts in RXD to the
383
              most significant bit, while shifting its existing data
384
              right.
385
386
387
     process (CLK, rShift)
388
       begin
389
```

```
if CLK = '1' and CLK'Event then
390
            if rShift = '1' then
391
               rdSReg <= (RXD & rdSReg(9 downto 1));
392
            end if;
393
          end if;
394
        end process;
395
396
397
    --Title: Incoming Data counter
398
399
    --Description: This process controls the dataCtr to keep track of
400
               shifted values into the rdSReg. The dataCtr signal is
401
               incremented once every time dataIncr is strobed high.
402
403
404
405
      process (CLK, dataRST)
406
        begin
407
          if (CLK = '1' and CLK'event) then
408
            if dataRST = '1' then
409
               dataCtr <= "0000";</pre>
410
            elsif dataIncr = '1' then
411
               dataCtr <= dataCtr +1;</pre>
412
            end if;
413
          end if;
414
        end process;
415
416
417
    --Title: Receiving State Machine controller
418
419
    --Description: This process takes care of the Receiving state machine
420
              movement. It causes the next state to be evaluated on
421
              each rising edge of CLK. If the RST signal is strobed,
422
              the state is changed to the default starting state,
423
               which is strIdle
424
425
426
     process (CLK, RST)
427
        begin
428
          if CLK = '1' and CLK'Event then
429
            if RST = '1' then -- najj
430
               strCur <= strIdle;</pre>
4\,3\,1
            else
432
               strCur <= strNext;</pre>
433
            end if:
434
          end if;
435
        end process;
436
437
438
```

```
--Title: Receiving State Machine
439
440
   --Description: This process contains all of the next state logic for the
441
              Receiving state machine.
442
443
444
     process (strCur, ctr, RXD, dataCtr)
445
       begin
446
          case strCur is
447
448
449
   --Title: strIdle state
450
451
    --Description: This state is the idle and startup default stage for the
452
              Receiving state machine. The machine stays in this state
453
              until the RXD signal goes low. When this occurs, the
454
              ctRst signal is strobed to reset ctr for the next state,
455
              which is strEightDelay.
456
457
458
            when strIdle =>
459
              dataIncr <= '0';</pre>
460
              rShift <= '0';
461
              dataRst <= '1';
462
              CE <= '0';
463
              ctRst <= '1';
464
465
              if RXD = '0' then
466
                strNext <= strEightDelay;</pre>
467
468
                strNext <= strIdle;</pre>
469
              end if:
470
471
472
   --Title: strEightDelay state
473
474
                    This state simply delays the state machine for eight clock
   --Description:
475
              cycles. This is needed so that the incoming RXD data
476
              signal is read in the middle of each data emission. This
477
              ensures an accurate RXD signal reading. ctr counts from
478
              0 to 8 to keep track of rClk cycles. When it equals 8
479
              (1000) the next state, strWaitFor0, is loaded. During
480
              this state, the dataRst signal is strobed high to reset
481
              the shift-in data counter (dataCtr).
482
483
484
            when strEightDelay =>
485
              dataIncr <= '0';</pre>
486
              rShift <= '0';
487
```

```
dataRst <= '1';</pre>
488
              CE <= '0';
489
              ctRst <= '0';
490
491
              if ctr(3 downto 0) = "1000" then
492
                strNext <= strWaitFor0;</pre>
493
              else
494
                strNext <= strEightDelay;</pre>
495
              end if;
496
497
498
    --Title: strGetData state
499
500
    --Description: In this state, the dataIncr and rShift signals are
501
              strobed high for one clock cycle. By doing this, the
502
              rdSReg shift register shifts in RXD once, while the
503
              dataCtr is incremented by one. This state simply
504
              captures the incoming data on RXD into the rdSReg shift
505
              register. The next state loaded is strWaitFor0, which
              starts the two delay states needed between data shifts.
507
508
509
            when strGetData =>
510
              CE <= '0';
511
              dataRst <= '0';</pre>
512
              ctRst <= '0';
513
              dataIncr <= '1';
514
              rShift <= '1';
515
516
              strNext <= strWaitFor0;
517
518
519
   --Title: strWaitFor0 state
520
521
   --Description: This state is a delay state, which delays the receive
522
              state machine if not all of the incoming serial data has
523
              not been shifted in yet. If dataCtr does not equal 10
524
              (1010), the state is stayed in until the fourth bit of
525
              ctr is equal to 1. When this happens, half of the delay
526
              has been achieved, and the second delay state is loaded,
527
              which is strWaitForl. If dataCtr does equal 10 (1010),
528
              all of the needed data has been acquired, so the
              strCheckStop state is loaded to check for errors and
530
              reset the receive state machine.
531
532
533
            when strWaitFor0 =>
534
              CE <= '0';
535
              dataRst <= '0';
536
```

```
ctRst <= '0';
537
               dataIncr <= '0';</pre>
538
               rShift <= '0';
539
540
               if dataCtr = "1010" then
541
                 strNext <= strCheckStop;
542
               elsif ctr(3) = '0' then
543
                 strNext <= strWaitFor1;</pre>
544
               else
545
                 strNext <= strWaitFor0;</pre>
546
               end if;
547
548
549
    --Title: strEightDelay state
550
551
    --Description: This state is much like strWaitFor0, except it waits for
552
              the fourth bit of ctr to equal 1. Once this occurs, the
553
               strGetData state is loaded in order to shift in the next
554
              data bit from RXD. Because strWaitFor0 is the only state
              that calls this state, no other signals need to be
556
               checked.
557
558
559
            when strWaitFor1 =>
560
               CE <= '0';
561
               dataRst <= '0';
562
               ctRst <= '0';
563
               dataIncr <= '0';
564
               rShift <= '0';
565
566
               if ctr(3) = '0' then
567
                 strNext <= strWaitFor1;</pre>
568
               else
569
                 strNext <= strGetData;</pre>
570
               end if;
571
572
573
    --Title: strCheckStop state
574
575
    --Description: This state allows the newly acquired data to be checked
576
              for errors. The CE flag is strobed to start the
577
               previously defined error checking process. This state is
578
               passed straight through to the strIdle state.
579
580
581
            when strCheckStop =>
582
               dataIncr <= '0';</pre>
583
               rShift <= '0';
584
               dataRst <= '0';
585
```

```
ctRst <= '0';
586
              CE <= '1';
587
              strNext <= strIdle;</pre>
588
          end case;
589
        end process;
590
591
592
   --Title: Transfer shift register controller
593
594
   --Description: This process uses the load, shift, and clk signals to
595
              control the transfer shift register (tfSReg). Once load
596
              is equal to '1', the tfSReg gets a '1', the parity bit,
597
              the data bits found in tfReq, and a '0'. Under this
598
              format, the shift register can be used to shift out the
599
              appropriate signal to serially transfer the data. The
600
              data is shifted out of the tfSReg whenever shift = '1'.
601
602
603
     process (load, shift, CLK, tfSReg)
604
       begin
605
          if CLK = '1' and CLK'Event then
606
            if load = '1' then
607
              tfSReg (10 downto 0) <= ('1' & par & tfReg(7 downto 0) &'0');
608
            elsif shift = '1' then
609
              tfSReg (10 downto 0) <= ('1' & tfSReg(10 downto 1));
610
            end if;
611
          end if;
612
613
        end process;
614
615
   --Title: Transfer State Machine controller
616
617
   --Description: This process takes care of the Transfer state machine
618
              movement. It causes the next state to be evaluated on
619
              each rising edge of CLK. If the RST signal is strobed,
              the state is changed to the default starting state, which
621
              is sttIdle.
622
623
624
     process (CLK, RST)
625
626
       begin
          if (CLK = '1' and CLK'Event) then
627
            if RST = '1' then
628
              sttCur <= sttIdle;</pre>
629
            else
630
              sttCur <= sttNext;</pre>
631
            end if;
632
          end if;
633
        end process;
634
```

```
635
636
   --Title: Transfer State Machine
637
638
   --Description: This process controls the next state logic in the
639
              transfer state machine. The transfer state machine
640
              controls the shift and load signals that are used to load
641
              and transmit the parallel data in a serial form. It also
642
              controls the Transmit Buffer Empty (TBE) signal that
643
              indicates if the transmit buffer (tfSReq) is in use or
644
              not.
645
646
647
     process (sttCur, tfCtr, WR, tDelayCtr)
648
       begin
649
          case sttCur is
650
651
652
   --Title: sttIdle state
653
654
    --Description: This state is the idle and startup default stage for the
655
              transfer state machine. The state is stayed in until
656
              the WR signal goes high. Once it goes high, the
657
              sttTransfer state is loaded. The load and shift signals
658
              are held low in the sttIdle state, while the TBE signal
659
              is held high to indicate that the transmit buffer is not
660
              currently in use. Once the idle state is left, the TBE
661
              signal is held low to indicate that the transfer state
662
              machine is using the transmit buffer.
663
664
665
            when sttIdle =>
666
              TBE <= '1';
667
              tClkRST <= '0';
668
              tfIncr <= '0';
669
              shift <= '0';
670
              load <= '0';
671
              tDelayRst <= '1';
672
673
              if WR = '0' then
674
                sttNext <= sttIdle;</pre>
675
              else
676
                sttNext <= sttTransfer;</pre>
677
678
679
680
   --Title: sttTransfer state
681
682
   --Description: This state sets the load, tClkRST, and tDelayRst signals
```

```
high, while setting the TBE signal low. The load signal
684
              is set high to load the transfer shift register with the
685
              appropriate data, while the tClkRST and tDelayRst signals
686
              are strobed to reset the tfCtr and tDelayCtr. The next
687
              state loaded is the sttDelay state.
688
689
690
            when sttTransfer =>
691
              TBE <= '0';
692
              shift <= '0';
693
              load <= '1';
694
              tClkRST <= '1';
695
              tfIncr <= '0';
696
              tDelayRst <= '1';
697
698
              sttNext <= sttDelay;</pre>
699
700
701
   --Title: sttShift state
702
703
   --Description: This state strobes the shift and tfIncr signals high, and
704
              checks the tfCtr to see if enough data has been
705
              transmitted. By strobing the shift and tfIncr signals
706
              high, the tfSReg is shifted, and the tfCtr is incremented
707
              once. If tfCtr does not equal 9 (1001), then not all of
708
              the bits have been transmitted, so the next state loaded
709
              is the sttDelay state. If tfCtr does equal 9, the final
710
              state, sttWaitWrite, is loaded.
711
712
713
            when sttShift =>
714
              TBE <= '0';
715
              shift <= '1';
716
              load <= '0';
717
              tfIncr <= '1';
718
              tClkRST <= '0';
719
              tDelayRst <= '0';
720
721
              if tfCtr = "1010" then
722
                sttNext <= sttWaitWrite;</pre>
723
724
              else
                sttNext <= sttDelay;</pre>
725
              end if;
726
727
728
   --Title: sttDelay state
729
730
   --Description: This state is responsible for delaying the transfer state
731
              machine between transmissions. All signals are held low
732
```


```
while the tDelayCtr is tested. Once tDelayCtr is equal
733
               to baudRate, the sttShift state is loaded.
734
735
736
            when sttDelay =>
737
               TBE <= '0';
738
               shift <= '0';
739
               load <= '0';
740
               tClkRst <= '0';
741
               tfIncr <= '0';
742
               tDelayRst <= '0';
743
7\,4\,4
               if tDelayCtr = baudRate then
745
                 sttNext <= sttShift;</pre>
746
747
                 sttNext <= sttDelay;</pre>
748
               end if;
749
750
751
   --Title: sttWaitWrite state
752
753
    --Description: This state checks to make sure that the initial WR signal
754
               that triggered the transfer state machine has been
755
               brought back low. Without this state, a write signal
756
               that is held high for a long time will result in multiple
757
               transmissions. Once the WR signal is low, the sttIdle
               state is loaded to reset the transfer state machine.
759
760
761
            when sttWaitWrite =>
762
               TBE <= '0';
763
               shift <= '0';
764
               load <= '0';
765
               tClkRst <= '0';
766
               tfIncr <= '0';
767
               tDelayRst <= '0';
768
769
               if WR = '1' then
770
                 sttNext <= sttWaitWrite;</pre>
771
772
                 sttNext <= sttIdle;</pre>
773
               end if;
7\,7\,4
          end case;
775
        end process;
776
   end Behavioral;
777
```


Codice Componente 11.1: RS232RefComp2.vhd

11.3 Soluzione a) Uart Tappo

In ingresso al sistema abbiamo il clock, il byte che deve essere acquisito attraverso gli switch e il reset; l'uscita coincide invece con l'uscita in parallelo del componente UART.

11.3.1 Schematici





11.3.2 Codice

L'uscita TXD del componente UART viene collegata direttamente all'ingresso RXD in retroazione, in questo modo dati ricevuti saranno pari a quelli trasmessi. Il byte acquisito in parallelo attraverso gli switch viene posto in ingresso a DBIN, l'uscita in parallelo DBOUT è collegata all'uscita dataout del sistema e viene visualizzata attraverso l'accensione dei led della scheda.

11.3.2.1 UART Tappo

```
library IEEE;
```

```
use IEEE.STD_LOGIC_1164.ALL;
4
  entity UART1 is
   Port (
         clock_50MHz : in STD_LOGIC;
         datain: in STD LOGIC VECTOR (7 downto 0);
         reset : in std logic;
9
         dataout : out STD_LOGIC_VECTOR (7 downto 0):= (others=>'0')
10
1\,1
12
  );
13
  end UART1;
14
15
  architecture Behavioral of UART1 is
16
17
  Component UARTcomponent is
18
19
    Port (
20
                                                  -- Transmitted serial data
                     std_logic
                                := '1';
      TXD
             : out
21
          output
             : in
                     std logic;
                                               -- Received serial data input
      RXD
22
      CLK
             : in
                     std logic;
                                               -- Clock signal
23
      DBIN : in
                     24
          to be transmitted
                       std_logic_vector (7 downto 0);     -- Recevived parallel
      DBOUT
             : out
^{25}
          data output
                                               -- Read Data Available
             : inout std_logic;
      RDA
                                  := '1';
                     std_logic
                                                 -- Transfer Buffer Emty
             : out
^{27}
      TBE
             : in
                     std_logic;
                                               -- Read Strobe
      RD
28
                     std_logic;
                                               -- Write Strobe
      WR
             : in
29
             : out std_logic;
                                               -- Parity error
      PΕ
30
      FΕ
             : out
                     std_logic;
                                               -- Frame error
31
      ΟE
             : out
                     std_logic;
                                                - Overwrite error
^{32}
                     std_logic := '0'
      RST
             : in
33
      );
34
  end Component;
35
36
  signal din, dout, rd, td :std_logic:= '0';
37
38
  signal t1,t_rda,t_tbe,t_pe,t_fe,t_oe: std_logic:= '0';
39
40
  begin
41
42
43
  U1: UARTcomponent PORT MAP (
44
    TXD => t1,
45
    RXD \Rightarrow t1,
46
    CLK => clock_50MHz,
47
    DBIN => datain,
48
```

```
DBOUT => dataout,
49
50
      RDA => t_rda,
      TBE => t_tbe,
51
      RD \Rightarrow '0',
52
      WR => '1',
53
      PE \Rightarrow t pe
54
      FE => t_fe,
55
      OE => t_oe
56
      RST =>reset
57
   );
58
60
   end Behavioral;
61
```

Codice Componente 11.2: Definizione del componente UART Tappo

11.4 Sintesi su board FPGA

I segnali in ingresso e in uscita sono mappati sulla board Nexys2 tramite switch e led. La UART si comporta da tappo e il segnale inserito tramite switch viene visualizzato correttamente sui led.

```
2
  ##Leds
3
  NET "dataout<0>" LOC = "J14"; # Bank = 1, Pin name = IO_L14N_1/A3/RHCLK7,
5
      Type = RHCLK/DUAL, Sch name = JD10/LD0
  NET "dataout<1>" LOC = "J15"; # Bank = 1, Pin name = IO_L14P_1/A4/RHCLK6,
6
      Type = RHCLK/DUAL, Sch name = JD9/LD1
  NET "dataout<2>"
                    LOC = "K15"; \# Bank = 1, Pin name = IO_L12P_1/A8/RHCLK2,
      Type = RHCLK/DUAL, Sch name = JD8/LD2
  NET "dataout<3>" LOC = "K14"; # Bank = 1, Pin name = IO_L12N_1/A7/RHCLK3/
      TRDY1, Type = RHCLK/DUAL, Sch name = JD7/LD3
  NET "dataout<4>" LOC = "E16"; # Bank = 1, Pin name = N.C., Type = N.C., Sch
      name = LD4? other than s3e500
  NET "dataout<5>" LOC = "P16"; # Bank = 1, Pin name = N.C., Type = N.C., Sch
1.0
      name = LD5? other than s3e500
  NET "dataout<6>" LOC = "E4"; # Bank = 3, Pin name = N.C., Type = N.C., Sch
11
      name = LD6? other than s3e500
  NET "dataout<7>" LOC = "P4"; # Bank = 3, Pin name = N.C., Type = N.C., Sch
12
      name = LD7? other than s3e500
13
                      LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
  NET "clock_50MHz"
14
      = GCLK, Sch name = GCLK0
15
  ##Switch
  NET "datain<0>"
                         LOC = "G18";
                                        # Sch name = SW0
```


```
NET "datain<1>"
                          LOC = "H18";
                                           \# Sch name = SW1
19
  NET "datain<2>"
                          LOC = "K18";
                                           # Sch name = SW2
20
  NET "datain<3>"
                          LOC = "K17";
                                           # Sch name = SW3
^{21}
  NET "datain<4>"
                          LOC = "L14";
                                           # Sch name = SW4
22
  NET "datain<5>"
                          LOC = "L13";
                                           # Sch name = SW5
23
  NET "datain<6>"
                          LOC = "N17";
                                           # Sch name = SW6
  NET "datain<7>"
                          LOC = "R17";
                                           # Sch name = SW7
25
26
   ## Buttons
27
28
  NET "reset" LOC = "B18"; # Bank = 1, Pin name = IP, Type = INPUT, Sch name =
29
       BTN0
```

Codice Componente 11.3: Definizione del file UCF

11.5 Soluzione b) 2 UART

La stringa datain di 8 bit viene serializzata tramite il primo dispositivo UART: il segnale viene posto in ingresso a DBIN, viene serializzato dal blocco trasmettitore della prima UART e l'uscita TXD viene posta in ingresso al blocco ricevitore della seconda UART. Il segnale parallelizzato DBOUT ottenuto dalla seconda UART viene collegato all'uscita dataout.

11.5.1 Schematici



11.5.2 Codice

L'entità UART2 contiene due componenti UART dello stesso tipo, RS232. Per consentire il trasferimento dei dati, nel blocco trasmetttore della prima UART vengono posti in ingresso WR e RD entrambi pari ad '1', mentre nella seconda UART (in ricezione) entrambi pari a 0.

11.5.2.1 2UART

```
2
  entity UART2 is
3
   Port (
4
         reset : in STD_LOGIC;
         clock_50MHz : in STD_LOGIC;
         datain : in STD_LOGIC_VECTOR (7 downto 0);
         dataout : out STD_LOGIC_VECTOR (7 downto 0)
         );
9
10
   end UART2;
1.1
12
   architecture Behavioral of UART2 is
13
14
   Component UARTcomponent is
16
17
     Port (
18
                                                    -- Transmitted serial data
                      std_logic
       TXD
             : out
19
          output
       RXD
                      std_logic;
                                                 -- Received serial data input
             : in
20
       CLK
              : in
                      std_logic;
                                                -- Clock signal
21
                      std_logic_vector (7 downto 0);
                                                           -- Input parallel data
       DBIN
            : in
22
          to be transmitted
               : out
                       std_logic_vector (7 downto 0);
                                                             -- Recevived parallel
23
          data output
             : inout std_logic;
                                                 -- Read Data Available
       RDA
24
                      std_logic
       TBE
             : out
                                   := '1';
                                                    -- Transfer Buffer Emty
25
             : in
                      std_logic;
                                                  - Read Strobe
       RD
26
             : in
                      std_logic;
                                                 -- Write Strobe
       WR
27
                      std_logic;
                                                 -- Parity error
28
       PΕ
             : out
                                                  - Frame error
                      std logic;
       FE
             : out
29
       ΟE
             : out
                      std_logic;
                                                  - Overwrite error
30
                      std_logic :=
       RST
             : in
31
       );
^{32}
   end Component;
33
34
   signal t_DBout, t_DBin : std_logic_vector(7 downto 0);
35
   signal t,t_rda1,t_tbe1,t_rda2,t_tbe2,t_pe1,t_fe1,t_oe1,t_pe2,t_fe2,t_oe2,
36
      t_WR2,t_RD2,t_txd2: std_logic:= '0';
37
```

```
38
   begin
39
40
41
   Tx: UARTcomponent PORT MAP (
42
      TXD => t,
43
      RXD => '1',
44
      CLK => clock_50MHz,
45
      DBIN => datain,
^{46}
      DBOUT => t_DBout,
47
      RDA => t_rda1,
48
      TBE => t_tbe1,
^{49}
      RD \Rightarrow '1',
50
      WR => '1',
51
      PE \Rightarrow t_pe1
52
      FE \Rightarrow t_fe1,
53
      OE => t_oe1,
54
      RST => reset
   );
^{56}
57
   Rx: UARTcomponent PORT MAP (
58
      TXD => t_txd2,
59
      RXD => t,
60
      CLK => clock_50MHz,
61
      DBIN => t_DBin,
62
      DBOUT => dataout,
      RDA => t_rda2,
64
      TBE => t_tbe2,
65
      RD \Rightarrow '0',
66
      WR => '0'
67
      PE \Rightarrow t_pe2
68
      FE \Rightarrow t fe2,
69
      OE => t_oe2,
70
      RST => reset
71
   );
72
73
74
   end Behavioral;
75
```

Codice Componente 11.4: Definizione del componente 2 UART

11.6 Sintesi su board FPGA

Per sintetizzare le UART su dispositivo NEXYS2 è sufficiente mappare i segnali su led e switch. Il segnale di ingresso DBIN viene inserito tramite gli switch ed è possibile visualizzare l'uscita corretta tramite i led (su cui sono mappati i bit del segnale dataout). Il segnale di reset viene invece collegato ad uno dei 4 bottoni disponibili.


```
##Leds
2
  NET "dataout<0>" LOC = "J14"; # Bank = 1, Pin name = IO L14N 1/A3/RHCLK7,
      Type = RHCLK/DUAL, Sch name = JD10/LD0
  NET "dataout<1>" LOC = "J15"; # Bank = 1, Pin name = IO L14P 1/A4/RHCLK6,
      Type = RHCLK/DUAL, Sch name = JD9/LD1
  NET "dataout<2>"
                    LOC = "K15"; # Bank = 1, Pin name = IO_L12P_1/A8/RHCLK2,
6
      Type = RHCLK/DUAL, Sch name = JD8/LD2
  NET "dataout<3>" LOC = "K14"; # Bank = 1, Pin name = IO_L12N_1/A7/RHCLK3/
      TRDY1, Type = RHCLK/DUAL, Sch name = JD7/LD3
  NET "dataout<4>" LOC = "E16"; # Bank = 1, Pin name = N.C., Type = N.C., Sch
      name = LD4? other than s3e500
  NET "dataout<5>" LOC = "P16"; # Bank = 1, Pin name = N.C., Type = N.C., Sch
9
      name = LD5? other than s3e500
  NET "dataout<6>" LOC = "E4";
                                  # Bank = 3, Pin name = N.C., Type = N.C., Sch
10
      name = LD6? other than s3e500
  NET "dataout<7>" LOC = "P4";
                                  # Bank = 3, Pin name = N.C., Type = N.C., Sch
11
      name = LD7? other than s3e500
12
  NET "clock 50MHz"
                       LOC = "B8"; # Bank = 0, Pin name = IP L13P 0/GCLK8, Type
13
       = GCLK, Sch name = GCLK0
14
15
  ##Switch
16
  NET "datain<0>"
                         LOC = "G18";
                                         # Sch name = SWO
17
  NET "datain<1>"
                         LOC = "H18";
                                         # Sch name = SW1
18
  NET "datain<2>"
                         LOC = "K18";
19
                                         # Sch name = SW2
                         LOC = "K17";
  NET "datain<3>"
                                         # Sch name = SW3
20
                         LOC = "L14";
  NET "datain<4>"
                                         # Sch name = SW4
21
  NET "datain<5>"
                         LOC = "L13";
                                         # Sch name = SW5
22
  NET "datain<6>"
                         LOC = "N17";
                                         # Sch name = SW6
23
  NET "datain<7>"
                         LOC = "R17";
                                         # Sch name = SW7
24
25
26
  NET "reset" LOC = "B18"; # Bank = 1, Pin name = IP, Type = INPUT, Sch name =
27
       BTN0
```

Codice Componente 11.5: Definizione del file UCF

11.7 Soluzione c) UART_PC (facoltativo)


La comunicazione tra PC e UART presente sullo schedino è stata gestita collegando un cavo seriale USB a RS232 alla scheda Nexys2. Il programma utilizzato per osservare i valori codificati in ASCII (e inseriti tramite switch) è Termite, un tool provvisto di terminale in grado di mostrare valori in ingresso e uscita. In configurazione porta si pone la porta COM8 (a cui è stato collegato fisicamente il cavo) e il baud rate a 115200, lo stesso definito per la scheda Nexys2. In questo caso

abbiamo 8 bit di dati da trasferire e 1 bit di stop, parità dispari.




Come esempio si mostrano alcuni dati casuali immessi tramite Nexys2, 11110101 e 111111100 che vengono ricevuti e convertiti in ASCII.


CASO 11110101




CASO 111111100



11.7.1 Schematici





11.7.2 Codice

La soluzione viene implementata usando una logica di tipo strutturale. Il componente U_Tx trasmette il dato al pc e viene letto da Termite. Il componente U_Rx riceve i dati sulla scheda che vengono visualizzati tramite i led.

11.7.2.1 UART_PC

```
1
   library IEEE;
2
   use IEEE.STD_LOGIC_1164.ALL;
   entity UART3 is
5
   port (
6
       clock_50MHz: in std_logic;
7
       reset: in std_logic;
8
       TxD: out std_logic;
9
       RxD: in std_logic;
10
       datain: in std_logic_vector(7 downto 0);
1\,1
       dataout: out std_logic_vector(7 downto 0)
12
13
   );
14
   end UART3;
15
16
   architecture Behavioral of UART3 is
17
18
   Component UARTcomponent is
19
   port (
20
^{21}
```

```
TXD
             : out
                     std_logic
                                 := '1';
                                                  -- Transmitted serial data
22
          output
             : in
                     std_logic;
                                             -- Received serial data input
      RXD
^{23}
             : in
      CLK
                     std logic;
                                             -- Clock signal
24
      DBIN : in
                     25
          to be transmitted
      DBOUT
              : out
                       26
          data output
      RDA
             : inout std_logic;
                                              -- Read Data Available
27
             : out
                     std_logic
                                 := '1';
                                                  -- Transfer Buffer Emty
      TBE
28
             : in
                     std_logic;
                                              -- Read Strobe
      RD
29
                     std_logic;
                                              -- Write Strobe
      WR
             : in
30
            : out std_logic;
                                             -- Parity error
31
      PE
                   std_logic;
      FE
             : out
                                              -- Frame error
32
      ΟE
            : out std_logic;
                                              -- Overwrite error
33
      RST
             : in
                   std_logic := '0'
34
35
36
  );
  end Component;
37
38
  signal t DBout, t DBin : std logic vector(7 downto 0);
39
  signal t,t_rda1,t_tbe1,t_rda2,t_tbe2,t_pe1,t_fe1,t_oe1,t_pe2,t_fe2,t_oe2,
40
      t_WR2,t_RD2,t_txd2: std_logic:= '0';
41
^{42}
  begin
43
44
45
  U_Tx: UARTcomponent PORT MAP (
46
    TXD => TxD,
47
    RXD => '1',
48
    CLK => clock 50MHz,
49
    DBIN => datain,
50
    DBOUT => t DBout,
51
    RDA => t_rda1,
52
    TBE => t_tbe1,
53
    RD \Rightarrow '1',
54
    WR => '1',
55
    PE \Rightarrow t_pe1,
56
    FE \Rightarrow t_fe1,
57
    OE => t_oe1,
58
    RST => reset
59
  );
60
61
62
  U_Rx: UARTcomponent PORT MAP (
63
    TXD => t txd2,
64
    RXD => RxD,
65
    CLK => clock 50MHz,
66
```

```
DBIN => t_DBin,
67
      DBOUT => dataout,
68
      RDA => t_rda2,
69
      TBE => t tbe2,
70
      RD => '0'
71
      WR => '0'
72
      PE \Rightarrow t_pe2
73
      FE \Rightarrow t_fe2
74
      OE \Rightarrow t_oe2,
75
      RST => reset
76
   );
77
78
79
   end Behavioral;
80
```

Codice Componente 11.6: Definizione del componente $UART_PC$

11.7.2.2 File UCF

```
1
2
  ##Leds
3
  NET "dataout<0>" LOC = "J14"; # Bank = 1, Pin name = IO_L14N_1/A3/RHCLK7,
      Type = RHCLK/DUAL, Sch name = JD10/LD0
  NET "dataout<1>" LOC = "J15"; # Bank = 1, Pin name = IO_L14P_1/A4/RHCLK6,
      Type = RHCLK/DUAL, Sch name = JD9/LD1
  NET "dataout<2>" LOC = "K15"; # Bank = 1, Pin name = IO_L12P_1/A8/RHCLK2,
7
      Type = RHCLK/DUAL, Sch name = JD8/LD2
  NET "dataout<3>" LOC = "K14"; # Bank = 1, Pin name = IO_L12N_1/A7/RHCLK3/
      TRDY1, Type = RHCLK/DUAL, Sch name = JD7/LD3
  NET "dataout<4>" LOC = "E16"; # Bank = 1, Pin name = N.C., Type = N.C., Sch
9
     name = LD4? other than s3e500
  NET "dataout<5>" LOC = "P16"; # Bank = 1, Pin name = N.C., Type = N.C., Sch
     name = LD5? other than s3e500
  NET "dataout<6>" LOC = "E4"; # Bank = 3, Pin name = N.C., Type = N.C., Sch
11
     name = LD6? other than s3e500
  NET "dataout<7>" LOC = "P4"; # Bank = 3, Pin name = N.C., Type = N.C., Sch
12
      name = LD7? other than s3e500
13
  NET "clock 50MHz"
                      LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
14
       = GCLK, Sch name = GCLK0
15
16
  ##Switch
17
  NET "datain<0>"
                        LOC = "G18"; # Sch name = SW0
18
  NET "datain<1>"
                        LOC = "H18"; # Sch name = SW1
19
  NET "datain<2>"
                        LOC = "K18"; # Sch name = SW2
```

```
NET "datain<3>"
                         LOC = "K17";
                                       # Sch name = SW3
^{21}
  NET "datain<4>"
                         LOC = "L14"; # Sch name = SW4
22
  NET "datain<5>"
                         LOC = "L13"; # Sch name = SW5
^{23}
  NET "datain<6>"
                         LOC = "N17";
                                       # Sch name = SW6
24
  NET "datain<7>"
                         LOC = "R17"; # Sch name = SW7
^{25}
26
27
28
  NET "reset" LOC = "B18"; # Bank = 1, Pin name = IP, Type = INPUT, Sch name =
29
       BTN0
31
  ## RS232 connector
32
  NET "RxD" LOC = "U6"; # Bank = 2, Pin name = IP, Type = INPUT, Sch name = RS
33
  NET "TxD" LOC = "P9"; # Bank = 2, Pin name = IO, Type = I/O, Sch name = RS-
34
      ΤX
```

Codice Componente 11.7: Definizione del file UCF



Capitolo 12

Esercizio 12

12.1 Traccia


A partire dall'implementazione fornita di un processore operante secondo il modello IJVM,

- a) si proceda all'analisi dell'architettura mediante simulazione e si approfondisca lo studio del suo funzionamento per due istruzioni a scelta,
 - b) si modifichi un codice operativo a scelta, documentando tutte le modifiche effettuate,
- c) (opzionale) si descriva il funzionamento del processore in merito alle istruzioni di input/output,
 - d) (solo ove possibile) si sintetizzi il processore su FPGA.

12.2 Soluzione a)

Il MIC-1 è un processore che opera secondo logica microprogrammata. Consiste di una unità di controllo che esegue microcodice prelevato da una memoria, detta control store, di 512 word. Il datapath è ottimizzato per il particolare set di istruzioni ISA ed è controllato da una microistruzione per ogni ciclo. Una lista di microistruzioni forma le microprocedure del programma. Nell'immagine successiva si mostra l'architettura MIC-1 completa di tutti i suoi componenti.





Il datapath contiene registri a 32 bit accessibili solo a livello microarchitetturale e 2 bus, B e C, per lettura e scrittura. L'unità logico aritmetica esegue le operazioni su due operandi : uno contenuto appunto nel registro H e l'altro proveniente dal bus B. Per eseguire una intera istruzione ISA, il control store deve essere in grado di calcolare l'indirizzo della microistruzione successiva da eseguire, che verrà inserita nell' MPC. Quando la ALU termina l'operazione, N e Z vengono salvati e utilizzati per determinare l'istruzione successiva :

- 1 Il contenuto dei 9 bit NextAddress viene copiato in MPC
- 2 Se JAM = "000", MPC = NextAddress altrimenti viene calcolato MPC;
- 3 Se JAMN è settato ad "1" -> il bit più significativo di MPC viene messo in OR con il flag N. Se JAMZ è settato ad "1" -> il bit più significativo di MPC viene messo in OR con il flag Z. Se entrambi sono settati ad "1" -> il bit più significativo di MPC viene messo in OR con entrambi (F = (JAMN AND N) OR (JAMZ AND Z) OR bitNEXT_ADDRESS[8]). Se JAMC è settato ad "1" -> gli 8 bit di MBR sono messi in OR bit a bit con gli 8 bits meno significativi di MIR.

Le istruzioni scelte per la simulazione del processore del MIC1 vengono mostrate nel seguente codice IJVM :

```
.endvar
BIPUSH 0x56
ISTORE a
.endmethod
```

Codice Componente 12.1: Istruzioni

Il programma fa il push sullo stack del valore esadecimale 0x56,che viene successivamente memorizzato nella variabile "a".

Per poterlo tradurre in un linguaggio interpretabile dal processore MIC1 si usa il tool fornito su piattaforma Ubuntu lanciando il comando "make create" ram", che produce il risultato seguente:


Codice Componente 12.2: Istruzioni

All'indirizzo 128 abbiamo la costant pool e le istruzioni all'indirizzo 0 e 1 (word da 32 bit). I dati vengono letti dal processore da destra verso sinistra a 8 bit alla volta tramite i registri dato e indirizzo.

La RAM viene successivamente caricata con tali valori e viene fatta partire la simulazione.

12.2.1 Schematici

Si mostra lo schematico relativo ai collegamenti tra RAM e processore MIC1. I due componenti si scambiano dati ed indirizzi permettendo al processore MIC1 di poter elaborare le istruzioni ed eseguirle, fornendo il dato in uscita tramite porta di output data_out.



12.2.2 Codice

Soltanto il file dp_ar_ram.vhd è stato modificato e il programma caricato nel blocco contenente le word.

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
5
  use work.common_defs.all;
   --! Data memory for amic-0 based systems
10
   --! Dual port, asynchronous read RAM for amic-0 based systems.
11
  entity dp_ar_ram is
12
    port (
13
       --! Clock
14
       clk
                  : in std_logic;
15
       --! Write enable 1
16
                  : in std_logic;
17
       --! Port for memory write 1
18
       data_in_1 : in reg_data_type;
19
       --! Port for memory read 1
20
       data_out_1 : out reg_data_type;
21
       --! Address for memory operations 1
22
       address_1 : in req_data_type;
23
       --! Write enable 2
                        std_logic;
       we 2
                  : in
^{25}
       --! Port for memory write 2
26
       data_in_2 : in req_data_type;
27
       --! Port for memory read 2
28
       data_out_2 : out mbr_data_type;
29
       --! Address for memory operations 2
30
       address_2 : in reg_data_type
31
32
  end entity dp_ar_ram;
33
34
   --! Dataflow architecture for the control store
35
  architecture behavioral of dp_ar_ram is
36
37
    -- Signals
38
    signal t_address_1 : integer := 0;
39
    signal t_address_2 : integer := 0;
40
    signal wa_address_2 : reg_data_type;
41
    signal t_data_out_2 : reg_data_type;
42
43
     -- RAM content
44
    signal mem : dp_ar_ram_type := (
45
```

```
--BEGIN_WORDS_ENTRY
46
  47
  0 => "000000100000000000000100000000",
48
  1 => "000000100110110010111000010000",
49
  others => (others => '0')
50
   --END WORDS ENTRY
51
      );
52
53
54
55
  begin -- architecture behavioral
57
58
    wa_address_2 <= "00" & address_2(reg_data_type'high downto 2);</pre>
59
    t_address_1 <= to_integer(unsigned(address_1));
60
    t_address_2 <= to_integer(unsigned(wa_address_2));</pre>
61
62
    mem_proc : process(clk) is
63
    begin
64
       if (rising_edge(clk)) then
65
         if (we 1 = '1') then
66
           mem(t_address_1) <= data_in_1;</pre>
67
         elsif (we_2 = '1') then
68
           mem(t_address_2) <= data_in_2;</pre>
69
         end if;
70
       end if;
71
    end process;
72
73
    data_out_1
                  <= mem(t_address_1);
74
    t_data_out_2 <= mem(t_address_2);</pre>
75
76
    with address_2(1 downto 0) select data_out_2
77
                                    when "00",
       t_data_out_2(7 downto 0)
78
       t_data_out_2(15 downto 8)
                                    when "01",
79
       t_data_out_2(23 downto 16) when "10",
80
       t_data_out_2(31 downto 24) when "11",
81
       (others => '0')
                                    when others;
82
83
  end architecture behavioral;
84
```

Codice Componente 12.3: RAM modificata col nuovo programma

12.3 Simulazione

Sono stati modificati i valori all'interno del process wavegen proc del testbench processor tb.


```
library ieee;
```

```
use ieee.std_logic_1164.all;
4
  use work.common_defs.all;
   --! Empty entity for the testbench
  entity processor tb is
   end entity processor_tb;
9
10
   --! Behavioral architecture for the testbench
11
   architecture behavioral of processor_tb is
12
13
     -- Component ports
14
     signal reset
                             : std_logic;
15
     signal mem_data_we
                             : std_logic;
16
     signal mem_data_in
                            : req_data_type;
17
     signal mem_data_out
                            : reg_data_type;
18
     signal mem_data_addr : reg_data_type;
19
                            : mbr_data_type;
     signal mem_instr_in
20
     signal mem_instr_addr : reg_data_type;
21
22
     -- Clock
23
     signal clk : std_logic := '1';
24
25
     -- Variables
26
     shared variable end_run : boolean := false;
27
28
   begin -- architecture behavioral
29
30
     -- Component instantiation
31
     dut : entity work.processor
32
       port map (
33
         clk
                         => clk,
34
         reset
                         => reset,
35
                         => mem data we,
         mem data we
36
         mem_data_in
                         => mem_data_in,
37
         mem_data_out => mem_data_out,
38
         mem data addr => mem data addr,
39
         mem_instr_in
                       => mem_instr_in,
40
         mem_instr_addr => mem_instr_addr);
41
^{42}
43
     dp_ar_ram : entity work.dp_ar_ram
       port map (
44
                     => clk,
         clk
45
         we_1
                     => mem_data_we,
46
         data_in_1 => mem_data_out,
47
         data_out_1 => mem_data_in,
48
         address_1 => mem_data_addr,
49
         we_2
                     => 'O',
50
         data_in_2 => (others => '0'),
51
```

```
data_out_2 => mem_instr_in,
52
         address_2 => mem_instr_addr);
53
54
     -- Clock generation
     clk_proc : process
56
     begin
57
       while end_run = false loop
58
         clk <= not clk;</pre>
59
         wait for 5 ns;
60
       end loop;
61
62
       wait;
63
     end process clk_proc;
64
65
     -- Waveform generation
66
     wavegen_proc: process
67
     begin
68
       wait until clk = '1';
69
       wait for 2 ns;
70
71
       reset <= '1';
72
       wait for 10 ns;
73
       reset <= '0';
74
75
       wait until mem_instr_addr = x"00000007" and mem_data_we = '1';
76
       assert mem_data_out = x"00000056" report "Bad calculated value" severity
77
            failure; -- Se il valore è diverso da 0x56
78
79
       end_run := true;
80
       wait;
81
     end process wavegen_proc;
82
83
   end architecture behavioral;
```

Codice Componente 12.4: Simulazione delle due istruzioni IJVM

Le istruzioni vengono correttamente elaborate e il valore in uscita a mem_data_out è la conversione in binario del valore esadecimale 0x56.



12.4 Soluzione b) IADD modificata

La prima modifica eseguita nei codici operativi IJVM è stata sulla IADD, che viene modificata in modo che essa funzioni come una sottrazione ISUB. Per far ciò è sufficiente modificare l'ultima istruzione, in modo che la ALU esegua una sottrazione invece che un' addizione tra i due operandi H e Memory Data Register.

```
iadd = 0x65:

MAR = SP = SP - 1; rd

H = TOS

MDR = TOS = MDR - H; wr; goto main
```

Codice Componente 12.5: Istruzione IADD modificata

Come possiamo notare, l'istruzione IADD adesso si comporta esattamente come una ISUB.

```
isub = 0x5C:

MAR = SP = SP - 1; rd

H = TOS

MDR = TOS = MDR - H; wr; goto main
```


Codice Componente 12.6: Istruzione ISUB

Si testa il corretto funzionamento della IADD modificata facendo il push sullo stack di due valori esadecimali (entrambi 0x56) e memorizzandoli in due variabili a e b. Successivamente tali variabili vengono caricate e si richiama la nuova IADD che effettuerà la sottrazione tra i due elementi, il cui risultato previsto è 0. Il risultato della sottrazione viene memorizzato poi in b.



Codice Componente 12.7: Programma assembler

12.4.1 Schematici



12.4.2 Codice

Il componente del MIC-1 Control Store contiene le definizioni di tutte le istruzioni IJVM composte da un codice operativo e in alcuni casi da un operando. Utilizzando i tool forniti e lanciando il comando "make create_control_store" tali istruzioni vengono ridefinite aggiungendo la nuova IADD. Il control store nell'implementazione fornita del MIC-1 è composto da 512 word da 32 bit che codificano le 112 istruzioni IJVM. Ne riportiamo una parte:

```
"0000001100000000000000000000000001001",
   "01011110000000000000000000000000001001",
   2
  3
   4
 5
   "00000000100001101010000001000010001",
   "000001000000011010101000000100000001",
   "000001001000001101010000001000010001",
10
 9
   "00000011000000000000000000000000001001",
11
 12
    13
    16
    17
    "000010001000001101010000010010000100",
18
  => "000010010000001101010000001000010001",
19
 18 => "000000110000000101000010000101000010",
20
 => "000010110000000101001000000000000101",
23
  => "00001011100000111100000000010100011",
```

```
23 =>
   "000011000000001101010000010010000100",
25
   "000011001000001101010000001001010001",
26
 2.4
 25
   "000000110000000101000010000000000000",
  26
   29
   28
30
   31
   32
 31
   33
   "000100001000001101010000001000010001",
 32
  "00010001000100101001000000000000011"
 33 =>
  "000100010001001010010000000000000011",
 33
36
  "000100011000000111001000000000000011",
 34
37
   "00001011100000111100000000010100110",
38
   39
   37
40
 38
   41
   39
42
   40
43
  44
   45
   46
   47
  48
  46
49
  50
  48
51
  52
   53
   54
   52
55
   53 =>
56
   "0001101110000001010010000000000000101",
  "00011100000001111000000000010000011",
 55
  "000111001000000101000000000101000111"
59
   "000111010000001101100000010010100100"
60
   "000111011000001101010000001000010001"
61
   "000000110000000101000010000000000000",
62
  60 = >
63
  61
 62
  66
  67
   68
  69
  70
 71
 70
```

```
74
   72 =>
75
   75 =>
   78
   80
   81
   82
  80
   81 =>
   85
 86
   87
   88
   86
89
   "001011000000001101010000010010010000100",
90
   "000000110000000101000000000101000111"
 88
91
   "001011010000001101100000010010100100",
   90
   "000000110000000101000010000000000000",
94
   "001011101000001101100000010010100100",
95
   "0010111100000001010010000000000000111"
96
   "000000110000001111110010000101000000",
97
   "0011000000000110110000000010100100"
 95 =>
98
   "001100001000000101000000000010000100"
 97 => "00110001000000010100100000001000000",
100
 98 => "001100011000000101000000000100000111",
101
 99 => "00110010000000110110000000011000100",
102
 100 => "00000011000000011000001000000001001"
103
 101 => "001100110000001101100000010010100100",
104
 102 => "0011001110000001010010000000000000111"
105
   "000000110000001111110010000101000000",
106
 108
   109
   110
   111
 112
 113
 114
 115
 116
   117
 118
 119
   120
 121
 122
```

```
123
 124
 125
 126
 128
 126 => "0011111111000001101100000010010100100",
129
 127 => "01000000000000010100100000000000111",
130
 128 => "000000110000000011000010000101000000",
131
 132
 133
 134
 132 => "0100001010000001010010000000000000101",
135
 133 => "01000011000000111100000000010100011"
136
 137
 135 => "010001000000000101001000000000000000",
138
 136 => "010001001000001101010000001000010001",
139
 137 => "00000011000000111100000000101000010",
140
 142
 143
 144
 145
 146
 1\,4\,7
 149
 150
 151
 152
 153
154
155
```

Codice Componente 12.8: Nuovo Control $_{S}tore$

Il programma infine è stato tradotto e caricato in RAM come visto nel paragrafo precedente.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use work.common_defs.all;

--! Data memory for amic-0 based systems

--! Dual port, asynchronous read RAM for amic-0 based systems.
entity dp_ar_ram is
```


```
port (
13
       --! Clock
14
                  : in std_logic;
       clk
15
       --! Write enable 1
16
      we 1
               : in std_logic;
17
       --! Port for memory write 1
18
      data_in_1 : in reg_data_type;
19
       --! Port for memory read 1
20
      data_out_1 : out reg_data_type;
21
       --! Address for memory operations 1
^{22}
      address_1 : in req_data_type;
23
       --! Write enable 2
24
                 : in std_logic;
      we 2
25
       --! Port for memory write 2
26
      data_in_2 : in req_data_type;
27
       --! Port for memory read 2
28
      data_out_2 : out mbr_data_type;
29
      --! Address for memory operations 2
30
      address_2 : in reg_data_type
31
32
      );
  end entity dp_ar_ram;
33
34
   --! Dataflow architecture for the control store
35
  architecture behavioral of dp_ar_ram is
36
^{37}
    -- Signals
38
    signal t_address_1 : integer := 0;
39
    signal t_address_2 : integer := 0;
40
    signal wa_address_2 : reg_data_type;
41
    signal t_data_out_2 : reg_data_type;
42
43
    -- RAM content
44
    signal mem : dp_ar_ram_type :=
45
   --BEGIN WORDS ENTRY
47
  48
  0 => "000001000000000000000100000000",
49
  1 => "00000001001101100101101000010000",
50
  2 => "00000010001101100101011000010000",
51
  3 => "00000010000101010000000100010101",
52
  4 => "000000000000000100011011001100101"
54
  others => (others => '0')
55
   --END_WORDS_ENTRY
56
      );
57
58
59
60
          -- architecture behavioral
  begin
```

```
62
     wa_address_2 <= "00" & address_2(reg_data_type'high downto 2);</pre>
63
     t_address_1 <= to_integer(unsigned(address_1));</pre>
64
     t_address_2 <= to_integer(unsigned(wa_address_2));</pre>
66
     mem proc : process(clk) is
67
     begin
68
       if (rising_edge(clk)) then
69
          if (we_1 = '1') then
70
            mem(t_address_1) <= data_in_1;</pre>
71
         elsif (we_2 = '1') then
72
            mem(t_address_2) <= data_in_2;</pre>
73
          end if;
74
       end if;
75
     end process;
76
77
     data out 1
                    <= mem(t address 1);
78
     t_data_out_2 <= mem(t_address_2);
79
80
     with address_2(1 downto 0) select data_out_2 <=</pre>
81
       t data out 2(7 downto 0)
                                      when "00",
82
       t_data_out_2(15 downto 8)
                                      when "01",
83
       t_data_out_2(23 downto 16) when "10",
84
       t_data_out_2(31 downto 24) when "11",
85
       (others => '0')
                                      when others;
86
87
   end architecture behavioral;
```

Codice Componente 12.9: $dp_a r_r am.vhd$

12.5 Simulazione

Il testbench utilizzato è processor_tb, che simula il comportamento del processore e della RAM. Esso è del tutto simile a quello del paragrafo precedente e per questo non viene mostrato. E' sufficiente osservare direttamente il comportamento delle forme d'onda, una volta lanciata la simulazione con ISim.



Dopo aver eseguito tutte le istruzioni IJVM del programma, il dato in uscita da mem_data_out è 0, come atteso.

12.6 Soluzione b) ISUB modificata

La ISUB è stata modificata in questo modo : i due operandi vengono immessi nello stack e viene effettuata la sottrazione, tuttavia essi non vengono rimossi e il risultato finale dell'operazione viene posto in cima allo stack. Per far ciò si è incrementato il puntatore SP di 1 subito dopo aver messo il contenuto di SP-1 in MAR per la lettura dell'operando.

Poichè le istruzioni IJVM sono memorizzate in una porzione di memoria limitata bisogna modificare gli indirizzi di partenza. Lanciare il comando senza effettuare le modifiche agli indirizzi porterà ad un errore di "Invalid control store region". Nel nostro caso l'istruzione IJVM immediatamente successiva alla ISUB è la swap, che è stata rimossa .

```
isub = 0x5C:

MAR = SP - 1; rd

MAR = SP = SP + 1

H = TOS

MDR = TOS = MDR - H; wr; goto main
```

Codice Componente 12.10: Istruzione ISUB modificata

Si effettua il push sullo stack dei valori esadecimali 0x56 e 0x55. La sottrazione tra essi darà come risultato 1. I valori vengono inseriti nello stack e vengono memorizzati in a e b. La ISUB modificata fa in modo tale da non rimuoverli dallo stack e posizionare il risultato in cima.

```
.main
   .var
   а
   b
   .endvar
   BIPUSH
               0x56
   ISTORE
              0x55
   BIPUSH
9
   ISTORE
              b
11
   ILOAD
12
               а
   ILOAD
              b
13
   ISUB
14
15
   .endmethod
16
```

Codice Componente 12.11: Programma assembler

12.6.1 Codice

Come nel precedente esempio sono state ricreate le word del Control Store e il file control_store.vhd è stato modificato.

```
library ieee;
```

```
use ieee.std_logic_1164.all;
  use ieee.numeric std.all;
  use work.common defs.all;
  --! Processor control store
  --! The control store is a ROM used to store the processor microprogram.
10
  entity control_store is
11
   port (
12
    --! Address of the desired word
13
    address : in ctrl_str_addr_type;
14
    --! Content of the addressed word
15
    word
          : out ctrl_str_word_type
16
    );
17
  end entity control_store;
18
19
  --! Dataflow architecture for the control store
20
  architecture dataflow of control store is
21
   -- Constants
23
   constant words : ctrl_str_type := (
24
  --BEGIN WORDS ENTRY0 => "00000011000000000000000000000001001",
25
26
^{27}
  0 => "0000010010000000000000000000000001001",
28
  => "01011110000000000000000000000000001001",
   30
   31
   32
  33
  6 => "00000011100000110101000000100000001",
34
  7 => "000001000000001101010000001000010001",
35
  8 => "0000010010000000000000000000000001001",
  9 => "000000000100001101010000001000010001",
37
  38
  39
  40
  41
 42
 16 => "000010001000001101010000010010000100",
44
 17 => "000010010000001101010000001000010001",
45
  18 => "000001001000000101000010000101000010",
46
 47
  48
 21 => "0000101100000001010010000000000000101",
49
 22 => "000010111000001111000000000010100011",
 23 => "000011000000001101010000010010000100",
```

```
24 =>
  "000011001000001101010000001001010001",
52
25
  "000001001000000101000010000000000000",
53
  26
  27
  28
56
  57
  58
  59
32
  60
  "000100010001001010010000000000000011",
33
  "000100011000000111001000000000000011"
34 =>
  "000010111000001111000000000010100110",
63
 36
64
  65
  66
  39
67
  41
69
  42
70
  43
71
  72
  73
  74
  75
  48 =>
76
  77
79
  80
  81
  "0001101110000001010010000000000000101",
54
82
  "00011100000001111000000000010000011"
55 =>
83
  "000111001000000101000000000101000111"
  "000111010000001101100000010010100100",
57
  "000111011000001101010000001000010001"
86
  "000001001000000101000010000000000000"
59
87
  88
  89
62 =>
  90
63
  91
 64
 93
 94
  95
  96
  97
98
```

```
101
  102
 103
  76 =>
104
  105
  106
  107
  108
 81 =>
  109
 110
  83 =>
111
  112
 113
  114
  "0010110000000011010100000100100000100",
115
  "000001001000000101000000000101000111",
 88 =>
116
  "001011010000001101100000010010100100",
117
  90 =>
118
  "000001001000000101000010000000000000",
 91
  "001011101000001101100000000010100100"
120
 92
  121
  "0010111110000001010010000000000000111",
122
  "0000010010000011111110010000101000000"
123
 124
  97 =>
125
  126
 127
 128
  "001100110000001101100000010010100100",
129
  "0011001110000001010010000000000000111",
130
 103 => "000001001000001111000010000101000000",
131
 132
  133
 135
  108 =>
136
  137
 138
 139
 140
 141
 142
  143
  144
 145
 146
 147
 148
```

```
150
 123 =>
     151
 152
     125 =>
     "001111111000001101100000010010100100",
 126 =>
154
     "0100000000000001010010000000000000111",
155
     "000001001000000011000010000101000000",
156
     157
 158
 159
 132 => "0100001010000001010010000000000000101",
160
 133 => "010000110000001111000000000010100011",
161
 134 => "010000111000001101010000001000010001",
162
 135 => "01000100000000101001000000000000000"
163
     "010001001000001101010000001000010001",
164
     "000001001000001111000000000101000010",
165
 166
 167
     140 =>
 169
 170
     171
 172
 173
 1\,7\,4
 176
 177
 178
 179
 180
 153 => "010011010000001101100000010010100100",
181
 154 => "010011011000000101000100000000000111",
182
 155 => "010011100000000101000010000000000000",
 184
 157 => "010011110000001101100000010010100100",
185
     "0100111110000001010001000000000000111"
186
 159 => "010100000000000101000010000000000000",
187
 188
 161 => "010100010000001101100000010010100100",
189
 162 => "010100011000001101100000010010000100",
190
 163 => "010100100000000101001000000000100000",
191
 164 => "010100101000000101000100000000000111",
192
 165 => "010100110000000101000010000000000000"
193
 194
 167 => "010101000000001101100100000000000001"
195
 168 => "010101001000001101010000001000010001",
196
 197
 170 => "010101011000000111001000000000000011",
```

```
171 => "010101100000001111000000001000011000",
199
       "00000100100000000000000000000000001001",
200
  172 =>
       "0101011100000001010000000100101010101",
201
  174 =>
       202
       "010110000000000101000000100010100000",
  175 =>
203
       "0101100010000011010100000000010000101",
204
       "010110010000000101000000001000110000",
205
        "01011001100000010100000000000010000100",
206
  179 => "01011010000000010100000010000000000",
207
  180 => "01011010100000010100000000101000111",
208
       "000001001001001101100000000000000001",
  181 =>
209
       "010110111000001101100000010010100100",
  182 =>
210
  183 => "0101110000000001010010000000000000111",
211
       "000001001000000111000010000101000000"
212
       "010111010000001101010000001000010001",
213
       "0101110110001001010010000000000000011",
214
  187 => "010111100000000111001000000000000011",
215
  188 => "010111101000001111000000000010100110",
216
       "0101111100000011010101000000000000001",
  189 =>
  "0110000000000110101010000001000010001"
219
       "0110000010001001010010000000000000011",
220
  193 => "01100001000000011100100000000000011"
221
  194 => "011000011000001101010000001000010001"
222
  195 => "0110001000000011111110010000000000100"
223
  196 => "011000101000001101010010000010000111"
  197 => "011000110000001101010000001000010001",
225
  198 => "011000111000100101001000000000000011"
226
       "011001000000000111001000000000000011",
227
       "011001001000001111010000000101000100",
228
  201 => "01100101000000010100000010010000000",
229
  202 => "01100101100000010100000000101001000",
230
  203 =>
       "011001100000001101010000010010000100",
231
  204 => "01100110100000010100000000101000101",
232
  205 => "011001110000001101010000001000010001",
233
       "000001001000000101000000100000000111",
234
       "100000001000011010101000001000010001"
235
       236
  237
  210 =>
       238
  239
  240
       241
       242
  243
  244
       245
  246
```

```
220 =>
 248
 249
221 =>
 250
 223 =>
251
224 =>
 252
 253
 254
 255
228 =>
 256
 229 =>
257
 230 =>
258
 231 =>
259
 260
233 =>
 261
 262
 235 =>
263
 264
 237 =>
265
 238 =>
 267
 268
 269
 270
271
 244 =>
272
 245 =>
274
 275
 276
 277
278
279
252 =>
 280
 253 =>
254 =>
 282
 255 =>
283
 284
 285
 258 =>
286
259 =>
 287
289
 "0101010000000011011001000000000010001",
262 =>
290
 291
292
265 => "100001001000000000000000000000001001"
293
 294
295
 268 =>
```

```
297
  298
  299
  272 =>
300
273 =>
  301
  302
  303
  304
277 =>
  "100010110000001101010000001000010001",
305
  "1000101110001001010010000000000000011",
278 =>
306
  "100011000000000111001000000000000011",
279 =>
307
  "000010111000001111000000000010100101"
280 =>
308
  309
  310
  311
  312
  313
  286 =>
314
  287 =>
  316
  317
  318
  319
320
  293 =>
321
294 =>
  322
323
324
  325
  326
327
328
301 =>
  329
331
  332
  333
  334
335
308 =>
  336
337
310 => "100110111000001101010000001000010001",
338
  "1001110000001001010010000000000000011",
311 =>
339
  "100111001000000111001000000000000011"
340
  "000111000000001111000000000010000101",
341
342
  343
344
```

```
346
  347
  348
349
350
  . . .
351
  others => (others => '0')
352
  --END_WORDS_ENTRY
353
     );
354
355
  begin -- architecture dataflow
356
357
   word <= words(to_integer(unsigned(address)));</pre>
358
359
  end architecture dataflow;
360
```

Codice Componente 12.12: Nuovo Control_store

Il programma infine è stato tradotto e caricato in RAM come visto nel paragrafo precedente.

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric std.all;
5
  use work.common_defs.all;
6
   --! Data memory for amic-0 based systems
   --! Dual port, asynchronous read RAM for amic-0 based systems.
10
  entity dp_ar_ram is
11
    port (
12
       --! Clock
13
       clk
                  : in
                         std logic;
14
       --! Write enable 1
15
                  : in std_logic;
       we 1
       --! Port for memory write 1
17
       data_in_1 : in reg_data_type;
18
       --! Port for memory read 1
19
       data_out_1 : out reg_data_type;
20
       --! Address for memory operations 1
21
       address_1 : in reg_data_type;
^{22}
       --! Write enable 2
23
       we_2
                   : in
                         std_logic;
24
       --! Port for memory write 2
25
                         reg_data_type;
       data_in_2 : in
26
       --! Port for memory read 2
27
       data_out_2 : out mbr_data_type;
28
       --! Address for memory operations 2
29
       address_2 : in reg_data_type
30
```

```
);
31
  end entity dp_ar_ram;
32
33
  --! Dataflow architecture for the control store
34
  architecture behavioral of dp_ar_ram is
35
36
    -- Signals
37
    signal t_address_1 : integer := 0;
38
    signal t_address_2 : integer := 0;
39
    signal wa_address_2 : reg_data_type;
40
    signal t_data_out_2 : reg_data_type;
41
42
43
    -- RAM content
    signal mem : dp_ar_ram_type := (
44
   --BEGIN_WORDS_ENTRY
45
46
  47
  0 => "00000010000000000000000100000000",
48
  1 => "00000001001101100101011000010000",
49
  2 => "0000001000110110010101010100010000",
  3 => "00000010000101010000000100010101",
51
  52
53
  others => (others => '0')
54
   --END_WORDS_ENTRY
55
      );
56
57
  begin -- architecture behavioral
58
59
    wa_address_2 <= "00" & address_2(reg_data_type'high downto 2);</pre>
60
    t_address_1 <= to_integer(unsigned(address_1));
61
    t_address_2 <= to_integer(unsigned(wa_address_2));</pre>
62
63
    mem_proc : process(clk) is
64
    begin
65
      if (rising_edge(clk)) then
66
         if (we_1 = '1') then
67
           mem(t address 1) <= data in 1;</pre>
68
         elsif (we_2 = '1') then
69
           mem(t_address_2) <= data_in_2;</pre>
70
         end if;
71
      end if;
72
    end process;
73
74
    data out 1
                <= mem(t_address_1);
75
    t_data_out_2 <= mem(t_address_2);</pre>
76
77
    with address_2(1 downto 0) select data_out_2 <=</pre>
78
       t data out 2(7 downto 0)
                                   when "00",
79
```

```
t_data_out_2(15 downto 8) when "01",
t_data_out_2(23 downto 16) when "10",
t_data_out_2(31 downto 24) when "11",
(others => '0') when others;
end architecture behavioral;
```

Codice Componente 12.13: Istruzioni

12.7 Simulazione

Il testbench utilizzato è processor_tb, simile al precedente, resetta il processore che elabora il programma caricato nella memoria RAM.

```
library ieee;
  use ieee.std_logic_1164.all;
  use work.common defs.all;
4
5
   --! Empty entity for the testbench
  entity processor_tb is
   end entity processor_tb;
   --! Behavioral architecture for the testbench
   architecture behavioral of processor_tb is
11
12
     -- Component ports
13
     signal reset
                             : std_logic;
14
                             : std_logic;
     signal mem_data_we
15
     signal mem_data_in : reg_data_type;
16
     signal mem_data_out : reg_data_type;
17
     signal mem_data_addr : reg_data_type;
18
     signal mem instr in
                             : mbr_data_type;
19
     signal mem_instr_addr : reg_data_type;
20
21
     -- Clock
22
     signal clk : std_logic := '1';
23
24
     -- Variables
^{25}
     shared variable end_run : boolean := false;
26
27
   begin -- architecture behavioral
28
29
     -- Component instantiation
30
     dut : entity work.processor
^{31}
       port map (
^{32}
         clk
33
                         => clk,
         reset
                         => reset,
34
```

```
mem_data_we
                          => mem_data_we,
35
         mem_data_in
                          => mem_data_in,
36
         mem_data_out
                          => mem_data_out,
^{37}
                          => mem_data_addr,
         mem_data_addr
38
         mem_instr_in
                           => mem_instr_in,
39
         mem instr addr => mem instr addr);
40
41
     dp_ar_ram : entity work.dp_ar_ram
42
       port map (
43
         clk
                      => clk,
44
                      => mem_data_we,
         we_1
45
         data_in_1
                     => mem_data_out,
^{46}
         data_out_1 => mem_data_in,
47
         address_1
                      => mem_data_addr,
48
         we 2
                      => 'O',
49
         data_in_2 => (others => '0'),
50
         data_out_2 => mem_instr_in,
51
         address_2 => mem_instr_addr);
52
53
     -- Clock generation
54
     clk_proc : process
55
     begin
56
       while end_run = false loop
57
         clk <= not clk;</pre>
58
         wait for 5 ns;
59
       end loop;
60
61
62
       wait;
     end process clk_proc;
63
64
     -- Waveform generation
65
     wavegen_proc: process
66
     begin
67
       wait until clk = '1';
       wait for 2 ns;
69
70
       reset <= '1';
71
       wait for 10 ns;
72
       reset <= '0';
73
74
75
       wait;
     end process wavegen_proc;
76
77
   end architecture behavioral;
78
```

Codice Componente 12.14: Simulazione delle due istruzioni IJVM

Alla fine dell'elaborazione il processore fornisce in output (mem_data_out) il valore di sottrazione di 0x56 e 0x55, cioè 1.

Name	Value	500 ns 6	00 ns	700 ns	800 ns	900 ns
¼ reset	0					
U mem_data_we	0					
▶ 😽 mem_data_in[31:0]	000000000000000000000000000000000000000	X00XXXX.00	X	0000000000000000	000000000000000000000000000000000000000	1
mem_data_out[31:0]	000000000000000000000000000000000000000	0000 🗶00000 🗶	Х	000000000000000000000000000000000000000	000000000000000000000000000000000000000	
▶ 😽 mem_data_addr[31:0]	000000000000000000000000000000000000000	00 XX000 XX		000000000000000000000000000000000000000	000000100001000	
mem_instr_in[7:0]	00000000	X000XX doi	000000		00000000	
▶ 😽 mem_instr_addr[31:0]	000000000000000000000000000000000000000	X000XX00000				
¼ clk	0					



Capitolo 13


Esercizio 13

13.1 Traccia

Progettare ed implementare in VHDL uno switch multistadio secondo il modello omega network, descritto nelle dispense fornite nella cartella "SWITCH". Lo switch progettato deve consentire lo scambio di messaggi di 2 bit ciascuno fra 4 nodi diversi, tra i quali deve essere realizzato un handshaking semplice regolato da una coppia di segnali (pronto a inviare/pronto a ricevere). L'indirizzo del nodo destinazione, espresso su 2 bit, viene inviato insieme ai 2 bit di informazione per consentire l'avanzamento dei messaggi. Qualora fosse necessario gestire possibili conflitti, ilsistema può operare perdendo uno dei messaggi in conflitto (sistema con perdita).


13.2 Soluzione

In un'architettura multicomputer la logica a n-stadi viene progettata utilizzando degli switch a due ingressi e due uscite in grado di deviare il traffico proveniente da una sorgente verso una destinazione. L'immagine sottostante mostra un esempio di nodi collegati gli uni agli altri attraverso 12 switch differenti.




Nel nostro caso avremo 4 nodi codificati con 00, 01, 10, 11. Ognuno di essi può essere sorgente o destinazione di un messaggio di 2 bit che viene inviato attraverso la rete di switch. Si è scelto


di utilizzare una rete a 4 switch (profondità 2) per la rete da implementare. Il progetto presenta una parte di controllo (PC) e una parte operativa (PO)



La parte di controllo in figura è composta da un multiplexer e un demultiplexer regolati da un logic arbiter, che ha il compito di stabilire la priorità tra i vari nodi. In tal modo all'interno della rete passerà sempre un solo dato alla volta e viene evitato alcun tipo di collisione tra i pacchetti di 2 bit inviati. Il segnale di selezione passato al demultiplexer indica quale dei dati entra nella rete.



La parte operativa è formata dalla rete e prende in ingresso i 2 bit di dati, sorgente e destinazione. Questi ultimi servono allo switch per scegliere una delle due direzioni di uscita.




Gli switch sono composti da un multiplexer e un demultiplexer collegati tra loro e i cui segnali di selezione corrispondono al primo o al secondo bit di SRC e DST a seconda del livello a cui si trova il pacchetto. Ad esempio se avessimo SRC = '00' e DST = '01' il multiplexer dello switch selezionerà i dati provenienti dalla prima linea di input (SRC(0) = 0) e il demultiplexer li porrà


in uscita sulla prima porta di output (DST(1) = 1). Dallo switch1, quindi, passiamo allo switch3 e quest'ultimo selezionerà la seconda uscita (DST(0) = '0') consegnando il dato alla destinazione '01'.

13.2.1 Schematici


Come descritto, un ingresso enable da 4 bit, 4 linee dati da 2 bit, sorgente e destinazione e 4 linee dati di uscita.




La parte di controllo è direttamente collegata con la parte operativa:



La parte di controllo è costituita da 4 switch per i percorsi dei dati:



Parte di controllo costituita da un mux, un demux e un arbitro:



13.2.2 Codice

Il tutto è stato implementato con una logica di tipo strutturale. Parte operativa e parte di controllo sono racchiuse in OmegaNetwork che prende in ingresso le 4 linee di dati, il segnale di abilitazione EN, sorgente e destinazione. In uscita vi è il dato che attraversa la rete. Sono stati definiti i componenti PC e PO e le uscite del demultiplexer del PC sono collegate agli ingressi dati del PO. Come già detto gli switch sono composti da un multiplexer 2:1 e un demultiplexer 1:2 e i segnali di selezione sno i bit di SRC e DST. Il demultiplexer pone il segnale in ingresso su una delle due uscite in base al valore di SEL.

13.2.2.1 OmegaNetwork

1

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity OmegaNet is
   port (
7
     EN: in std_logic_vector(3 downto 0);
9
     DATO,DAT1,DAT2,DAT3: in std_logic_vector (1 downto 0);
10
     out0, out1, out2, out3: out std_logic_vector (1 downto 0);
11
     SRC, DST: in std_logic_vector(1 downto 0)
12
13
   );
14
15
16
   end OmegaNet;
17
18
   architecture Structural of OmegaNet is
19
20
   Component PC
21
   port (
22
23
     EN: in std_logic_vector(3 downto 0);
24
     DATO, DAT1, DAT2, DAT3: in std_logic_vector (1 downto 0);
25
     out0,out1,out2,out3: out std_logic_vector (1 downto 0)
^{26}
27
   end component;
29
30
31
   Component PO is
32
   port (
33
       Dati0,Dati1,Dati2,Dati3 : in std_logic_vector(1 downto 0);
34
       SRC, DST: in std_logic_vector(1 downto 0);
35
       D0, D1, D2, D3 : out std_logic_vector(1 downto 0)
36
^{37}
   );
38
   end component;
39
40
41
   signal t_out0,t_out1,t_out2,t_out3: std_logic_vector (1 downto 0);
42
43
   begin
44
45
   PC1: PC port map(
46
47
     EN = > EN,
48
     DAT0=> DAT0,
49
     DAT1=>DAT1,
50
```

```
DAT2=>DAT2,
51
     DAT3=>DAT3,
52
     out0 => t_out0,
53
     out1 => t_out1,
     out2 => t_out2,
55
     out3 => t out3
56
57
   );
58
59
   PO1: PO port map(
60
61
     Dati0 => t_out0,
62
     Dati1 => t_out1,
63
     Dati2 => t_out2,
64
     Dati3 \Rightarrow t_out3,
65
     SRC => SRC,
66
     DST => DST,
67
     D0 => out0,
68
     D1 => out1,
     D2 => out2,
70
     D3 => out3
71
72
   );
73
74
75
76
   end Structural;
```

Codice Componente 13.1: Definizione del componente OmegaNetwork

13.2.2.2 PO (Parte Operativa)

```
1
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
4
5
6
   entity PO is
   port (
       Dati0, Dati1, Dati2, Dati3 : in std_logic_vector(1 downto 0);
       SRC, DST: in std_logic_vector(1 downto 0);
11
       D0,D1,D2,D3 : out std_logic_vector(1 downto 0)
12
13
   );
14
   end PO;
15
16
```

```
architecture STRUCTURAL of PO is
17
18
   Component switch
19
   port (
20
       data0, data1: in std_logic_vector(1 downto 0);
^{21}
       SRC1, DST1: in std logic;
22
       dataout0, dataout1: out std_logic_vector(1 downto 0)
23
   );
24
   end component;
25
^{26}
   signal t0,t1,t2,t3: std_logic_vector(1 downto 0):=(others=>'0');
27
^{28}
   begin
29
30
31
   SW1: switch port map(
32
33
     data0=> Dati0,
34
     data1=> Dati1,
35
     SRC1=> SRC(0),
36
     DST1 => DST(1),
37
     dataout0 => t0,
38
     dataout1=>t1
39
40
   );
41
42
   SW2: switch port map(
43
44
     data0=> Dati2,
45
     data1=> Dati3,
46
     SRC1=> SRC(0),
47
     DST1 => DST(1),
48
     dataout0 => t2,
49
     dataout1=>t3
51
   );
52
53
54
   SW3: switch port map(
55
56
     data0 => t0,
57
     data1 => t2,
58
     SRC1=> SRC(1),
59
     DST1 => DST(0),
60
     dataout0=> D0,
61
     dataout1=>D1
62
63
64
  );
65
```

```
66
67
   SW4: switch port map(
68
69
     data0 => t1,
70
     data1 => t3,
71
     SRC1=> SRC(1),
72
     DST1 => DST(0),
73
     dataout0 => D2,
74
     dataout1=>D3
75
   );
77
78
   end STRUCTURAL;
```

Codice Componente 13.2: Definizione del componente PO

13.2.2.3 Switch

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity switch is
   port (
6
       data0,data1: in std_logic_vector(1 downto 0);
       SRC1, DST1: in std_logic;
       dataout0, dataout1: out std_logic_vector(1 downto 0)
   );
10
   end switch;
11
12
   architecture structural of switch is
13
14
   Component MUX2
15
     PORT (
16
         s0 : in std_logic;
17
         a0,b0: in std_logic_vector(1 downto 0);
18
         y : out std_logic_vector(1 downto 0)
19
20
   end component;
21
^{22}
   Component DEMUX2
23
     PORT (
^{24}
         X : in std_logic_vector(1 downto 0);
25
         s1 : in std_logic;
26
         A1, A2: out std_logic_vector(1 downto 0)
27
         );
28
  end component;
```

```
30
   signal t: std_logic_vector(1 downto 0) :=(others=>'0');
31
^{32}
   begin
33
34
   MUX_1: mux2 port map(
35
      s0 => SRC1,
36
      a0 = > data0,
37
     b0 => data1,
38
      y=>t
39
   );
41
42
   DEMUX_1: demux2 port map(
43
44
      X=>t,
45
      s1 = > DST1,
^{46}
     A1=>dataout0,
47
     A2=>dataout1
48
49
   );
50
51
   end structural;
52
```

Codice Componente 13.3: Definizione del componente Switch

13.2.2.4 Demultiplexer 1:2

```
1
2
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity DEMUX2 is
5
     PORT (
         X : in std_logic_vector(1 downto 0);
         s1 : in std_logic;
8
         A1, A2: out std_logic_vector(1 downto 0)
         );
10
   end DEMUX2;
11
12
   architecture dataflow of DEMUX2 is
13
   begin
15
16
   A1<= X when s1='0' else "--";
17
  A2<= X when s1='1' else "--";
18
19
  end dataflow;
```

Codice Componente 13.4: Definizione del componente Demux 1:2

13.2.2.5 PC (Parte di Controllo)

```
library IEEE;
2
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity PC is
5
   port (
     EN: in std_logic_vector(3 downto 0);
8
     DATO, DAT1, DAT2, DAT3: in std_logic_vector (1 downto 0);
9
     out0,out1,out2,out3: out std_logic_vector (1 downto 0)
10
11
   );
12
13
   end PC;
14
   architecture structural of PC is
16
17
   Component arbiter
18
   port (
19
       enable: in STD_LOGIC_VECTOR(3 downto 0);
20
       output: out STD_LOGIC_VECTOR(1 downto 0)
21
   );
^{23}
   end component;
24
25
   Component mux4
26
   port (
27
         S1 : in std_logic_vector(1 downto 0);
28
         dt0,dt1,dt2,dt3 : in std_logic_vector(1 downto 0);
29
         y : out std_logic_vector(1 downto 0)
30
31
   end component;
32
33
34
   Component demux4
35
   port (
36
     inp, sel: in std_logic_vector(1 downto 0);
37
     y0,y1,y2,y3: out std_logic_vector(1 downto 0)
38
39
   end component;
40
41
   signal f1, t1: std_logic_vector(1 downto 0);
42
43
```

```
begin
44
45
^{46}
   MUX: mux4 port map(
47
48
      S1 => f1,
49
      dt0 => DAT0,
50
      dt1 => DAT1,
51
      dt2 => DAT2,
52
      dt3 = > DAT3,
53
      y=>t1
55
56
   );
57
58
59
   DEMUX: demux4 port map(
60
      inp=>t1,
61
      sel => f1,
62
      y0 = > out0,
63
      y1 = > out1,
64
      y2 = > out2,
65
      y3 = > out3
66
67
   );
68
69
   ARB: arbiter port map (
70
71
      enable=>EN,
72
      output=>f1
73
74
   );
75
76
77
78
   end structural;
```

Codice Componente 13.5: Definizione del componente PC

13.2.2.6 Arbiter

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity arbiter is
port(
enable: in STD_LOGIC_VECTOR(3 downto 0);
```

```
output: out STD_LOGIC_VECTOR(1 downto 0));
8
9
   end arbiter;
10
11
   architecture dataflow of arbiter is
12
13
  begin
14
15
   output <=
                "00" when enable(3) = '1' else
16
          "01" when (enable(3) = '0' and enable(2)='1') else
17
          "10" when (enable(3) = '0' and enable(2) = '0' and enable(1) = '1') else
18
          "11" when (enable(3) = '0' and enable(2)='0' and enable(1)='0' and
^{19}
              enable (0) = '1') else
          u=-u.
20
21
  end dataflow;
22
```

Codice Componente 13.6: Definizione del componente Arbiter

13.2.2.7 Demultiplexer 1:4

```
1
  library IEEE;
2
  use IEEE.STD_LOGIC_1164.ALL;
  entity demux4 is
  port (
     inp, sel: in std_logic_vector(1 downto 0);
7
     y0,y1,y2,y3: out std_logic_vector(1 downto 0)
8
  );
10
1\,1
  end demux4;
12
13
  architecture dataflow of demux4 is
14
15
  begin
16
17
  y0 \le inp when sel="00" else (others=>'-');
18
  y1<= inp when sel="01" else (others=>'-');
19
  y2 \le inp when sel="10" else (others=>'-');
^{20}
  y3 \le inp when sel="11" else (others=>'-');
21
  end dataflow;
```

Codice Componente 13.7: Definizione del componente Demux 1:4

13.3 Simulazione

I test sono stati effettuati secondo i valori presenti nella tabella sottostante (a sinistra gli input e a destra gli output attesi).

EN	D0	D1	D2	D3	SRC	DST	OUT0	OUT1	OUT2	OUT3
1000	01	11	10	11	00	10	_	_	01	_
1000	11	11	10	11	00	10	_	_	11	_
0100	00	01	10	11	01	00	01	_	_	_
0001	00	01	10	11	11	01	_	11	_	_
1100	11	00	10	01	00	10	_	_	11	_

13.3.1 Codice

Viene mostrato il codice per un singolo caso di test. Per tutti gli altri si modificano i valori nello stim process.

```
2
  LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
4
   -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
   --USE ieee.numeric std.ALL;
   ENTITY test_omega IS
10
   END test_omega;
1\,1
12
   ARCHITECTURE behavior OF test_omega IS
13
14
15
       COMPONENT OmegaNet
16
       PORT (
17
                      std_logic_vector(3 downto 0);
            EN : IN
18
            DATO : IN
                        std_logic_vector(1 downto 0);
19
                        std_logic_vector(1 downto 0);
            DAT1 : IN
20
            DAT2 : IN
                        std_logic_vector(1 downto 0);
21
            DAT3 : IN
                        std_logic_vector(1 downto 0);
22
            out0 : OUT std_logic_vector(1 downto 0);
23
            out1 : OUT std_logic_vector(1 downto 0);
24
            out2 : OUT
                         std_logic_vector(1 downto 0);
25
            out3 : OUT
                         std_logic_vector(1 downto 0);
^{26}
                       std_logic_vector(1 downto 0);
            SRC : IN
^{27}
                       std_logic_vector(1 downto 0)
            DST : IN
28
           );
       END COMPONENT;
30
31
32
```

```
--Inputs
33
      signal EN : std_logic_vector(3 downto 0) := (others => '0');
34
      signal DATO : std_logic_vector(1 downto 0) := (others => '0');
35
      signal DAT1 : std_logic_vector(1 downto 0) := (others => '0');
36
      signal DAT2 : std_logic_vector(1 downto 0) := (others => '0');
37
      signal DAT3 : std logic vector(1 downto 0) := (others => '0');
38
      signal SRC : std_logic_vector(1 downto 0) := (others => '0');
39
      signal DST : std_logic_vector(1 downto 0) := (others => '0');
40
41
     --Outputs
42
      signal out0 : std_logic_vector(1 downto 0);
43
      signal out1 : std_logic_vector(1 downto 0);
44
      signal out2 : std_logic_vector(1 downto 0);
45
      signal out3 : std_logic_vector(1 downto 0);
46
47
48
   BEGIN
49
50
     -- Instantiate the Unit Under Test (UUT)
51
      uut: OmegaNet PORT MAP (
52
              EN => EN
53
              DAT0 => DAT0,
54
              DAT1 => DAT1,
55
              DAT2 \Rightarrow DAT2
56
             DAT3 => DAT3,
57
              out0 => out0,
58
              out1 => out1,
59
              out2 => out2,
60
              out3 => out3,
61
              SRC => SRC,
62
              DST => DST
63
           );
64
65
      -- Stimulus process
67
      stim_proc: process
68
      begin
69
           wait for 100 ns;
70
71
       EN <= "1000";
72
       DAT0 <= "01";
73
       DAT1 <= "11";
74
       DAT2 <= "10";
75
       DAT3 <= "11";
76
       SRC <= "00";
77
       DST <= "10";
78
79
80
         wait;
81
```

```
82 end process;
83
84 END;
```


Codice Componente 13.8: Definizione del testbench per OmegaNetwork

13.3.2 Risultati


Test 1 : L'output ottenuto corrisponde a quello atteso. L'informazione proveniente dal nodo 1 (00) viene consegnata correttamente al nodo 3 (10).

Name	Value	0 ns	 200 ns	400 ns	600 ns	800 ns	
▶ 【 en[3:0]	1000	0000		1000			
▶ 🔣 dat0[1:0]	01	00		01			
▶ \overline dat1[1:0]	11	00		11			
▶ ■ dat2[1:0]	10	00		10			
▶ 🔣 dat3[1:0]	11	00		11			
▶ ■ src[1:0]	00			00			
▶ 🌄 dst[1:0]	10	00		10			
▶ 🔣 out0[1:0])
▶ 🔣 out1[1:0])
▶ 🔣 out2[1:0]	01	CED		01			
▶ 🌃 out3[1:0]		C	 				

Test 2 : L'output ottenuto corrisponde a quello atteso. L'informazione proveniente dal nodo 1 (00) viene consegnata correttamente al nodo 3 (10).



Test 3: Il dato viene consegnato dal secondo nodo al primo nodo.



Test 4: Il dato viene consegnato al secondo nodo dal quarto nodo.

Name	Value	 999,992 ps	999,993 ps	999,994 ps	999,995 ps
▶ = en[3:0]	0001				0001
▶ 3 dat0[1:0]	00				00
▶ 3 dat1[1:0]	01				01
▶ 3 dat2[1:0]	10				10
▶ 😽 dat3[1:0]	11				11
► src[1:0]	11				11
▶ 😽 dst[1:0]	01				01
▶ 😽 out0[1:0]					
▶ 😽 out1[1:0]	11				11
▶ 3 out2[1:0]					
out3[1:0]					

Test 5: La priorità viene rispettata e viene inviato il dato 11 (dat0) alla terza uscita out2.

Name	Value	0 ns	100 ns	200 ns	300 ns	400 ns		500 ns
▶ 😽 en[3:0]	1100	0000	X					1100
▶ 😽 dat0[1:0]	11	00	X					11
▶ 😽 dat1[1:0]	00						0	0
▶ 😽 dat2[1:0]	10	00	X					10
▶ 😽 dat3[1:0]	01	00	X					01
▶ 😽 src[1:0]	00						0	0
▶ 😽 dst[1:0]	10	00	X					10
▶ 😽 out0[1:0]		k======						
▶ 😽 out1[1:0]		k======						
▶ 😽 out2[1:0]	11	K=====	*					11
▶ 😽 out3[1:0]		IK.					-	

13.4 Sintesi su board FPGA

Due componenti sono stati aggiunti alla OmegaNetwork per la sintesi su FPGA Nexys2: il debouncer e il display a 7 segmenti per indicare l'input da inserire. Due process regolano il comportamento della macchina: uno per la macchina a stati finiti e uno per l'inserimento dei bit in input sulla corretta linea dati. Gli stati sono Enable, Source, Dest, Dati e Fine. Tutti questi stati regolano l'immissione dei dati tramite gli switch e il bottone Load in ingresso al debouncer (che ha uscita c1). Nello stato di Enable si inserisce il valore di ingresso dell'arbiter. Successivamente si passa allo stato di Source in cui si inserisce la sorgente del dato e così via con destinazione e dati. Lo stato di Fine permette di visualizzare sui led l'uscita della omega netowork.

```
entity FPGAOmega is
2
   port (
3
       clock_50MHz: in std_logic;
4
       Load, reset: in std_logic;
       SW:in std_logic_vector (3 downto 0);
       LED: out std_logic_vector (7 downto 0):= (others=>'0');
7
       Anode_Activate: out STD_LOGIC_VECTOR (3 downto 0);
8
       LED out : out STD LOGIC VECTOR (6 downto 0)
9
10
11
  );
   end FPGAOmega;
1\,2
13
   architecture Behavioural of FPGAOmega
14
15
16
   signal t0,t1,t2,t3,s0,s1,s2,s3: std_logic_vector (1 downto 0):= (others
17
      =>' 0');
```

```
signal c1: std_logic:='0';
18
   signal 01,02,03,04 :std_logic_vector (3 downto 0):= (others=>'0');
19
   signal st :std_logic_vector (15 downto 0):= (others=>'0');
^{20}
^{21}
22
   type State type is (En, Source, Dest, Dati, Fine);
23
   signal State: State_type:= En;
24
25
   Component OmegaNet is
26
   port (
^{27}
28
     EN: in std_logic_vector(3 downto 0);
29
     DAT0, DAT1, DAT2, DAT3: in std_logic_vector (1 downto 0);
30
     out0,out1,out2,out3: out std_logic_vector (1 downto 0);
31
     SRC, DST: in std_logic_vector(1 downto 0)
32
33
   );
34
   end Component;
35
36
   Component debouncer is
37
   port (
38
     clock, reset: in std_logic;
39
     data_in: in std_logic;
40
     data_out: out std_logic
41
^{42}
43
44
   end Component;
45
46
   Component SEV_SEG_DISP is
47
   port (
48
     clock_50Mhz : in STD_LOGIC;
49
      reset : in STD_LOGIC;
50
     X: in STD_LOGIC_VECTOR (15 downto 0);
51
      Anode_Activate : out STD_LOGIC_VECTOR (3 downto 0);
52
      LED_out : out STD_LOGIC_VECTOR (6 downto 0)
53
54
55
   );
56
57
   end Component;
59
60
   begin
61
62
   O: OmegaNet port map(
63
       EN=>01,
64
       DAT0 = > t0,
65
       DAT1 = > t1
66
```

```
DAT2 = > t2,
67
         DAT3=>t3,
68
         SRC(1) => 02(1),
 69
         SRC(0) => 02(0),
70
         DST(1) => 03(1),
71
         DST(0) => 03(0),
72
         out 0 = > s0,
73
         out1=>s1,
74
         out 2 = > s2,
75
         out3=>s3
 76
77
78
79
    );
80
81
    DB: debouncer port map(
82
         clock=>clock_50MHz,
83
         reset=>reset,
 84
         data_in=>Load,
 85
         data_out=>c1
 86
87
88
    );
89
90
    DISP:SEV_SEG_DISP port map(
91
 92
      clock_50MHz=>clock_50MHz,
 93
      reset=>reset,
94
      X = > st,
95
      Anode_Activate=>Anode_Activate,
96
      LED_out=>LED_out
97
98
    );
99
100
    p: process(clock_50MHz)
101
102
103
    begin
104
    if (rising_edge(clock_50MHz)) then
105
106
    if (02 = "--00") then
107
         t0(1) \le 04(1);
108
         t0(0) \le 04(0);
109
110
    elsif(02="--01") then
111
         t1(1) \le 04(1);
112
         t1(0) \le 04(0);
113
114
    elsif (02 = "--10") then
115
```

```
t2(1) <= 04(1);
116
        t2(0) \le 04(0);
117
118
    elsif (02="--11") then
119
        t3(1) \le 04(1);
120
        t3(0) \le 04(0);
121
122
    end if;
123
    end if;
124
125
    end process;
126
127
128
129
130
    p1:process(clock_50MHz)
131
    begin
132
133
134
    if (reset='1') then
135
        State<=En;
136
137
        01<= (others=>'0');
        02<= (others=>'0');
138
        03<= (others=>'0');
139
        04<=(others=>'0');
140
        LED<= (others=>'0');
1\,4\,1
142
    elsif (rising_edge(clock_50MHz)) then
143
144
    case State is
145
146
           when En =>
147
           --INSERIMENTO ENABLE
148
                st<="1110100110101011";
                                            --Sul display viene visualizzata la
149
                    scritta Enable
             if (c1='1') then
150
               O1 <= SW;
151
               State <= Source;
152
              end if;
153
154
155
           when Source=>
156
           --INSERIMENTO SORGENTE
157
             st<="0101000001000110";
                                             --Sul display viene visualizzata la
158
                 scritta SORG
             if (c1='1') then
159
               O2 <= SW;
160
                State<=Dest;
161
              end if;
162
```

```
163
164
          when Dest=>
165
          --INSERIMENTO DESTINAZIONE
166
          st<="0000111001010011";
                                          --Sul display viene visualizzata la
167
              scritta Dest
             if (c1='1') then
168
               O3 <= SW;
169
               State<=Dati;
170
              end if;
1\,7\,1
172
173
          when Dati=>
174
          --INSERIMENTO DATI
175
          st<="0000101000110010";
                                           --Sul display viene visualizzata la
176
              scritta Dati
             if (c1='1') then
177
               O4 <= SW;
178
               State<=Fine;
179
             end if;
180
181
182
          when Fine=>
183
             st<="1111001010011000";
                                          --Sul display viene visualizzata la
184
                scritta Fine
            LED<= s3 & s2 & s1 & s0;
185
186
187
      end case;
188
    end if;
189
190
   end process;
191
192
   end Behavioural;
```

Codice Componente 13.9: Definizione del componente FPGAOmega

13.4.1 File UCF

Il file UCF permette di mappare led, display, switch e bottoni per l'immissione degli input e la visualizzazione degli output.

```
NET "LED_out<3>" LOC = "D16"; # Bank = 1, Pin name = IO_L23N_1/LDC0, Type =
      DUAL, Sch name = CD
  NET "LED_out<2>" LOC = "G14"; # Bank = 1, Pin name = IO_L20P_1, Type = I/O,
6
      Sch name = CE
  NET "LED_out<1>" LOC = "J17"; # Bank = 1, Pin name = IO_L13P_1/A6/RHCLK4/
7
      IRDY1, Type = RHCLK/DUAL, Sch name = CF
  NET "LED_out<0>" LOC = "H14"; # Bank = 1, Pin name = IO_L17P_1, Type = I/O_1,
8
      Sch name = CG
  NET "clock_50Mhz"
                      LOC = "B8"; # Bank = 0, Pin name = IP_L13P_0/GCLK8, Type
9
       = GCLK, Sch name = GCLK0
  NET "Anode_Activate<0>" LOC = "F17"; # Bank = 1, Pin name = IO_L19N_1, Type
      = I/O, Sch name = ANO
  NET "Anode_Activate<1>" LOC = "H17"; # Bank = 1, Pin name = IO_L16N_1/A0,
11
      Type = DUAL, Sch name = AN1
  NET "Anode_Activate<2>" LOC = "C18"; # Bank = 1, Pin name = IO_L24P_1/LDC1,
12
      Type = DUAL, Sch name = AN2
  NET "Anode_Activate<3>" LOC = "F15"; # Bank = 1, Pin name = IO_L21P_1, Type
13
      = I/O, Sch name = AN3
15
  NET "SW<0>"
                     LOC = "G18";
                                     # Sch name = SW0
16
  NET "SW<1>"
                     LOC = "H18";
                                     # Sch name = SW1
17
                     LOC = "K18";
  NET "SW<2>"
                                     # Sch name = SW2
18
                     LOC = "K17";
  NET "SW<3>"
                                     # Sch name = SW3
19
20
  NET "Load" LOC = "B18";
21
  NET "reset" LOC = "D18";
22
23
24
  NET "LED<0>" LOC = "J14";
25
  NET "LED<1>" LOC = "J15";
26
  NET "LED<2>" LOC = "K15";
27
  NET "LED<3>" LOC = "K14";
28
  NET "LED<4>" LOC = "E16";
  NET "LED<5>" LOC = "P16";
30
  NET "LED<6>" LOC = "E4";
31
  NET "LED<7>" LOC = "P4";
32
```

Codice Componente 13.10: Definizione del file UCF