




HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

21. Oktober 2021 Revision: b941727 (2021-01-16 01:57:51 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**



EINE (ZU KURZE) EINFÜHRUNG IN VHDL

Notizen		
Notizen		

LIBRARY DEKLARATIONEN

Mit Hilfe von Bibliotheken kann weitere Funktionalität eingebunden werden:

```
1 library library_name;
2 use library_name.package_name.package_parts;

Beispiel:
1 library ieee;
2 use ieee.std_logic_1164.all; -- Definiert logische Datentypen
3 use ieee.numeric_std.all; -- Rechnen mit Bitvektoren (std_logic)

Die Bibliotheken std und work werden automatisch eingebunden.
Eigene Bibliotheken sind möglich:
```

2 use cpu.UARTTypes.all;

23

Eine (zu kurze) Einführung in VHDL

1 library cpu;

ENTITY - SCHNITTSTELLENBESCHREIBUNGEN

Ein entity is die vollständige Spezifikation aller Ein- und Ausgabepins (ports) eines Schaltkreises:

Für mode sind in, out und inout zulässig, sowie buffer. buffer verwendet man, wenn in einem Schaltkreis ein Signal **gelesen und geschrieben** werden muss.

Xilinx empfiehlt buffer zu vermeiden! Dies kann man erreichen, indem man Zwischenresultate (Signale) verwendet.

Votizen			
Notizen			
Votizen			
Notizen			
Votizen			
Notizen			

ENTITY - EIN BEISPIEL (BESCHREIBUNG EINES SPEICHERS)

```
1 library ieee;
   use ieee.std_logic_1164.all;
  library cpu;
   use cpu.CPUTypes.all;
   entity MemoryBank is
     port (clk
                    : in std_logic;
10
           enable : in std_logic;
11
12
           writeMem : in std_logic;
           adr
                    : in cpuAdrReal_t;
14
15
16
           dataIn : in cpuWord_t;
           dataOut : out cpuWord_t);
17
   end MemoryBank;
```

25

Notizen

Eine (zu kurze) Einführung in VHDL

ARCHITECTURE - FUNKTIONALITÄT EINES SCHALTKREISES

Mit Hilfe einer Architekturbeschreibung legt man die Funktionalität eines Schaltkreises fest:

```
1 architecture architecture_name of entity_name is
2
3 (Deklarationen von Konstanten, Typen und Signalen)
4
5 begin
6
7 (Code)
8
9 end architecture_name;
```

Hinweis: Es kann zu einem entity mehrere Architekturen (mit verschiedenen Namen) geben. Dadurch kann man z.B. die Funktionalität eines Schaltkreises speziell für eine Simulation beschreiben, verschiedene Implementationen gegeneinander testen oder für die Synthese optimieren.

Notizen			

BEISPIEL: SYNCHRONES FLIP-FLOP

```
1 library ieee;
use ieee.std_logic_1164.all;
4 entity FF is
    port(d
             : in std_logic; -- Eingabebit
         clk : in std_logic; -- Clock
         reset : in std_logic; -- Reseteingang
              : out std_logic); -- Ausgabebit
   end FF;
   architecture behavioral of FF is
   process (clk, reset) -- Sensitivitätsliste
   begin
     if (reset = '1') then
16
         q <= '0'; -- Zurücksetzen
      elsif (rising_edge(clk)) then -- Teste auf steigende Flanke
17
         q <= d; -- Daten übernehmen
18
      end if;
19
  end process;
21 end behavioral;
```

27

Eine (zu kurze) Einführung in VHDL

GENERISCHE SCHALTKREISE

Ein entity kann durch eine generic-Anweisung parametrisiert werden, wodurch das Design leichter wiederverwendet wird:

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Adder is
5
6 generic (width : integer := 8);
7
8 port (a : in std_logic_vector(width - 1 downto 0);
9 b : in std_logic_vector(width - 1 downto 0);
10 cin : in std_logic;
11
12 s : out std_logic;
13
14 end Adder;
```

Notizen		
Notizen		

SKALARE DATENTYPEN

Das Bibliothek std stellt die Datentypen bit, boolean, integer, character und real bereit. Der Datentyp real kann nicht synthetisiert werden (\Rightarrow nur für Simulationen).

Das Package std_logic_1164 liefert die Datentypen std_logic und std_ulogic, wobei

```
type std_logic is ('U', -- Uninitialized

'X', -- Forcing Unknown

'O', -- Forcing zero

'1', -- Forcing one

'Z', -- High Impedance (tri-state)

'W', -- Weak Unknown

'L' -- Weak zero

'H' -- Weak one

'-'); -- Don't care
```

Im Package numeric_std finden sich die Datentypen signed und unsigned, sowie Rechen- und Konvertierungsfunktionen.

29

Notizen

Eine (zu kurze) Einführung in VHDL

PHYSIKALISCHE DATENTYPEN

VHDL kennt physikalische Datentypen, d.h. ein Wert hat eine Einheit:

```
type length is range 0 to 1E9
units
um; -- Primäre Einheit: Micron
mm = 1000 um; -- 1000 Micron sind ein Millimeter
m = 1000 mm; -- 1000 Millimeter sind ein Meter
inch = 25400 um; -- Imperiale Einheiten
end units length;
```

Somit sind 0.1 inch und 2.54 mm gleich.

Achtung: Addition und Subtraktion funktioniert auf physikalischen Datentypen, aber bei der Multiplikation und Division kann es Probleme geben $(m \text{ vs. } m^2)$.

Notizen			

PHYSIKALISCHE DATENTYPEN (II)

Es gibt auch einen vordefinierten Datentyp für die Zeit, der bei der Simulation eine wichtige Rolle spielt:

```
1 -- Clock period definition
2 constant clk_period : time := 10 ns;
3
4 -- Clock process definitions (simulation starts with raising clock)
5 clk_process : process
6 begin
7
8 clk <= '1';
9 wait for clk_period/2;
10
11 clk <= '0';
12 wait for clk_period/2;
13
14 end process;</pre>
```

31

Eine (zu kurze) Einführung in VHDL

FILES

VHDL kennt auch Files. Diese sind allerdings **nicht synthetisierbar** und dienen z.B. dem automatisierten Testen, wobei die Testvektoren aus einer Datei ausgelesen werden.

```
1
2 -- Welcher Datentyp ist im File gespeichert?
3 type typeName is file of typeInFile;
4
5 -- Identifier fuer Zugriff
6 file identifier: typeName [[open openMode] is expression];

Beispiel:
1 type bFile is file of bit;
2 file fileO1 : bFile is "data.bit";
```

Im Package **textio** der Bibliothek **std** finden sich Routinen zum Lesen und Schreiben, sowie allgemeine Hilfsfunktionen für Files.

Jotizon			
Notizen			

USER DEFINIERTE SKALARE DATENTYPEN

Von integer können Datentypen abgeleitet werden:

```
type typeName is range specification;
```

Die Intervallgrenzen müssen zwischen integer'low (= $-2^{31} + 1$) und integer'high (= $2^{31} - 1$) liegen:

```
type natural is range 0 to integer'high;
type negative is range integer'low to -1;
type positive is range 1 to integer'high;
type temperature is range -273 to 100;
```

Zählt man alle gültigen Werte eine Datentyps auf, so bekommt man **Aufzählungstypen**:

```
type bit is ('0', '1');
type boolean is (false, true);
type std_ulogic is ('U','X','0','1','Z','W','L','H','-');
type stateFSM is (idle, exec, transmit, receive);
```

33

Eine (zu kurze) Einführung in VHDL

ARRAYS

Vergleichbar mit Programmiersprachen sind Arrays eine Sammlung von gleichen Datentypen:

```
type typeName is array (rangeSpecs) of element_t;
```

In VHDL gibt es wichtige vordefinierte Arraytypen:

```
type bit_vector is array (natural range <>) of bit;
type boolean_vector is array (natural range <>) of boolean;
type integer_vector is array (natural range <>) of integer;
type string is array (positive range <>) of character;
```

und Arrays mit Logik-Typen (Package std_logic_1164):

1	type	std_ulogic_vector	is	array	(natural	range	<>)	of	std_ulogic
2	type	std_logic_vector	is	array	(natural	range	<>)	of	std_logic;

Notizen			

ARRAYS - BEISPIELE

Arrays mit integer-Typen:

```
type t1_t is array (positive range <>) of integer;
constant c1 : t1_t(1 to 4) := (42, -7, 11, 0);

type t2_t is array (0 to 3) of natural;
constant c2 : t2_t := (2, 0, 9, 4);

Arrays mit Aufzählungen

type t3_t is array (natural range <>) of std_logic;
constant c3 : t3_t(4 downto 1) := "z100";

type t4_t is array (7 downto 0) of bit;
constant c4 : t4_t := "10011001";

Die Indizes eines Arrays brauchen keine integer-Typen zu sein:
type row_t is range 1 to 3;
type col_t is ('x', 'y', 'z');

type matrix is array (row_t, col_t) of std_logic;
```

35

Eine (zu kurze) Einführung in VHDL

SLICES

Mit Hilfe von Slices kann man **Teile** eines Arrays kopieren / bearbeiten:

```
signal word : std_logic_vector(15 downto 0);
signal lowWord : std_logic_vector( 7 downto 0);
signal highWord : std_logic_vector( 7 downto 0);

-- Teile aus dem Array rausschneiden
highWord <= word(15 downto 8);
lowWord <= word(7 downto 0);</pre>
```

Möchte man nur auf einen Teil eines Arrays zugreifen, so kann kann man auch Aliases definieren:

```
1 alias highWord is word(15 downto 8);
2 alias lowWord is word(7 downto 0);
```

Achtung: alias wird von vielen Synthesetools nicht unterstützt und kann so die Portierbarkeit beeinträchtigen.

Notizen			
Notizen			

RECORDS

Möchte man verschiedene Datentypen zu einem neuen Typ gruppieren, so verwendet man **Records**, die mit struct in C vergleichbar sind:

```
type ireg_t is record
irq : std_logic;
pend : std_logic_vector(0 to 7);
mask : std_logic_vector(0 to 7);
end record;
signal irq_r : ireg_t;
```

Der Zugriff auf die Komponenten eines records funktioniert dann ganz normal mit

```
irq_r.mask <= "00110011"</pre>
```

37

Eine (zu kurze) Einführung in VHDL

SUBTYPEN

Aufgrund der Codequalität, Testbarkeit oder Klarheit macht es Sinn **Typen einzuschränken**. Mit integer-Typen funktioniert das wie folgt:

```
subtype natural is integer range 0 to integer'high;
subtype positive is integer range 1 to integer'high;
```

Dieser Mechanismus funktioniert auch mit Aufzählungstypen

```
type std_logic is ('X', '0', '1', 'Z', 'W', 'L', 'H', '-');
subtype simpleLogic is std_logic range 'X' to 'Z';

type color_t is (red, green, blue, pink, yellow);
subtype additiveColor is color_t range red to blue;
```

oder mit Arrays deren Grenzen noch nicht festgelegt wurden

```
1 -- Width of datapath / registers
2 constant cpuDataWidth : integer := 32;
3
4 subtype cpuWord_t is std_logic_vector(cpuDataWidth - 1 downto 0);
```

SIGNALE UND VARIABLEN

Ein **Signal** dient dazu, Werte in oder aus einem Schaltkreis zu führen, d.h. ein Signal repräsentiert eine **Verbindung / Leitung** innerhalb von Schaltkreisen:

```
signal signal_name : data_type [:= expression];
```

Ganz ähnlich können auch Konstanten definiert werden:

```
constant signal_name : data_type := expression;
```

Neben Signalen bietet VHDL auch **Variablen**. Diese entsprechen (in der Regel) keinen Verbindungen zwischen Schaltkreisen. Sie dienen der Speicherung von Werten **innerhalb** von **Prozessen**, **Funktionen** und **Unterprogrammen**:

```
variable variable_name : data_type [:= expression];
```

Variablen repräsentieren nur lokale Informationen!

39

Motizon

Eine (zu kurze) Einführung in VHDL

SIGNALE UND VARIABLEN (II)

Achtung: Variablen dürfen **nicht** direkt nach einer **architecture**-Vereinbarung verwendet werden.

Der Zuweisungsoperator für Variablen und Signale unterscheidet sich:

```
Signal: a <= "0010";
Variable: a := "0010";
```

Die Zuweisung an ein **Signal** wird **nicht sofort** aktiv, sondern erst nach einer gewissen Verzögerungszeit (z.B. erst nach verlassen eines Prozesses). Deshalb ist auch

1 clk <= '0' after 5ns;</pre>

möglich. Dies ist nützlich, um Signallaufzeiten für eine Simulation zu modellieren. Bei der **Synthese** wird after **ignoriert**.

Die Zuweisung an eine Variable wird immer sofort aktiv.

Notizett	
Notizen	

OPERATOREN

VHDL kennt die üblichen Operatoren:

- → Logik: not, and, nand, or, nor, xor und xnor
- → Arithmetik: +, -, *, /, ** (Exponentiation), abs (absoluter Wert), mod und rem (ganzzahlige Division)
- → Vergleiche: = (Equal), /= (Not equal), < (Less than), > (Greater than), <= (Less than or equal) und >= (Greater than or equal).

Das Package numeric_std implementiert die obigen Operatoren auch für std_logic_vector (evtl. nicht alle synthesefähig).

Wichtig und oft hilfreich (z.B. Schieberegister) ist der **Konkatenationsoperator** (&).

Sei nun:

```
constant one: bit :='1';
constant tri: std_logic :='Z';
```

7.1

Eine (zu kurze) Einführung in VHDL

OPERATOREN (II)

Beispiel:

```
1  signal y: bit_vector(1 to 4);
2  signal z: std_logic_vector(7 downto 0);
3
4  y0 <= (one & "010"); -- ergibt "1010"
5  y1 <= one & "000"; -- ergibt "1000"
6  z0 <= (tri & tri & "111" & tri); -- ergibt ZZ111Z
7  z1 <= ('0' & "101" & tri); -- ergibt 0101Z</pre>
```

Weiterhin bietet **std_logic_vector** Schiebeoperationen:

- ightarrow Shift left logic (s11) Bits auf der rechten Seite mit '0' füllen
- → Shift right logic (srl) Bits auf der linken Seite mit '1' füllen
- → Shift left arithmetic (sla) Bits rechts mit LSB füllen
- → Shift right arithmetic (sra) Bits links mit MSB füllen
- → Rotate left (rol) Ringshift links
- → Rotate right (ror) Ringshift rechts

Notizen		
lotizen		

BEDINGTE ANWEISUNGEN

Die when-Anweisung ist vergleichbar mit einer nebenläufigen Variante der if-Anweisung. when darf deshalb nicht innerhalb einer process-Anweisung stehen:

Das when-Statement verlangt nicht, dass alle Eingabekombinationen abgedeckt sind (aber: gute Praxis für die Synthese!). Bei der ähnlichen select-Anweisung ist das notwendig:

43

Eine (zu kurze) Einführung in VHDL

ANWENDUNG: 4-TO-1 MULTIPLEXER


```
1 library ieee;
use ieee.std_logic_1164.all;
   entity Muliplexer4to1 is
  -- Breite des Multiplexers
   generic (w: integer := 8);
   port (d0, d1, d2, d3 : in std_logic_vector(w - 1 downto 0);
           sel : in bit_vector(1 downto 0);
           output
                   : out std_logic_vector(w - 1 downto 0));
11
12
   end entity;
13
14
   architecture whenArch of Multiplexer4to1 is
17
    output <= d0 when sel = "00" else
               d1 when sel = "01" else
19
               d2 when sel = "10" else
20
21 end architecture;
```

Notizen			
Notizen			

SEQUENTIELLER CODE

Um **sequentiellen** Code in VHDL (oder Schaltkreisen) erzeugen zu können, braucht man ein **Speicherkonzept**, da sonst keine Zwischenergebnisse "aufgehoben" werden können.

Das in der Vorlesung verwendete Artix-7 FPGA hat in jedem Slice gleich mehrere Flip-Flops zu diesem Zweck:





Block-RAMs stellen größere Mengen von Speicher (z.B. 36kB pro Block) zur Verfügung.


45

Notizen


Eine (zu kurze) Einführung in VHDL

SPEICHERELEMENTE

Ein **Latch** (engl. Schnappverschluss / Riegel) ist ein 1-Bit Speicher, dessen Ausgang den Wert des Eingang direkt wiedergibt, solange das Clock/Enable-Signal '1' ist. Dieses Verhalten heißt **level-sensitiv**:



Ein Flip-Flop dagegen ist **edge-sensitiv**, d.h. die Daten werden nur an (steigenden) **Flanken** übernommen.



Notizen				
Notizen				
Votizen				
Notizen				
Votizen				
Notizen				
	Notizen			

DIE PROCESS-ANWEISUNG

Eine process-Anweisung wird sequentiell abgearbeitet und darf die üblichen Kontrollstrukturen enthalten (if, case oder loop).

Zusätzlich ist die wait-Anweisung erlaubt, mit der man auf ein **Ereignis** (≜ **Veränderung**) eines (Clock)Signals warten kann.

```
1 [label:] process [(sensitivity_list)] is
2     [declarative_part]
3 begin
4 sequential_statements_part
5 end process [label];
```

Im **deklarativen** Teil einer **process**-Anweisung dürfen z.B. **Variablen vereinbart** werden.

In der **Sensitivitätsliste** werden alle Signale aufgeführt, die bei einer **Änderung** den **Ablauf des Prozesses** bewirken.

47

Eine (zu kurze) Einführung in VHDL

BEISPIEL: FLIP-FLOP MIT ASYNCHRONEM RESET

```
1 library ieee;
use ieee.std_logic_1164.all;
  entity ff is
   port ( clk : in std logic;
          reset : in std_logic;
             d : in std_logic;
              q : out std_logic);
   end entity;
   architecture Behavioral of FF is
   ff_pro : process (clk, reset)
13
14
    if (reset = '1') then -- Asynchroner reset^^I
         q <= '0'; -- Ausgang resetten^^I</pre>
16
       elsif ((clk'event) and (clk = '1')) then -- steigende Flanke
17
         q <= d; -- Eingang übernehmen
       end if;
    end process;
21 end architecture;
```

Notizen			
Notizen			

EINIGE BEMERKUNGEN ZU WAIT

```
Die Anweisung
```

```
elsif ((clk'event) and (clk = '1')) then -- Warte steigende Flanke

kann man auch abkürzen:

elsif (rising_edge(clk)) then -- Warte steigende Flanke

Für Simulationszweck ist auch die Variante

clk_process : process
begin

clk <= '1';
wait for clk_period / 2;

clk <= '0';
wait for clk_period / 2;
end process;</pre>
```

erlaubt. Dies ist aber nicht synthetisierbar.

49

Eine (zu kurze) Einführung in VHDL

CODEPARTITIONIERUNG

Mit Hilfe von Package, Component, Function und Procedure kann der Code **strukturiert** werden:

```
package packageName is
peklarationen;
end [package] [packageName];

package body packageName is
[Unterprogramme;]
[zurückgestelle Konstanten]
end [package body] [packageName];
```

Im ersten Teil eines Package sind **nur** Deklarationen zulässig, wogegen im zweiten (optionalen) Teil die Implementationen von Function und Procedure untergebracht sind.

Notizen				
Notizen				

BEISPIEL (AUSSCHNITT): PACKAGE

```
package CPUTypes is
     -- Holds an op-code of any instruction
     subtype instrOp_t is std_logic_vector(opCodeWidth - 1 downto 0);
     -- Codes for RType operations
     constant opRType : instrOp_t := "000000";
     -- Access the opcode
     function GetOp (signal word : in cpuWord_t) return instrOp_t;
10
   end CPUTypes;
11
12
   package body CPUTypes is
13
14
     function GetOp (signal word : in cpuWord_t) return instrOp_t is
15
16
       -- Simply slice out the operands field
17
       return instrOp_t(word((dW - 1) downto (dW - opCodeWidth)));
     end GetOp;
19
20
   end CPUTypes;
```

51

Eine (zu kurze) Einführung in VHDL

WIEDERVERWENDUNG VON CODE: COMPONENT

Für größere Schaltkreise muss es möglich sein, Schaltkreise (mehrmals) wieder verwenden zu können. Dies kann man mit der component-Anweisung erreichen:

Mit **port** werden die Ein- und Ausgänge des zu benutzenden Schaltkreises beschrieben (vergleichbar mit **entity**).

Die component-Anweisung wird **innerhalb** von architecture verwendet.

Notizen	
Notizen	

WIEDERVERWENDUNG VON CODE: COMPONENT (II)

Hat man eine Komponente in einer Architektur bekannt gemacht, dann kann man diese auch (mehrfach) benutzen / instanziieren:

Mit Hilfe von generic map kann man die generischen **Parameter** der **speziellen Instanz festlegen**.

Mit port map kann man die Signale der konkreten Instanz mit Signalen der Architekture verdrahten.

53

Eine (zu kurze) Einführung in VHDL

BEISPIEL: EIN XOR MIT DREI EINGÄNGEN

Angenommen man hat ein XOR mit zwei Eingängen und es soll draus eines mit drei Eingängen konstruiert werden:

```
entity XOR3 is
   port(i1,i2,i3 : in std_logic;
                : out std_logic);
         0
4 end XOR3;
   architecture Structural of XOR3 is
     signal tmp : std_logic;
     component XOR2 is
9
      port(x1,x2 : in std_logic;
10
          y : out std_logic);
11
12
      end component;
13
14
   begin
   -- Zwei XOR2 Gatter (Instanzen) verwenden
  XOR2_1 : XOR2 port map(x1=>i1, x2=>i2, y=>tmp);
  XOR2_2 : XOR2 port map(x1=>tmp, x2=>i3, y=>o);
19 end Structural;
```

lotizen			
lotizen			
lotizen			