



HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

21. Oktober 2021 Revision: b941727 (2021-01-16 01:57:51 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**



ENDLICHE AUTOMATEN MIT VHDL

lotizen		
otizen		

ENDLICHE AUTOMATEN MIT VHDL

Ein **endlicher Automat** (engl. >finite state machine<, kurz: **FSM**) modelliert ein bestimmtes Verhalten mit Hilfe einer (endlichen) Menge von **Zuständen** und mit **Übergängen** zwischen diesen.

Im Gegensatz zu den einfachen endlichen Automaten werden im Hardwareentwurf so genannte **Transducer**, verwendet die mit Hilfe der **Eingabe** und des **aktuellen Zustands** die jeweiligen **Ausgaben generieren**.

Man unterscheidet **Moore**- und **Mealy-Automaten**, wobei man die Mealy-Automaten als Verallgemeinerung der Moore-Automaten auffassen kann.


- → **Moore**-Automat: Die Ausgabe wird **nur** in Abhängigkeit vom aktuellen Zustand erzeugt.
- → Mealy-Automat: Die Ausgabe wird in Abhängigkeit von Zustand und aktueller Eingabe erzeugt.

103

Endliche Automaten mit VHDL

DIE STRUKTUR EINES SYNCHRONEN FSM

Synchrone FSMs sind idealisiert wie folgt aufgebaut:




Die obige Struktur zeigt, dass Moore-Automaten eine zum **Takt synchrone Ausgabe** erzeugen.

In der Praxis werden allerdings auch Mischformen von Moore- und Mealy-Automaten verwendet.

Notizen	
Notizen	

BEISPIEL: MOORE-AUTOMAT / LAUFLICHT



Dieser Automat wechselt bei jeder steigenden Flanke in den nächsten Zustand. Aus diesem Grund sind die Übergänge mit jeder möglichen Eingabe markiert.

Der in der **unteren** Hälfte der Zustände enthaltene Bitvektor entspricht der **Ausgabe** des Automaten (≜ Zustand der acht LEDs).

105

Endliche Automaten mit VHDL

DAS LAUFLICHT IN VHDL

```
1 library ieee;
   use ieee.std_logic_1164.all;
   entity lights is
      port (clk, reset : in std_logic;
                       : out std_logic_vector(7 downto 0));
   end lights;
   architecture Behavioral of lights is
   type state_t is (q0, q1, q2, q3, q4, q5, q6, q7);
   signal state_reg, state_next : state_t;
14
   begin
     transition : process (clk, reset)
15
16
       if (reset = '1') then
17
         state_reg <= q0; -- set initial state</pre>
       elsif (rising_edge(clk)) then -- changes on rising edge
19
         state_reg <= state_next;</pre>
20
21
       end if;
     end process;
```

Jotizan			
Votizen			
Notizen			

DAS LAUFLICHT IN VHDL (II)

```
next_state_proc : process (state_reg)
     begin
2
3
       case state_reg is
        when q0 =>
          leds <= "10000000"; -- Moore Ausgabe
           state_next <= q1;
         when q1 =>
          leds <= "01000000"; -- Moore Ausgabe
10
           state_next <= q2;
11
12
14
       end case;
15
     end process;
```

Im obigen Beispiel muss **nicht** mit if-elsif-else-end if gearbeitet werden, um den **Nachfolgezustand zu ermitteln**, da der Automat an jeder steigenden Taktflanke einfach zum nächsten Zustand übergeht.

107

Endliche Automaten mit VHDL

NEXT STATE LOGIK FÜR MOORE-AUTOMATEN

Im **allgemeinen Fall** wird ein Moore-Automat für die Eingaben noch einen **input-Port** haben. Dann ist **input** in der Sensitivitätsliste von **next_state_proc** enthalten.

Damit ergibt sich folgendes Template:

```
next_state_proc : process (state_reg, input)
2 begin
     case state_reg is
       when state_a =>
         output <= <value>; -- Moore Ausgabe
         if (input = <value>) then -- Alle Möglichkeiten abfragen!
           state_next <= state_<num>;
8
             . . .
10
           state_next <= state_<num>;
11
        end if;
12
       when state_b =>
       . . . .
```

lotizen			
lotizen			

NEXT STATE LOGIK FÜR MOORE-AUTOMATEN (II)

Hinweis: next_state_proc ist ein kombinatorischer Schaltkreis. Also wird output in jedem Zweig belegt und es werden alle Möglichkeiten zur Bestimmung von next_state berücksichtigt. Damit ergeben sich drei Designregeln:

- → Spezifiziere alle Möglichkeiten im next_state_proc, d.h. im case-Statement werden alle Bedingungen der jeweiligen if-Anweisung aufgeführt. Die case-Anweisung berücksichtigt alle möglichen Zustände des Automaten. Evtl. kann man mit "don't cares" arbeiten. Wird dies nicht gemacht, so kann der Synthesizer ungewollt Latches einführen.
- → Signalzuweisungen sind nur im jeweiligen Zustand gültig. Zuweisungen werden nicht gespeichert (kombinatorischer Prozess)!

109

Notizen

Endliche Automaten mit VHDL

NEXT STATE LOGIK FÜR MOORE-AUTOMATEN (III)

 → Müssen Werte gespeichert (≜ registered) werden, so wird dies mit Signalen der Form XXX_reg bzw. XXX_next im Prozess transition realisiert.

Grund: Speicher / FlipFlops werden nur im sequentiellen Prozess transition verwendet.

Notizen		

ALTERNATIVE (LAUFLICHT): SEPARATE PROZESSE

Beobachtung: Ist das State-Diagramm erstellt, so ist die Umsetzung in eine Implementierung nahezu mechanisch.

Ist der Automat verhältnismäßig groß oder unübersichtlich, so kann man **Ausgabe** und **next-state Logik** auch trennen.

Next-state Logik:

```
next_state_proc : process (state_reg)
begin
case state_reg is
when q0 =>
state_next <= q1;
when q1 =>
state_next <= q2;

number of the process (state_reg)

number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the process (state_reg)
number of the p
```

111

Endliche Automaten mit VHDL

ALTERNATIVE: SEPARATE PROZESSE (II)

Output Logik:

```
output_proc : process (state_reg)
begin
case state_reg is
when q0 =>
leds <= "100000000"; -- Moore Ausgabe
when q1 =>
leds <= "010000000"; -- Moore Ausgabe

....

end case;
end process;</pre>
```

Größere Automaten kann man auch mit speziellen graphischen Tools beschreiben, die dann den benötigten VHDL-Code erzeugen.

Notizen				
Notizen				
Votizen				
Votizen				
Notizen				

MEALY - AUTOMATEN

Ein Mealy-Automat ermittelt den Output mit Hilfe des Zustandes **und** der Eingabe. Aus diesem Grund werden die **Übergänge** eines Mealy-Automaten zusätzlich mit der Ausgabe beschriftet.



Dabei bedeutet die **Kantenbeschriftung in / out**: Zustandswechsel von q0 nach q1, wenn die Eingabe in vorliegt. Gebe bei dem Zustandswechsel out aus.


Aufgrund der Struktur eines Mealy-Automaten muss die Änderung der Ausgabe **nicht synchron** zum Takt sein (z.B. wenn sich die Eingabesignale ändern, so dass die Ausgabe den Pegel wechselt).

113

Endliche Automaten mit VHDL

BEISPIEL: MEALY - AUTOMATEN

Der folgende Automat erkennt **steigenden Flanken** in dem Signal **data**:



```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity edgeDetect is
5 port (clk : in std_logic;
6 reset : in std_logic;
7 data : in std_logic;
8 tick : out std_logic);
9 end edgeDetect;
```

Notizen			
Notizen			
Notizeri			

BEISPIEL: MEALY - AUTOMATEN (II)

```
1 architecture mealy of edgeDetect is
     type state_t is (low, high);
     signal state_reg : state_t;
     signal state_next : state_t;
7 transition : process (clk, reset)
   if (reset = '1') then
     state_reg <= low;
   elsif (rising_edge(clk)) then
       state_reg <= state_next;</pre>
12
     end if;
14 end process;
15
   -- next-state / output logic
17  next_state_proc : process(state_reg, data)
   -- Set default values
19
   state_next <= state_reg;
21 tick <= '0';</pre>
```

115

Endliche Automaten mit VHDL


BEISPIEL: MEALY - AUTOMATEN (II)

```
case state_reg is
       -- Handle state 'low'
3
       when low =>
        if (data = '1') then
           state_next <= high;
           tick <= '1';
         end if;
       -- Handle state 'high'
10
       when high =>
11
        if (data = '0') then
           state_next <= low;</pre>
13
         end if;
14
15
16
     end case;
18 end process;
19 end architecture;
```

Notizen			
Notizen			

TIMING DIAGRAMM DES MEALY-AUTOMATEN

Es wurde schon erwähnt, dass die Ausgabe eines Mealy-Automaten evtl. **nicht synchron** zum Takt sein kann:



Durch dieses Verhalten werden auch kurzzeitige Signalschwankungen (engl. **glitch(es)**) der Eingabe evtl. als Ausgabe weitergeleitet. Dies kann zu Problemen führen.


Auch die **Breite** des Signals tick **kann variieren**, je nachdem wie die Lage der steigenden Flanke von data zu clk ist.

117

Endliche Automaten mit VHDL

DIE FLANKENERKENNUNG MIT EINEM MOORE-AUTOMAT

Eine ähnliche Flankenerkennung kann man mit Hilfe eines Moore-Automaten entwerfen:



Die übliche Codierung eines Moore-Automaten ergibt:

```
1 architecture moore of edgeDetect is
2 type state_t is (low, edge, high);
3 signal state_reg : state_t;
4 signal state_next : state_t;
5 begin
6 -- Prozess stateHandler wie im Mealy-Fall
```

Notizen			
Notizen			

DIE FLANKENERKENNUNG MIT EINEM MOORE-AUTOMAT (II)

```
next_state_proc : process(state_reg, data)
      begin
2
       -- Set default values
       state_next <= state_reg;</pre>
       tick <= '0';
       case state_reg is
         when low =>
10
           if (data = '1') then
11
              state_next <= edge;
12
            end if;
13
14
         when edge =>
15
            tick <= '1';
16
            if (data = '1') then
17
              state_next <= high;
18
19
            else
20
            state_next <= low;
21
            end if;
```


119

Endliche Automaten mit VHDL

DIE FLANKENERKENNUNG MIT EINEM MOORE-AUTOMAT (III)

```
when high =>
if (data = '0') then
state_next <= low;
end if;
end case;
end process;
end architecture;</pre>
```

Damit ergibt sich ein leicht verändertes Timing:



Es zeigt sich, dass der von einem Moore-Automaten generierte Tick **immer einen clk-Zyklus** lang ist.

Notizen			
Notizen			

MOORE VS. MEALY

Die Ausgabe von Moore-Automaten ist **synchron**, wogegen die von Mealy-Automaten auch **nicht synchron** sein kann.

Die Ausgabe von Moore-Automaten **ändert sich nur an Taktflanken** und ist so **robuster** gegen Glitches. Die Reaktion von Mealy-Automaten ist aber evtl. schneller.

Nachteil: Moore-Automaten haben normalerweise **mehr Zustände** als gleichwertige Mealy-Automaten und brauchen somit **mehr Fläche** für die Logik.

Am Timing-Diagramm sieht man, dass das Signal dieses **Mealy**-Automaten **einen Takt früher** verfügbar ist. Wird tick in einem synchronen Subsystem weiter verwendet, so spielen Glitches und die Asynchronität eine untergeordnete Rolle, da das Signal nur an der **steigenden Flanke stabil** sein muss.

121

Notizen
Notizen