



HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

21. Oktober 2021 Revision: b941727 (2021-01-16 01:57:51 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**




ASYNCHRONE SIGNALE & CLOCK DOMAIN CROSSING

Notizen	
Notizen	
·	

FLIP-FLOPS / TIMING



Ein Flip-Flop ist **edge-sensitiv** und übernimmt Daten nur an (steigenden) **Flanken**.



In der Praxis¹ sind


- → Flanken **nicht senkrecht** und
- → ein Flip-Flop **benötigt Zeit** um die Daten zu übernehmen.

Der Dateneingang darf sich für eine technologieabhängige Mindestzeit **vor** der Taktflanke nicht ändern (**Setup-Time** t_{set}) und muss auch noch **nach** der Taktflanke eine gewisse Zeit stabil sein (**Hold-Time** t_{bld}).

177

Asynchrone Signale & Clock Domain Crossing

METASTABILITÄT



Ändert sich der Dateneingang eines Flip-Flops von '0' nach '1' innerhalb der Setup-Time oder Hold-Time, so kann das Flip-Flop

- → '1' ausgeben (gewünscht),
- → 'O' ausgeben oder (alten Wert gespeichert, dann "klappt" es das nächste Mal vielleicht)
- → in einen metastabilen Zustand gelangen (der Spannungspegel befindet sich dann irgendwo zwischen '1' und '0'). Die Ausgabe kann weder als '1' noch als '0' interpretiert (nachfolgende Schaltkreise evtl. in undefiniertem Zustand).


Notizen			
Notizen			

 $^{^{1}\}mbox{Literatur: Pong P. Chu, RTL Hardware Design Using VHDL, John Wiley & Sons, 2006$

METASTABILITÄT (II)

Geringe Störungen (Rauschen) lassen das Flip-Flop wieder in einen **stabilen Zustand kippen**.

Die Wahrscheinlichkeit, dass sich das Flip-Flop nach der Zeit T_r ("Resolution Time") noch im metastabilen Zustand befindet beträgt:



(τ ist eine hardwareabhängige Konstante)

Bei heutigen Technologien beträgt au Bruchteile von Nanosekunden.

Frage: Wie zuverlässig ist ein Schaltkreis, wenn **asynchrone** Eingaben benötigt werden?

179

Notizen

Asynchrone Signale & Clock Domain Crossing

METASTABILITÄT (III)

Kann ein Flip-Flop den metastabilen Zustand nicht innerhalb eines gegebenen Zeitraums verlassen / beheben, dann spricht man von einem **Synchronisationsfehler**.

Die Zuverlässigkeit einer Schaltung beschreibt die durchschnittliche Zeit zwischen zwei aufeinanderfolgenden Synchronisierungsfehlern ($\operatorname{kurz:MTBF}(T_r)$)

Seien ω das Zeitfenster in dem ein Flip-Flop in den **metastabilen** Zustand gerät (aktuell: einige Picosekunden bis Bruchteile von Nanosekunden), f_{clk} die **Taktfrequenz** und f_d die **Änderungsfrequenz** der Eingabe, dann gilt

$$MTBF(T_r) = \frac{e^{\frac{T_r}{\tau}}}{\omega \cdot f_{clk} \cdot f_d}$$

Notizen

MTBF - EIN BEISPIEL

Sei au=0.5ns, $\omega=0.1$ ns, $f_{clk}=50$ Mhz und $f_d=0.1\cdot f_{clk}$, dann

$\overline{T_r}$	MTBF
0.0ns	$4.00\cdot 10^{-5}\mathrm{sec}$
$2.5\mathrm{ns}$	$5.94\cdot 10^{-3}\mathrm{sec}$
$5.0 \mathrm{ns}$	$8.81\cdot 10^{-1}\mathrm{sec}$
10.0ns	$1.94 \cdot 10^4$ sec (5.39 Stunden)
$20.0 \mathrm{ns}$	$9.42 \cdot 10^{12} { m sec} \ (2.99 \cdot 10^5 \ { m Jahre})$
30.0ns	$4.57 \cdot 10^{21} \mathrm{sec} \ (1.45 \cdot 10^{14} \ \mathrm{Jahre})$
$35.0 \mathrm{ns}$	$1.01 \cdot 10^{26} \text{sec} \ (3.19 \cdot 10^{18} \ \text{Jahre})$

Entspricht T_r der halben Taktfrequenz, so ist die unakzeptable MTBF ca. 5 Stunden. Schon bei der 1.5fachen Resolution Time ergeben sich *ausreichende* 10^{14} Jahre (Alter des Universums: ca. 10^{11} Jahre).

181


Asynchrone Signale & Clock Domain Crossing

UMGANG MIT SYNCHRONISATIONSFEHLERN

Synchronisationsfehler kann man nicht vermeiden, aber so unwahrscheinlich machen, dass sie **praktisch** keine Rolle spielen.

Benötigen einen Schaltkreis (**Synchronizer**), der die **Weiterleitung** der **fehlerhaften** Information eines metastabilen Flip-Flops **verhindert** und ihm Zeit gibt einen **stabilen Zustand** zu **erreichen**.

Idee: Verwende ein zusätzliches Flip-Flop SYN als Synchronizer:



Notizen			
Notizen			

ANALYSE

Sei T_c die Periodendauer, T_{set} die Flip-Flop Setup-Time und T_{comb} die Verzögerung der kombinatorischen Logik.

Dann gilt für den Pfad async zum D-Eingang des Flip-Flops FF:

- → Das Signal async wird um einen Takt verzögt.
- \rightarrow Das Signal sync muss $T_{set} + T_{comb}$ vor der nächsten (steigenden) Flanke stabil sein.
- ightarrow Das Flip-Flop SYN hat also eine **Resolution Time** von $T_r=T_c-(T_{comb}+T_{set})$ zur Verfügung.

Sei $T_{set} = 2.5$ ns, dann ergibt sich bei 50Mhz:

$$T_r = 20\mathsf{ns} - (T_{comb} + 2.5\mathsf{ns})$$

Das **optimale** T_r ergibt sich für $T_{comp}=0$. Allerdings liegt T_{comp} durch das Design fest!

183

Notizen


Asynchrone Signale & Clock Domain Crossing

ANALYSE (II)

Ist die kombinatorische Logik mit 1ns sehr schnell, dann ergibt sich eine MTBF von 272 **Jahren** (mit den schon verwendeten Parametern τ und ω).

lst die kombinatorische Logik mit 12.5**ns langsam**, dann beträgt die MTBF nur noch 0.8**sec**.

Idee: Verwende zwei Flip-Flops für den Synchronizer:



Dann ergibt sich $T_r = 20$ ns -2.5ns = 17.5ns. Dies ergibt eine MTBF von 3000 **Jahren**.

Notizen		

BENUTZUNG VON SYNCHRONIZERN

Es ergeben sich folgende Regeln zur Benutzung von Synchronizern:

- → Das asynchrone Signal sollte **frei von Glitches** sein.
- → Ein Signal wird **an einem Ort** synchronisiert. Ein Synchronizer garantiert nicht, welcher Ausgabewert erreicht wird.
- → Vermeide asynchrone zusammenhängende Signale (z.B. binäre Zahl). Alternative: Verwende Gray-Codes wenn möglich oder implementiere einen Message-Passing Mechanismus.
- → Bewerte den Synchronizer nach jeder relevanten Designänderung neu.

Manche Technologien stellen Flip-Flops zur Verfügung, die gegen Metastabilität gehärtet sind.

185

Asynchrone Signale & Clock Domain Crossing

SYNCHRONIZER - EINE IMPLEMENTIERUNG

```
1 library ieee;
use ieee.std_logic_1164.all;
4 entity Synchronizer is
     port(clk : in std_logic;
          reset : in std_logic;
          async : in std_logic;
          sync : out std_logic);
   end Synchronizer;
11 architecture TwoFF of Synchronizer is
    signal meta_reg, meta_next : std_logic;
13
     signal sync_reg, sync_next : std_logic;
     process(clk, reset) -- Implementiere zwei Flip-Flops
16
   begin
      if (reset = '1') then
       meta_reg <= '0';</pre>
19
         sync_reg <= '0';
       elsif (rising_edge(clk)) then
```

lotizen			
lotizen			

SYNCHRONIZER - EINE IMPLEMENTIERUNG

```
meta_reg <= meta_next;
sync_reg <= sync_next;
end if;
end process;

-- Next state logic
meta_next <= async;
sync_next <= meta_reg;

-- Output logic
sync <= sync_reg;
end architecture;</pre>
```

Die Lösung mit zwei Flip-Flops ist verbreitet.

Es können auch spezielle gegen Metastabilität **gehärtete Flip-Flops** verwendet werden (die aber größer sind).

Evtl. kann man den **Takt künstlich verlangsamen** (vgl. PLL), wenn keine gehärteten Flip-Flops zur Verfügung stehen.

187

Asynchrone Signale & Clock Domain Crossing

CLOCK DOMAINS

In einem synchronen Schaltkreis werden **alle** Komponenten mit dem gleichen Takt betrieben. Alle Komponenten, die den gleichen Takt verwenden werden **Clock domain** genannt.

Aus verschiedenen Gründen kann man nicht immer mit **einer** Clock domain auf einem FPGA / ASIC arbeiten:

- → Unterschiedliche physikalische I/O-Schnittstellen (z.B. Datenübertragung)
- → Clock skew (Laufzeiten des Taktsignal führen zu einer Phasenverschiebung)
- → Komplexität / Laufzeiten von Teilschaltkreisen (globaler Takt richtet sich nach dem langsamsten Schaltkreis)

Problem: An den Grenzen von Clock Domains müssen ganze Datenbusse auf die neue Domain synchronisiert werden. Dieses Problem ist als "Clock Domain Crossing (CDC)" bekannt.

Notizen			
Votizen			
Notizen			

CLOCK DOMAINS (II)

Idee: Benutzen für jedes Signal eines Busses einen eigenen Synchronizer.

FALSCH: Haben uns schon die Designregel "**Vermeide** asynchrone **zusammenhängende Signale** (z.B. binäre Zahl)" in Zusammenhang mit Synchronizern überlegt.

Idee: Verwenden ein (synchronisiertes) Signal und führen ein **Handshaking-Protokoll** durch.

- 1. Der Sender gibt Daten aus und aktiviert dann das Signal REQ.
- 2. Der Empfänger übernimmt die Daten und aktiviert **danach** das Signal ACK.
- 3. Der Sender deaktiviert REQ und reaktiviert es nicht, solange bis auch ACK deaktiviert wurde.
- 4. Bemerkt der Empfänger, dass REQ deaktiviert wurde, so deaktivert er auch ACK.

189

Notizen

Asynchrone Signale & Clock Domain Crossing

CLOCK DOMAINS (III)

Dieses Vorgehen ist als 4-Phasen Handshake bekannt (es gibt auch effizienter Versionen wie den 2-Phasen Handshake).

Nachteil: Die Phasen brauchen Zeit, damit **geht (viel) Bandbreite** bei der Übertragung der Daten **verloren** (Handshake muss für jedes Datenpaket durchgeführt werden).

Idee: Verwenden einen asynchronen (dual-port) FIFO mit

- → einem Write-Port mit eigenem Takt,
- → einem Read-Port mit eigenem Takt und
- → full bzw. empty Signal für die Flusskontrolle.

Vorteil: Durch dieses Vorgehen werden zeitaufwendige Handshakes vermieden (Datenrate nähert sich dem "Machbaren" an).

TVOLIZETT		
Votizen		

EIN ASYNCHRONER FIFO

Die folgenden Ideen stammen aus Peter Alfke, "Asynchronous FIFO in Virtex-IITM FPGAs", TechXclusives, und der VHDL-Implementierung² von Alexander Pham.

Ziele:

- → Es soll ein dual-ported RAM (BlockRAM) für einen FIFO-Speicher verwendet werden.
- → Der read-Port und write-Port (bzw. das empty-Signal / full-Signal) können sich in unterschiedlichen Clock-Domains hefinden.
- → Es gibt je einen Read-Counter und Write-Counter für die Lesebzw. Schreibaddressen im FIFO

191

Notizen

Asynchrone Signale & Clock Domain Crossing

EIN ASYNCHRONER FIFO (II)

Problem: Zur Generierung der Signale empty bzw. full werden die read- und write-Adresse benötigt. Es tritt also ein Clock-Domain Crossing auf. Aber: Wir können die Adressen nicht mit Synchronizern synchronisiert!

ldee: Verwende die **Gray-Codierung** für die Schreib- und Leseadressen.

Problem: Es sollen *alle* Speicherstellen des FIFOs benutzt werden können. Wenn read-Adresse gleich write-Adresse ist, dann kann der FIFO **leer** oder **voll** sein!

Idee: Teile den FIFO (Ringpuffer) in (vier) Sektoren ein.

- → Befindet sich der read-Zeiger im Sektor vor dem write-Zeiger, dann wird eine empty-Warnung erzeugt.
- → Wenn der write-Zeiger im Sektor vor dem read-Zeiger ist, dann generiere eine full-Warnung.

TVOLIZETT		
Votizen		

²http://www.asic-world.com/examples/vhdl/asyn_fifo.html

Asynchrone Signale & Clock Domain Crossing

EIN ASYNCHRONER FIFO (III)

Teilt man die Folge der Gray-Codes in vier gleich große Teile ein, so ergibt sich die folgende Liste der beiden hochwertigsten Bits:

00, 01, 11, 10, 00 (das letzte Paar wurde wiederholt)

Beobachtung: Zwei Paare (a_n,a_{n-1}) und (b_n,b_{n-1}) folgen aufeinander genau dann, wenn $a_{n-1}=b_n$ und $a_n\neq b_{n-1}$ gilt. Dies führt zu folgenden VHDL-Anweisungen:

193

Asynchrone Signale & Clock Domain Crossing

EIN ASYNCHRONER FIFO (IV)

Der FIFO ist **leer** (bzw. **voll**), wenn eine Leerwarnung (bzw. Vollwarnung) gespeichert wurde und Leseadresse gleich Schreibadresse ist.

Frage: Wie speichert man eine Leerwarnung / Vollwarnung?

```
except : process(fullWarn, emptyWarn, clear)
     begin
       -- fifo should be cleared or we have an empty warning
       if ((clear = '1') or (emptyWarn = '1')) then
         -- '0' indicates a possible empty in the next future
         exCase <= '0';
       elsif (fullWarn = '1') then
         -- '1' indicate a possible full in the next future
         exCase <= '1';
       end if;
     end process;
11
12
     -- Generate asynchronous empty / full signals
13
                    exCase and equalAdr;
     aEmpty <= not exCase and equalAdr;</pre>
```


Votizen			
Votizen			
Notizen			
Votizen			
lotizen			
lotizen			
Notizen			
Votizen			
Jotizen			
lotizen			
Notizen			
Notizen			

EIN ASYNCHRONER FIFO (V)

An dieser Stelle verwenden wir (gewollt) ein Latch für exCase!

Dies erkennt man leicht, da in der if-Anweisung nicht alle Fälle ausdekodiert sind. Damit ergibt sich für exCase eine zeitliche Abhängigkeit, die mit der Instantiierung eines Latches (Speicher) gelöst werden muss, da das Speicherverhalten nicht vom Takt abhängig ist.

Dies zeigt auch die Synthese:



195

Asynchrone Signale & Clock Domain Crossing

EIN ASYNCHRONER FIFO (VI)

Nur eine **Schreibaktion** bewirkt, das das full-Signal '1' wird. Damit ist die **steigende Flanke** synchron zur write-clock.

Analog: Die steigende Flanke des empty-Signals ist synchron zur read-clock.


Problem: Müssen noch die fallenden Flanken von "empty" und "full" synchronisieren:

```
synchronize_full : process (wClk, aFull)
begin
if(aFull = '1') then
-- happens synchronously (aFull = '1' needs equalAdr = '1')
full <= '1';
elsif (rising_edge(wClk)) then
-- Fifo is not full and the falling edge is synchronized too
full <= '0';
end if;
end process;</pre>
```

lotizen				
lotizen				
Jotizen				

Asynchrone Signale & Clock Domain Crossing

ASYNCHRONER FIFO (BLOCKSCHALTBILD)



197

Notizen			
Notizen			