



HARDWARE-BESCHREIBUNGSSPRACHEN

Hardwareentwurf mit VHDL

21. Oktober 2021 Revision: b941727 (2021-01-16 01:57:51 +0100)

Steffen Reith

Theoretische Informatik Studienbereich Angewandte Informatik Hochschule **RheinMain**



BASISSCHALTKREISE

Notizen			
lotizen			

KOMBINATORISCHE SCHALTKREISE

Kombinatorische Schaltkreise enthalten keine Speicherelemente. Deshalb hängt die Ausgabe ausschließlich von der Eingabe ab und sie liefern bei gleicher Eingabe die gleiche Ausgabe ("keine Geschichte / Gedächtnis").

Ein kombinatorischer Schaltkreis berechnet (vereinfacht) eine **Boolesche Funktion** f vom Typ $f: \{0,1\}^n \to \{0,1\}^m$.

In einem kombinatorischen Schaltkreis gibt es **keine** (zeitverzögerten) **Rückkopplungen**, d.h. fasst man die Schaltung als Graph auf, so ist dieser **kreisfrei**.

55

Basisschaltkreise

MULTIPLEXER

Will man aus einer Menge von Signalen genau eines **auswählen** und dann weitergeben, so verwendet man einen Multiplexer:

```
1 library ieee;
use ieee.std_logic_1164.all;
4 entity MUX4to1 is
    generic (W : integer := 8);
     port (i0, i1, i2, i3 : in std_logic_vector(W - 1 downto 0);
          sel : in std_logic_vector(1 downto 0);
                      : out std_logic_vector(W - 1 downto 0));
   end entity;
11 architecture Behavioral of MUX4to1 is
12 begin
   with sel select
   o <= i0 when "00",
14
           i1 when "01",
15
           i2 when "10",
           i3 when others; -- Warum reicht "11" nicht?
18 end architecture;
```

Notizen		
Notizen		

PRIORITÄTSENCODER

Ein **Prioritätsencoder** ermittelt die **Nummer** des aktiven Eingangs mit der **höchsten Priorität**. Eine Anwendung könnte die **Auswahl eines Interrupts** sein.

Implementiert werden soll ein Prioritätsencoder mit vier Request-Eingängen, wobei die Nummer des Eingangs die Priorität angibt:

```
1 entity pEncoder4 is
2 port (req : in std_logic_vector(4 downto 1);
3     idx : out std_logic_vector(2 downto 0));
4 end pEncoder4;
5
6 architecture Behavioral of pEncoder4 is
7 begin
8 idx <= "100" when (req(4)='1') else
9     "011" when (req(3)='1') else
10     "010" when (req(2)='1') else
11     "001" when (req(1)='1') else
12     "000";
13 end architecture;</pre>
```

57

Basisschaltkreise

DECODER

Will man, abhängig von einer Binärzahl, genau ein Signal aktivieren, so wird dieser Schaltkreis **Decoder** bezeichnet.

Eine typische Anwendung ist die Implementierung von **Memory-Mapped I/O** oder die Erzeugung von **enable**-Signalen für eine gemultiplexte Ansteuerung der Siebensegmentanzeigen des Nexys-Boards.

lotizen			
Votizen			
Notizen			
Notizen			
Votizen			
Votizen			
Jotizen			
lotizen			
Votizen			
lotizen			
lotizen			

SYNCHRONES DESIGN

Sequentielle Schaltkreise benutzen **internen Speicher**, d.h. die Ausgabe hängt **nicht nur** von der Eingabe ab.

Um die Entwicklung von Schaltkreisen zu **vereinfachen** (z.B. den Clock Skew zu entschärfen, Vermeidung von Glitches), verwendet man das **synchrone Design**.

Bei der synchronen Methode werden alle Speicherelemente durch einen globalen Takt kontrolliert / synchronisiert. Alle Berechnungen werden an der steigenden (und/oder) fallenden Flanke des Taktes vorgenommen.

Das synchrone Design ermöglicht den Entwurf, Test und die Synthese von **großen** Schaltkreisen mit marktüblichen Tools. Aus diesem Grund wird in der Vorlesung diese Designmethode verwendet werden.

59

N | - 4! - - -

Basisschaltkreise

SYNCHRONES DESIGN (II)

Unter **Clock Skew** versteht man den Versatz / Verzögerung von Taktsignalen durch **Laufzeitunterschiede**. Mit Hilfe von speziellen **Taktverteilungsnetzwerken** wird in einem FPGA (oder anderen synchronen Schaltkreisen) der Clock Skew **minimiert**.

Aus diesem Grund sollte keine (kombinatorische) Logik im Taktpfad sein, da dies zu ungleichmäßigen Laufzeiten führen kann.


Aufgrund unterschiedlicher Laufzeiten in den Signalpfaden und/oder Gattern können Signale **zeitlich verschoben** sein. Dabei kann es zu **ungewollten / ungültigen** sehr kurzen Signaländerungen kommen (engl. **Glitches**):

а			
b			
a xor b	Π	Π	

Notizen			
Notizen			

SYNCHRONE SCHALTKREISE

Die Struktur von synchronen Schaltkreisen ist **idealisiert** wie folgt aufgebaut:



61

Basisschaltkreise

BEISPIEL: FLIP-FLOP

```
1 library ieee;
use ieee.std_logic_1164.all;
   entity ff is
    port ( clk : in std_logic;
              d : in std_logic;
              q : out std_logic);
   end entity;
   architecture Behavioral of FF is
10
  begin
     ff : process (clk)
11
12
     if (rising_edge(clk)) then -- Warte steigende Flanke
13
       q <= d; -- Eingang übernehmen
14
   end if;
15
    end process;
   end architecture;
```

Hier ist die \cdot Next State Logic \cdot und die \cdot Output Logic \cdot trivial und es bleibt das nackte FlipFlop eines synchronen Systems. Da d nur an der Flanke übernommen wird, ist nur clk in der Sensitivitätsliste.

Notizen			
Notizen			

REGISTER & COUNTER

Gruppiert man **mehrere** Flip-Flops zu einen Speicherelement, so erhält man ein **Register**.

Mit einem entsprechend breiten Register kann man einen free-running counter bauen, der die Basis für viele andere Schaltkreise bildet und einfach die Anzahl der steigenden Flanken des Taktsignals zählt.

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity freeBinCounter is
6
7 generic(N : integer := 8);
8
9 port (clk : in std_logic;
10 reset : in std_logic;
11 value : out std_logic_vector(N - 1 downto 0));
12
13 end entity;
```

63

Basisschaltkreise


FREE-RUNNING COUNTER

```
architecture Behavioral of freeBinCounter is
   signal cnt_reg : std_logic_vector(N - 1 downto 0);
4 signal cnt_next : std_logic_vector(N - 1 downto 0);
6 begin
7 process (clk, reset)
    -- Asynchronous reset
      if (reset = '1') then
       cnt_reg <= (others => '0');
11
      elsif (rising_edge(clk)) then
12
        cnt_reg <= cnt_next; -- Change state on rising edge</pre>
      end if;
14
    end process;
15
16
    -- Next state logic
17
   cnt_next <= std_logic_vector(unsigned(cnt_reg) + 1);</pre>
19
   -- Output logic
20
   value <= cnt_reg;</pre>
   end architecture;
```

Notizen			
lotizen			

DAS ERGEBNIS DER SYNTHESE

Synthetisiert man die Beschreibung des >Free-running counter<mit Hilfe der Xilinx-Tools, so ergibt sich eine bekannte Struktur:



65

THEORIE VS. PRAXIS

Basisschaltkreise

Eine einfache Simulation zeigt das erwartete Ergebnis:

					215.000	ns								
Name	Value	190 ns	200 ns	210 ns		220 ns		230 ns		240 ns		250 ns		260 ns
clk	1													
e reset	Ð													_
▶ 🌃 value[7:0]	00000010	00000000	X 0000	0001	0000	0010	0000	0011	0000	0100	0000	0101	X 000	00110
6 clk_period	10000 ps					10	0000 ps							

Die wirkliche (Post-Map) Welt sieht ein wenig anders aus

					219.148 ns				
Name	Value	190 ns	200 ns	210 ns	220 ns	230 ns	240 ns	250 ns	260 ns
Ue clk	1								
Un reset	θ								
▶ ■ value[7:0]	00000000	000000	ido)	00000001	(00000010)	00000011	00000100 X	00000101	00000
l clk_period	10000 ps				10000 ps				

Notizen			
Votizen			
Notizen			

THEORIE VS. PRAXIS (II)

Der gleiche Simulationslauf mit höherer Zeitauflösung:

					219.	.148 ps				
Name	Value	 218,600 ps	218,800 ps	219,000 ps		219,200 ps	219,400 ps	219,600 ps	219,800 ps	220,0
Ue cik	1									
Un reset	Θ									
▼ 1 value[7:0]	00000000	00	000001		\propto		00	000010		
Ug [7]	Θ									
Un [6]	Θ									
Un [5]	Θ									
Ug [4]	Θ									
Ue [3]	Θ									
₩ (3) ₩ (2)	Θ									
Ve [1]	Θ									
Um [0]	0	3.								
l clk_period	10000 ps					10000 ps				

67

Basisschaltkreise

EIN UNIVERSELLER COUNTER

Die parallele Anweisung (mit dem entsprechenden Port)

liefert einen Counter, der im letzten Takt vor dem **Überlauf** ein Flag liefert, das einen Takt lange 1 ist.

Baut man eine etwas kompliziertere »Next State Logic« ein, so erhält man einen universellen Zähler, der **vorwärts** und **rückwärts zählen**, den man **anhalten** und **laden** kann.

```
cnt_next <= std_logic_vector(unsigned(cnt_reg) + 1)
when ((enable = '1') and (up = '1')) else

std_logic_vector(unsigned(cnt_reg) - 1)
when ((enable = '1') and (up = '0')) else

data when (load = '1') else

cnt_reg;</pre>
```

lotizen			
lotizen			

EIN BLICK IN DIE ZUKUNFT

Manchmal wird ein Zähler benötigt, der das Ergebnis genau **einen Takt früher** zur Verfügung stellt.

Dies ist z.B. praktisch, wenn in einer CPU der Programmcounter die Adresse für den Instruktionsspeicher zur Verfügung stellt. Geht man herkömmlich vor, so steht die Instruktion immer erst **einen Takt nachdem** der Programmcounter erhöht wurde bereit.

Statt des Inhalts des Zählers wird einfach der "zukünftige Wert" ausgegeben:

```
1  -- Next state logic
2  cnt_next <= std_logic_vector(unsigned(cnt_reg) + 1);
3 
4  -- Output logic (statt value <= cnt_reg)
5  value <= cnt_next;</pre>
```

Diese Technik lässt sich natürlich **analog** auf die folgenden Schaltkreise (und Automaten) **übertragen**.

69

Basisschaltkreise

EIN MODULO-COUNTER

Interessant ist ein Zählerbaustein, der **immer wieder** bis zu einem **vorgegebenen Wert** zählt. Ein Anwendung hierfür könnte die Erzeugung eines HSYNC-Signals einer VGA-Schnittstelle sein.

```
1 library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   entity modCnt is
     generic(W : integer := 10; -- Width
             M : integer := 800; -- Modulo
             hsMin : integer := 656;
10
             hsMax : integer := 751);
11
12
     port(clk : in std_logic;
          reset : in std_logic;
13
          sync : out std_logic;
14
                : out std_logic_vector(W - 1 downto 0));
15
16
   end modCnt;
```

Notizen		
Notizen		

EIN MODULO-COUNTER (II)

```
1 architecture Behavioural of modCnt is
      signal cnt_r : unsigned(W - 1 downto 0);
      signal cnt_n : unsigned(W - 1 downto 0);
      process (clk, reset)
     begin
       if (reset = '1') then
          cnt r <= (others => '0');
       elsif (rising_edge(clk)) then
          cnt_r <= cnt_n; -- Change state on rising edge</pre>
10
       end if;
11
12
     end process;
13
     -- Next state logic
14
      cnt_n <= (others => '0') when (cnt_r = M - 1) else cnt_r + 1;
16
     -- Output logic
17
     q <= std_logic_vector(cnt_r);</pre>
     sync <= '1' when ((cnt_r >= hsMin) and (cnt_r <= hsMax)) else '0';</pre>
19
20
  end architecture;
```

71

Basisschaltkreise

EIN SCHIEBEREGISTER

Oft sollen Daten **serialisiert/parallelisiert** werden. Eine Standardanwendung ist ein UART - Universal Asynchronous Receiver Transmitter (vgl. "serielle Schnittstelle").

Hierzu verwendet man ein Schieberegister:

```
1 library ieee;
   use ieee.std_logic_1164.all;
   entity shiftReg is
     generic(N : integer := 8);
     port(clk : in std_logic;
          reset : in std_logic;
10
11
          mode : in std_logic_vector(1 downto 0);
12
13
          d : in std_logic_vector(N - 1 downto 0);
          q : out std_logic_vector(N - 1 downto 0));
14
15
   end shiftReg;
```

Jotizen			
Notizen			
Votizen			
Notizen			

EIN SCHIEBEREGISTER (II)

```
1 architecture Behavioural of shiftReg is
2 signal dat_r, dat_n : std_logic_vector(N - 1 downto 0);
   begin
     process (clk, reset)
     begin
      if (reset = '1') then
         dat_r <= (others => '0');
       elsif (rising_edge(clk)) then
         dat_r <= dat_n; -- Change state on rising edge</pre>
10
       end if;
11
     end process;
12
     with mode select -- next state logic (Aufzählungstypen erhöhen die Lesbarkeit!)
14
       dat_n <= dat_reg when "00",
15
                d(0) & dat_r(N - 1 downto 1) when "01", -- Shift right
16
                dat_r(N - 2 downto 0) & d(N-1) when "10", -- Shift left
17
                d when others;
18
19
     q <= dat_r; -- Output logic</pre>
20
21
22 end architecture;
```

73

Basisschaltkreise

EINE ANWENDUNG VON SCHIEBEREGISTERN

In der **Praxis prellen mechanische Kontakte**, d.h. die Eingabe wechselt sehr schnell zwischen '1' und '0' und erst nach einiger Zeit bleibt die Eingabe stabil.

	,	M 80.0		www w	80.0us	Menu
			-70,00us			: : :
			· · · · · · · · · · · · · · · · · · ·	-		
				/**\h		
				/		
1			·····			
□			CH1 ∫ (1.16V		0000Hz	17-Nov-18 00:15

Notizen		
Notizen		

EINE ANWENDUNG VON SCHIEBEREGISTERN (II)

Mit Schieberegistern kann man dieses Verhalten unterdrücken:

```
1 library ieee;
   use ieee.std_logic_1164.all;
   entity debounce is
     generic (preScale : natural := 100000);
     port (clk100M : in std_logic;
           input : in std_logic;
           output : out std_logic;
10
           alarm : out std_logic);
11
   end debounce:
13
14
   architecture Behavioral of debounce is
     signal preCnt : integer range 0 to preScale := 0;
17
     signal shReg : std_logic_vector(3 downto 0) := (others => '0');
```

75

Basisschaltkreise

EINE ANWENDUNG VON SCHIEBEREGISTERN (III)

```
1 begin
      process (clk100M)
      begin
      if (rising_edge(clk100M)) then
          if (preCnt = 0) then
            preCnt <= preScale;</pre>
            if (shReg = "0000") then output <= '0'; end if;</pre>
            if (shReg = "1111") then output <= '1'; end if;</pre>
            if ((shReg = "1000") or (shReg = "0111")) then
              alarm <= '1';
10
11
            else
              alarm <= '0';
12
13
            end if;
            shReg <= shReg(2 downto 0) & input;</pre>
14
15
            preCnt <= preCnt - 1;</pre>
16
         end if;
       end if;
    end process;
   end architecture;
```

Notizen			
Notizen			

ENTPRELLUNG MIT EINEM ZÄHLER

Das Prellen eines Schalters kann zur fehlerhaften Erfassung und Verarbeitung der Ereignisse führen.

Der folgende Schaltkreis verwendet einen **binären Zähler**, um ein Eingabesignal erst dann weiter zu leiten, wenn klar ist, dass es sich um keine kurzzeitige Signaländerung handelt.

Dazu wird die folgende Schnittstelle verwendet:

```
1 entity debouncer is
2 -- Approx 10ms@100Mhz
3 generic (cntWidth : integer := 20);
4 port(clk : in std_logic;
5     sigRaw : in std_logic;
6     sigDeb : out std_logic);
7 end debouncer;
```

77

Basisschaltkreise

IMPLEMENTIERUNG: ENTPRELLUNG MIT EINEM ZÄHLER

```
1 architecture Behavioral of debouncer is
  constant HIGH : std_logic_vector(w-1 downto 0) := (others => '1');
4 signal dCnt_r : std_logic_vector(w-1 downto 0) := (others => '0');
   signal dCnt_n : std_logic_vector(w-1 downto 0);
   signal deb_r : std_logic := '0';
   signal deb_n : std_logic;
  state_logic : process(clk)
11
12
    -- Test auf steigende Flanke
       if (rising_edge(clk)) then
14
15
        -- Setze Zaehlerregister
16
         dCnt_r <= dCnt_n;</pre>
17
         -- Setze Register fuer entprelltes Signal
19
         deb r <= deb n;
20
21
       end if;
     end process;
22
23 end architecture;
```

lotizen			
lotizen			

IMPLEMENTIERUNG: ENTPRELLUNG MIT EINEM ZÄHLER (II)

```
next_state_logic : process(dCnt_r, sigRaw, deb_r)
2 begin
     -- Teste entprelltes Signal und Eingabe auf Gleichheit
     if (deb_r = sigRaw) then
       -- Reset des Wartezaehlers
       dCnt_n <= (others => '0');
8
10
     else
11
       -- Zähler erhoehen (prellen vermeiden)
12
13
       dCnt_n <= std_logic_vector(unsigned(dCnt_r) + 1);</pre>
14
     end if;
15
16
17 end process;
```

79

Basisschaltkreise

IMPLEMENTIERUNG: ENTPRELLUNG MIT EINEM ZÄHLER (III)

```
debouncer : process(dCnt_r, sigRaw, deb_r)
2 begin
     -- Test auf groessten Zaehlerwert
     if (dCnt_r = HIGH) then
       -- Eingabe merken
       deb_n <= sigRaw;</pre>
10
      else
11
       -- Aktulles entprelltes Signal nicht aendern
12
       deb_n <= deb_r;</pre>
13
14
      end if;
15
16
   end process;
17
   -- Entprelltes Signal ausgeben
   sigDeb <= deb_r;
20
21
22 end architecture;
```

Notizen			
Notizen			

EIN GENERISCHES REGISTERFILE

In einem Prozessor oder anderen komplexen Schaltkreisen müssen oft mehrere Werte zwischengespeichert werden. Hierfür kann ein Registerfile verwendet werden.

81

Basisschaltkreise

EIN GENERISCHES REGISTERFILE (II)

```
architecture Behavior of registerFile is
2 type regFile_t is array (2**adrSize - 1 downto 0) of
                      std_logic_vector(wordSize - 1 downto 0);
   signal regFile : regFile_t;
     process (clk,reset)
     begin
       if (reset = '1') then
         regFile <= (others => (others => '0')); -- Init the file
       elsif (rising_edge(clk)) then
10
         if (writeEnable = '1') then
11
           regFile(to_integer(unsigned(wAdr))) <= wData;</pre>
12
13
         end if;
       end if:
14
15
     end process
16
17
     -- read port
     rData <= regFile(to_integer(unsigned(rAdr)));
   end architecture;
```

Leicht können weitere Read/Write-Ports hinzu gefügt werden.

Notizen			
Notizen			

BLOCKRAM

Ganz ähnlich kann man die BlockRAMs eines FPGAs beschreiben. Dies hängt von dem verwendeten **FPGA-Typ** und **Synthesetool** ab. Hat das FPGA kein "Dual-ported RAM", so wird die folgende Beschreibung nicht funktionieren:

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 package CPUTypes is
5
6 constant cpuAdrWidth : integer := 8;
7 subtype cpuAdr_t is std_logic_vector(cpuAdrWidth - 1 downto 0);
8
9 constant cellWidth : integer := 8;
10 subtype cell_t is std_logic_vector(cellWidth - 1 downto 0);
11
12 type memory_t is array (2**cpuAdrWidth - 1 downto 0) of cell_t;
13
14 end CPUTypes;
```

83

Basisschaltkreise

BLOCKRAM - INTERFACE

```
1 library ieee;
use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
5 library cpu;
   use cpu.CPUTypes.all;
   entity Memory is
     port (clk
                    : in std_logic;
11
           adrA
                   : in cpuAdr_t;
12
           dOutA
                       : out cell t;
13
           writeEnableB : in std_logic;
           adrB
                 : in cpuAdr_t;
16
           dInB
                      : in cell_t;
          d0utB
                    : out cell_t);
18
20 end Memory;
```

BLOCKRAM - ARCHITEKTUR

```
1 architecture Behavioral of Memory is
   -- The memory file (use := for an initial value / e.g. program)
4 shared variable mem : memory_t;
  -- Use block RAM for the memory (Xilinx)
7 attribute ram_style
                          : string;
   attribute ram_style of mem : variable is "block";
10
   begin
11
   portA : process (clk)
    if (rising_edge(clk)) then
      -- Synchron readonly port A
       dOutA <= mem(to_integer(unsigned(adrA)));</pre>
16
    end if:
18 end process;
```

85


Basisschaltkreise

BLOCKRAM - ARCHITEKTUR (II)

```
portB : process (clk)
     if (rising_edge(clk)) then
       -- Check for write mode
       if (writeEnableB = '1') then
         mem(to_integer(unsigned(adrB))) := dInB;
       end if;
       -- Synchron read access
10
       dOutB <= mem(to_integer(unsigned(adrB)));</pre>
11
12
     end if;
   end process;
14
15
   end Behavioral;
```

lotizen			
lotizen			
Jotizen			
lotizen			

BLOCKRAM - ERGEBNIS



87

N | - 4! - - -

Basisschaltkreise

LATCHES IN SYNCHRONEN SCHALTKREISEN

Die process-Anweisung führt bei unsachgemäßer Benutzung zu Problemen, denn es können unbeabsichtigt Speicherelemente eingebaut werden ("Latches").

Der **Grund** hierfür ist, dass der VHDL-Standard garantiert, dass Signale die **keine Zuweisung** erfahren ihren **alten Wert** behalten.

Latches sind nicht flankengesteuert, sondern pegelabhängig. Dies kann zu **undefinierten Zuständen** führen. Kurz: **Latches** in synchronen Schaltkreisen immer **vermeiden**!

Kochrezept zur Vermeidung von Latches:

- → Alle if-Anweisungen haben auch else-Zweige
- → Jedem Signal wird in jedem Zweig ein Wert zugewiesen (oder man arbeitet mit Defaultwerten)

Hinweis: Achten Sie auf eine **vollständige Sensitivitätsliste** (Hardware und Simulation verhalten sich gleich)

Notizen			
Notizen			

BEISPIEL: LATCHES

```
1 library ieee;
use ieee.std_logic_1164.all;
   entity LL is
     port(a : in std_logic;
          b : in std_logic;
          eq : out std_logic;
          gt : out std_logic);
   end LL;
10
11
   architecture Behavioral of LL is
     process (a) -- b fehlt in der Sensitivitätsliste
     if (a > b) then -- eq bekommt keinen Wert
16
         gt <= '1';
17
       elsif (a = b) then -- gt bekommt keinen Wert
19
         eq <= '1';
       end if; -- Es gibt keinen else-Zweig
20
21
   end process;
22 end architecture;
```

89

Basisschaltkreise

BEISPIEL: LATCHES (II)

Bei der Synthese des letzten Beispiels erzeugen die Xilinx-Tools (ISE 14.7) die **folgenden Warnungen**:

X	st	<u> </u>	HDLCompiler:92 - "/home/streit/src/VHDL/Latch/LL.vhd" Line 28: b should be on the sensitivity list of the process	New
X	st	1	HDLCompiler:92 - "/home/streit/src/VHDL/Latch/LL.vhd" Line 32: b should be on the sensitivity list of the process	New
X	st	A	Xst:737 - Found 1-bit latch for signal <eq>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems.</eq>	New
×	st	1	Xst:1710 - FF/Latch <eq> (without init value) has a constant value of 1 in block <ll>. This FF/Latch will be trimmed during the optimization process.</ll></eq>	New
X	st	1	Xst:1710 - FF/Latch <eq> (without init value) has a constant value of 1 in block <ll>. This FF/Latch will be trimmed during the optimization process.</ll></eq>	New

		n	Votizen