PROVA FINALE

Progetto di Reti Logiche

 Alice Piemonti
 Luca Pirovano

 888585
 888838

 10572806
 10569272

Anno Accademico 2019/2020

Professore: Gianluca Palermo

Sommario

1	Specifica di progetto						
	1.1	Obiettivo					
	1.2						
	1.3	Gestione della memoria					
	1.4	Implementazione					
2	Macchina a stati						
	2.1	Diagramma degli stati					
	2.2	Descrizione degli stati					
3	Risultati sperimentali						
	3.1	Sintesi					
	3.2	Simulazione					
4	Testing						
	4.1	Note generali					
	4.2	Casi limite					
5	Not	te conclusive					

1 Specifica di progetto

1.1 Obiettivo

Si vuole descrivere, attraverso il linguaggio VHDL, un componente hardware che riceve in input un indirizzo ADDR di lunghezza 8 bit e trasmette in output la codifica di tale indirizzo, sempre di lunghezza 8 bit, mediante il metodo definito Working Zone.

1.2 La codifica Working Zone

La codifica "Working Zone" è un metodo ideato con lo scopo di trasformare un indirizzo sfruttando una bassa dissipazione di potenza, per poi trasmetterlo attraverso il Bus Indirizzi.

Il metodo si basa sulla suddivisione della memoria in aree di dimensione fissa, dette appunto $Working\ Zone$ (in seguito definite WZ), ognuna delle quali è identificata da un indirizzo base. Nel nostro caso sono state definite otto WZ contenenti quattro indirizzi ciascuna.

La codifica passa attraverso le seguenti fasi:

- 1. Ricerca di una WZ di appartenenza:
 - Caso 1: esiste una WZ cui l'indirizzo da codificare appartiene
 - Caso 2: l'indirizzo da codificare non appartiene ad alcuna WZ

2. Codifica dell'indirizzo:

- Caso 1: l'indirizzo codificato sarà composto da tre parti: 1 bit WZ_BIT & 1 3 bit WZ_NUM & 4 bit WZ_OFFSET. In questo caso il WZ_BIT sarà sempre posto a 1, a indicare che ADDR, l'indirizzo in input, appartiene a una WZ; WZ_NUM è la codifica binaria del numero di WZ cui ADDR appartiene; WZ_OFFSET è la distanza di ADDR dall'indirizzo base della WZ, trasformato mediante codifica one-hot.
- Caso 2: l'indirizzo codificato sarà composto da due parti: 1 bit WZ_BIT & 7 bit ADDR. In questo caso il WZ_BIT sarà sempre posto a 0, a indicare che ADDR non appartiene ad alcuna WZ, mentre ADDR rimane l'indirizzo di input privato del primo bit (che da specifica è sempre uno 0, quindi inessenziale).

¹Con "&" ci si riferisce al simbolo di concatenazione tra bit.

1.3 Gestione della memoria

Durante l'esecuzione il componente dovrà interfacciarsi con una memoria i cui primi valori, gli unici di interesse, sono definiti nel seguente modo:

posizione in memoria	contenuto
0	wz0
1	wz1
2	wz2
3	wz3
4	wz4
5	wz5
6	wz6
7	wz7
8	ADDR da codificare (posizione di lettura)
9	indirizzo codificato (posizione di scrittura)

1.4 Implementazione

Il progetto sfrutta una FPGA **xc7a200tfbg484-1** con un tempo di clock di 100ns ed è caratterizzato dalle seguenti scelte implementative:

- Abbiamo descritto i componenti in modo puramente behavioral, così da poterli testare individualmente.
- La FSM realizzata si avvale di un ciclo composto da due stati che, ad ogni passaggio, effettuano le operazioni di *generazione* dell'indirizzo da inviare alla RAM (corrispondente alla WZ da analizzare), *lettura* del valore in arrivo dalla memoria e *confronto* di appartenenza di ADDR alla WZ analizzata.
- Un'ulteriore scelta implementativa riguarda il Trade-Off area/prestazioni: scegliendo infatti di non salvare i valori delle WZ in un apposito registro, abbiamo ottenuto la minimizzazione dell'area e dei consumi energetici del componente, a fronte però di un significativo calo delle prestazioni.

2 Macchina a stati

2.1 Diagramma degli stati




Figure 1: La FSM è stata appositamente rappresentata in maniera non rigorosa, con l'obiettivo di avere un diagramma autoesplicativo che mostri l'idea base. Inoltre, per un maggior ordine, sono stati omessi tutti i segnali di reset che portano, in qualsiasi momento, da qualsiasi stato ad IDLE.

2.2 Descrizione degli stati

- **IDLE:** Stato iniziale. Può anche essere raggiunto (da qualunque altro stato) a seguito della ricezione di un segnale di *reset*. Tutti i segnali vengono inizializzati (o riportati) a zero. Lo stato prossimo è raggiungibile solo in seguito ad un segnale alto di *i_start*.
- **READ_ADDR:** Stato di lettura dell'indirizzo da codificare, il cui valore viene salvato all'interno di un registro.
- **SET_WZ:** Stato in cui viene richiesto l'indirizzo di partenza della WZ, attraverso la generazione della posizione in memoria in cui risiede tale dato.
- **READ & COMPARE:** Stato di lettura dell'indirizzo base della WZ di interesse. In seguito alla ricezione di tale indirizzo, lo stato controlla se ADDR appartiene o meno alla WZ selezionata. In caso positivo, un segnale wz_found viene portato alto.
- ENCODE & WRITE: In questo stato l'indirizzo alla posizione 8 viene codificato mediante la procedura descritta precedentemente (vedi Sez.1.2);

il segnale wz_found viene riportato a zero. Terminata tale operazione, l'indirizzo codificato viene scritto nella cella designata. Il segnale o_done viene quindi alzato, ad indicare che la codifica è terminata.

- WAIT_SIGNAL: Stato in cui la macchina rimane in attesa dell'abbassamento del segnale *i_start*. Solo il seguito a tale operazione il segnale *o_done* viene riportato basso.
- STOP: Stato finale. Tutti i segnali di uscita sono riportati a zero. La macchina rimane in attesa di un nuovo segnale alto *i_start* o *reset*, che avvia una nuova computazione.

Doveroso di approfondimento è l'insieme degli stati {SET_WZ, READ & COM-PARE}, che costituisce il ciclo che verifica l'appartenenza di ADDR ad una WZ. A tale scopo viene utilizzato un contatore $address_counter$ (posto a zero durante la prima iterazione) che rappresenta il numero della WZ, il cui indirizzo base verrà letto dalla memoria; il valore di tale contatore viene incrementato al termine di ogni iterazione. Il ciclo termina nel momento in cui wz_found è alto, oppure quando $address_counter$ eguaglia il numero delle WZ.

Il calcolo dell'appartenenza di ADDR alla WZ viene effettuato attraverso una sottrazione tra segnali: se tale modulo risulta minore di 4 (valore massimo di offset) l'esito è positivo, quindi wz-found viene portato alto e l'offset viene salvato in un apposito registro.

3 Risultati sperimentali

3.1 Sintesi

INFO: [Device 21-403] Loading part xc7a200tfbg484-1
INFO: [Synth 8-802] inferred FSM for state register 'current_state_reg'
in module 'project_reti_logiche'

State	New Encoding	Previous Encoding	
idle read_addr set_wz encode_write wait_signal stop	0000001 0000010 0000100 0001000 0010000	000 001 010 100 101 110	
read_wz	1000000	011	

INFO: [Synth 8-3354] encoded FSM with state register 'current_state_reg'
using encoding 'one-hot' in module 'project_reti_logiche'

Finished RTL Optimization Phase 2 : Time (s): cpu = 00:00:11 ; elapsed = 00:00:12 . Memory (MB): peak = 761.289 ; gain = 311.262

Figure 2: Frammento saliente del report di sintesi contenente la tabella degli stati codificata in *one-hot*. Si può notare l'equivalenza con la macchina rappresentata in Sez. 2.1.




Figure 3: Si vuole mostrare il ridotto numero di FlipFlop e LUT dovuto all'ottimizzazione spaziale del componente (vedi Sez 1.4). Un'ottimizzazione temporale dello stesso avrebbe drasticamente aumentato il numero di FF e LUT.




Figure 4: La figura mostra il ridotto consumo energetico del componente (solo 2,695W), frutto di una simulazione ad una temperatura di 25°C su una board 10x10.

3.2 Simulazione




Figure 5: La simulazione è stata lanciata su un test bench rappresentante il caso pessimo: il dato infatti non appartiente ad alcuna Working Zone ed è quindi necessario analizzare tutta la memoria.

4 Testing

4.1 Note generali

- Per iniziare sono stati lanciati i due test forniti dal docente. Essi coprono i due casi di codifica (menzionati in Sez 1.2): durante il **primo test bench** la macchina confronta tutte le WZ con ADDR, concludendo che quest'ultimo non appartiene ad alcuna WZ, quindi codifica ADDR. Durante il **secondo test bench**, invece, la macchina conclude la ricerca (con esito positivo) alla quarta WZ, quindi procede con la codifica. In entrambi i casi i test girano correttamente, sia in *behavioral* che in *post-sintesi*.
- È stata lanciata una batteria di test in cui il valore di ADDR e/o quello delle WZ è stato modificato. Tutti i suddetti test girano correttamente.
- Sono stati testati i casi in cui vengono lanciati *reset* consecutivi e segnali alti di *i_start* al termine della computazione. Si può concludere che, in situazioni normali, il componente si comporta correttamente.

4.2 Casi limite

- É stata lanciata una batteria di test in cui arriva un **segnale di** *reset* **nel mezzo** della computazione. Il componente riporta correttamente tutti i valori allo stato iniziale e si prepara ad eseguire una nuova operazione.
- E' stato testato il caso in cui ADDR appartiene alla prima WZ con offset = 0.
- E' stato testato il caso in cui ADDR appartiene all'ultima WZ con offset = 4.
- In tutti i casi sopra menzionati il componente si comporta correttamente.
- Tutti i test sopra menzionati sono stati lanciati portando il periodo di clock da 100ns rispettivamente fino a 50ns e oltre 150ns. In entrambi i casi il componente si comporta correttamente.

5 Note conclusive

Una scelta implementativa alternativa può consistere nel salvare gli indirizzi base di tutte le WZ in appositi registri, perdendo completamente il vantaggio spaziale, ma garantendo prestazioni nettamente superiori.

Un'ottimizzazione ibrida spazio-temporale è possibile, invece, attraverso un salvataggio parziale delle WZ. Si possono infatti tenere salvati in appositi registri i valori degli indirizzi base di quattro WZ, avendo quindi una probabilità di appartenenza di ADDR pari al 50%. Se si verifica infatti che ADDR appartiene ad una di queste quattro WZ, la computazione si svolge con tempi notevolmente ridotti e accettabile aumento dell'area.

Un'ulteriore ottimizzazione degli stati della macchina è possibile rimuovendo lo stato "ENCODE & WRITE", svolgendo così tutte le operazioni nel ciclo precedente. Per maggior chiarezza e rigore, nonchè per evitare scritture indesiderate in RAM, abbiamo preferito separare le due operazioni in stati deputati.