
#### やわらかいハードウエアの可能性を探る

# 再構成可能デバイスを使いやすくする研究

### どんな研究?

再構成可能デバイスとしてFPGA (Field Programmable Gate Array)の利用が広まっていますが、実際に大きな回路を実装 しようとするとクロック分配にまつわる様々なタイミング制約 問題が生じ設計を難しくしてしまいます。そこでグローバルク ロックを使わない非同期式回路技術を組み合わせることで、大 規模FPGAの設計を用意化する研究を進めています。

#### FPGAとその応用



- ◆ 何が優れている?
  - アクセラレータ
    - ソフトウェアのボトルネックをFPGA化することで大幅な 高谏化
    - CPU/GPUによる処理よりも電力効率が高いこともある
  - 専用LSI製造よりも安価. かつ. 修正・更新がいつ でも可能

## 何がわかる?

再構成可能デバイス、FPGAとは? 最近では何に使われる? 何が優れている? 問題点は? 解決のアプローチは?? 非同期式回路とは?


### 研究内容

T.Yoneda, M.Imai: Coarse Grained Versus Fine Grained Architectures for Asynchronous Reconfigurable Devices, Proceedings of 2020 IEEE International Symposium on Asynchronous Circuits and Systems, pp.102-110, 2020,

◆ 非同期式回路とは

大域クロック信号を用いない

- ◆ 解決のアプローチ
  - 小から中規模の多数の同期式コア・FPGA
- ■まわりを再構成可能な非同期式回路で埋める
- ■非同期式パイプラインの例



CLB: Configurable Logic Block

◆ CLBの構成

粗粒度と細粒度の比較

## 配置配線のようす データ転送速度の比較 粗粒度 粗粒度(提案手法 細粒度(従来手法

#### ◆問題点は?

- 大規模化における問題点
  - クロック周りのタイミング制約が厳しくなる
  - クロックの分配や専用素子の使用が難しい
  - 再合成すると動かなくなることもある
  - 複数のクロックリージョンを導入する必要性増大
  - · GALS (Globally Asynchronous Locally Synchronous)
  - クロックリージョン間のインタフェースが面倒