Introducción a las Arquitecturas Paralelas

Arquitectura de Computadoras II Fac. Cs. Exactas UNCPBA Prof. Marcelo Tosini

Procesamiento Paralelo

Uso de muchas unidades de proceso independientes para ejecutar distintas partes de una tarea en simultáneo

Principal objetivo: Aumento del RENDIMIENTO. Aumento de la capacidad para resolver problemas computacionales grandes

¿Cómo?

- División del trabajo en tareas mas pequeñas e independientes
- Asignación de las tareas a distintas unidades de proceso
- Resolución de las tareas en simultaneo.

Problemas:

- Sincronización de las tareas.
- control de ejecución simultanea
- conflictos debidos a dependencias


Procesamiento Paralelo

Limitaciones:

En algunos problemas el incremento del número de procesadores no mejora el rendimiento global, incluso empeora la eficiencia del sistema.

La eficiencia se mejora cuando:

- se logra un balance de carga entre procesadores: igual numero de tareas de igual tamaño
- Se minimiza la interacción entre tareas: se minimiza la comunicación o, al menos, se mejoran los canales de comunicación



Sistema paralelo

Conjunto de elementos de proceso que, operando juntos, permiten resolver problemas computacionales complejos de forma eficiente

Características de un sistema paralelo:

- Cantidad y potencia de los elementos de proceso
- Tipo y Tamaño de la memoria
- Forma de comunicación entre los elementos de proceso
- Rendimiento
- Escalabilidad del sistema
- Recursos de potencia requeridos

Niveles de paralelismo

El paralelismo puede estudiarse a varios niveles:

- Trabajo: Dos programas distintos pueden ejecutarse en paralelo
- Tarea: En este nivel se consideran varias tareas independientes entre si formando parte de un programa determinado. Es posible la interacción de las tareas
- Proceso: Varios procesos componen una tarea. Son bloques con funcionalidad bien definida.
- Variable: El paralelismo puede darse a nivel de variables ya que varias instrucciones pueden ser ejecutadas en paralelo siendo el punto de conflicto las variables en común
- Bit: Todos los computadores usan paralelismo a nivel de bit

Complejidad del procesador:

Arquitectura característica y estructura de cada procesador del sistema.

Íntimamente ligado con la funcionalidad (variedad de operaciones y cantidad de instrucciones)

Arreglos sistólicos — homogéneos — complejidad baja — Heterogéneos — complejidad alta

Modo de operación:

Forma de controlar la secuencia de operaciones a realizar para llevar adelante la ejecución de una tarea

Control flow

Las instrucciones se ejecutan en el orden dispuesto por el algoritmo

Data flow

Las operaciones se realizan según la disponibilidad de datos

Demand flow

Los resultados parciales se calculan por demanda, o sea cuando se los necesita

Organización de la memoria:

Tipo de memoria utilizada en el sistema

Direccionable

Accedida por referencias a los datos

Asociativa

Accedida por contenido

Interconectada

Accedida por cualidades de los datos (redes neuronales)

Red de interconexión:

Conexionado de hardware entre procesadores y entre procesadores y memorias

La arquitectura de conexionado debe ajustarse lo mejor posible a la topología de un algoritmo para mejorar la performance

Número de procesadores y tamaño de la memoria:

Potencia de cálculo del sistema y capacidad de almacenamiento de datos del mismo

Clasificación:

Sistemas grandes: más de 1000 procesadores (actualmente mas de 1 millón – PE: SUNMIT 2282544)

Sistemas medios: de 100 a 1000 procesadores

Sistemas chicos: hasta 100 procesadores (procesadores actuales de gama alta)


Organización de las arquitecturas

Nivel de trabajo	Distribuido	Redes de computadoras	
Nivel de tarea Nivel de proceso		Multicomputadoras	Pasaje de mensajes
Nivel de instrucción Nivel de variable Nivel de bit	paralelo	multiprocesadores	Memoria compartida
111701 00 511		HARDWARE	
GRANULARIDAD		GRADO DE	MODO DE
DEL ALGORITMO		ACOPLAMIENTO	COMUNICACION


Ámbitos de uso de la computación paralela

- Simulación de modelos complejos
- Diseño y automatización de proyectos de ingeniería
- Exploración petrolera y minera
- Medicina
- Área militar
- Cine: efectos visuales, animación 3D
- Realidad Virtual
- Comercio electrónico
- Mega bases de datos (google, youtube, rapidshare)


Evolución del rendimiento



Incremento de velocidad



Mas de lo mismo... con memorias




Memory speed lags behind CPU speed

- The number of transistors on integrated circuit chips (1971-2016)

e empirical regularity that the number of transistors on integrated circuits doubles approximately every two years.

ortant as other aspects of technological progress – such as processing speed or the price of electronic products – are



that accuroe: whiched a maps of the map because or which transistor_county he data visualization is available at OurWorldinData.org. There you find more visualizations and research on this topic. Licensed under CC-BY-SA by the author Max Roser.

Límites tecnológicos

El feature size (d) determina el tamaño de las compuertas en la tecnología CMOS de manera que:

- Un aumento de la velocidad de reloj es proporcional a $\lambda=1/d$
- Un aumento del número de transistores es proporcional a λ^2

Hasta cuanto puede disminuir d??

característica / año	1997	1999	2001	2003	2006	2009	2012	2023
Feature Size (µmm)	0.25	0.18	0.15	0.13	0.10	0.07	0.05	0.003
Voltaje	1.8-2.5	1.5-1.8	1.2-1.5	1.2-1.5	0.9-1.2	0.6-0.9	0.5-0.6	0.5-0.5
Nº transistores	11M	21M	40M	76M	200M	520M	1.4B	3.0B
DRAM bits/chip	167M	1.07G	1.7G	4.29G	17.2G	68.7G	275G	300G
Tamaño Die (mm²)	300	340	385	430	520	620	750	1000
Frecuencia local de reloj (MHz)	750	1250	1500	2100	3500	6000	10000	10000
Frecuencia global de reloj (MHz)	750	1200	1400	1600	2000	2500	3000	3000


Evolución de las arquitecturas

$$T = \frac{N}{P} * \frac{1}{IPC} * t_c$$

1 Tflop/s

1 Gflop/s

1 Mflop/s



Tiempo promedio de ejecución

- Instrucciones por segundo Útil en SISD y en MIMD, pero no en SIMD
- Operaciones por segundo
 No considera tamaño de palabra
- Punto flotante por segundo No es útil en compiladores y en AI
- Inferencias por segundo Útil en inteligencia artificial

Speedup (S_p - para P procesadores)

$$S_{p} = \frac{T_{1}}{T_{p}}$$

$$S_p \le p$$

Promedio entre el tiempo de proceso secuencial y paralelo en p procesadores

T₁: tiempo en 1 procesador

T_p: tiempo en p procesadores

Eficiencia (E_p - para P procesadores)

$$E_{p} = \frac{S_{p}}{p}$$

$$0 \le E_p \le 1$$

Cociente entre Sp y P.

Medida de la relación costo/efectividad de la computación

P: número de procesadores

S_p: Speedup con P procesadores

La eficiencia más baja $E(p) \rightarrow 0$ corresponde al caso en que todo el programa se ejecuta en un único procesador de forma serie.

La eficiencia máxima E(p) = 1, se obtiene cuando todos los procesadores están siendo completamente utilizados durante todo el periodo de ejecución.

Escalabilidad


Un sistema se dice que es escalable para un determinado rango de procesadores [1... p], si

- la eficiencia E(p) del sistema se mantiene constante y
- en todo momento por encima de un factor 0.5.

Normalmente todos los sistemas tienen un determinado número de procesadores a partir del cual la eficiencia empieza a disminuir de forma más o menos brusca.

Un sistema es más escalable que otro si este número de procesadores, a partir del cual la eficiencia disminuye, es mayor que el otro.

Sea un programa que posee un tiempo de ejecución de 100 unidades de tiempo (por ejemplo segundos). El 80% de su código es perfecta y absolutamente paralelizable. Se pide calcular el Rendimiento y la Eficiencia de este programa cuando se está ejecutando sobre {1, 2, 4, 8, 16} procesadores.



$$S(p) = \frac{T(1)}{T(p)}$$

$$E(p) = \frac{S(p)}{p}$$

P=	2	4	8	16
S=	100/(40+20) = 1.666	2.5	3.333	4
E=	100/(2*60) = 0.83	0.625	0.416	0.25

Problema 2...

Sea el mismo caso anterior, pero ahora el 90% de su código es perfectamente paralelizable.

- Calcular el Rendimiento y la Eficiencia.
- Estudiar su escalabilidad.
- Realizar un estudio sobre la rentabilidad de este sistema paralelo si el equipo básico con un procesador vale \$1000, y cada procesador añadido al sistema cuesta \$100.
- ¿Y si cada procesador de más cuesta \$300?

Redundancia (R_p - para P procesadores)

$$R_p = \frac{O_p}{O_1}$$

$$1 \le R_p \le p$$

Promedio entre el número total de operaciones ejecutadas con p proc. y el número de operaciones necesarias en 1 procesador

O_p : número de operaciones en P procesadores

O₁: Número de operaciones en un procesador

Indica la relación entre el paralelismo software y hardware.

Utilización (U_p - para P procesadores)

$$U_p = R_p * E_p = \frac{O_p}{p.T_p}$$

Número de operaciones totales ejecutadas con p procesadores ponderada por la eficiencia de trabajo en esos p procesadores

O_p : número de operaciones en P procesadores

$$1/p \le E_p \le U_p \le 1$$

La utilización del sistema indica el porcentaje de recursos (procesadores, memoria, recursos, etc.) que se utilizan durante la ejecución de un programa paralelo.

Calidad del paralelismo (Q_p - para p procesadores)

$$Q_p = \frac{S_p * E_p}{R_P}$$

La calidad de paralelismo es proporcional al Spedup y a la Eficiencia e inversamente proporcional a la redundancia

$$Q_p < S_P$$

Dado que E(p) es siempre una fracción y R(p) es un número entre 1 y p, la calidad Q(p) está siempre limitada por el speed-up S(p).

En resumen...

- Se usa el speed-up S(p) para indicar el grado de ganancia de velocidad de una computación paralela.
- La eficiencia E(p) mide la porción útil del trabajo total realizado por p procesadores.
- La redundancia R(p) mide el grado del incremento de la carga.
- La utilización U(p) indica el grado de utilización de recursos durante un cálculo paralelo.
- Finalmente, la calidad Q(p) combina el efecto del speed-up, eficiencia y redundancia en una única expresión para indicar el mérito relativo de un cálculo paralelo sobre un sistema.

Sabemos que para que un programa sea escalable, debe cumplir que la eficiencia alcanzada debe ser mayor o igual al 50%.

La pregunta es ¿Qué porcentaje de su código debe ser perfectamente paralelizable si queremos que sea escalable hasta 16 procesadores? ¿Y hasta 32?

$$E(p) = \frac{S(p)}{p} = \frac{T(1)}{p * T(p)}$$

Para P = 16:

Datos:

```
E(16) = 50\% = 0.5

T(1) = 100 = Ts + Tp(1)

T(n) = Ts + Tp(n) = Ts + [Tp(1)/n] = Ts + [(100-Ts)]/n
```

Por lo tanto:

$$0.50 = 100 / \{16 * [Ts + (100-Ts) / 16] \}$$

 $0.50 = 100 / \{16Ts + 100 - Ts \}$
 $0.50 = 100 / \{15Ts + 100 \}$
 $15Ts + 100 = 100 / 0.50 = 200$
 $Ts = (200 - 100) / 15$
 $Ts = 6,6666...$
 $Tp = 93,3333... \rightarrow Porcentaje paralelo = 93,3%$

Para P = 32:

```
0.50 = 100 / {32 * [Ts + (100-Ts) / 32 ]}
...
 Ts = (200 - 100) / 31 = 3,226 \rightarrow Tp = 96.774 Porcentaje paralelo = 96,8%
```

Usando los datos del problema 1. Se pide calcular el valor de la Redundancia R(p), de la Utilización del sistema U(p) y de la Calidad del Paralelismo Q(p) del sistema con la siguiente premisa:

la paralelización del código implica un incremento de 5 unidades de tiempo por proceso creado.

(Recordar que el total de instrucciones del código secuencial es 100)

- **A)** Realizar los cálculos para $p = \{2, 4\}$ procesadores.
- **B)** Realizarlos también para p = 16 procesadores.

A)

O(p=2) = 20 + (40+5) * 2 = 110 instrucciones
T(p=2) = 20 + 45 = 65 ciclos
S(p=2) =
$$100 / (20+45) = 1,538$$

E(p=2) = $1,538/2 = 0.769$
R(p=2) = $110 / 100 = 1.1$
U(p=2) = $1.1 *0.769 = 0.846$
Q(p=2) = $[1.538*0.769]/1.1 = 1.07$
O(p=4) = 20 + (20+5) * 4 = 120 instrucciones
T(p=4) = $20 + 25 = 45$ ciclos
S(p=4) = $100 / (20+25) = 2.223$
E(p=4) = $2.223/4 = 0.556$
R(p=4) = $120 / 100 = 1.2$
U(p=4) = $1.2 *0.556 = 0.667$
Q(p=4) = $[2.223 * 0.556]/1.2 = 1.0288$

B) . . .

Sean los datos del problema 1. Se pide calcular el valor de la Redundancia R(p), de la Utilización del sistema U(p) y de la Calidad del Paralelismo Q(p) del sistema con la siguiente premisa: la paralelización del código implica un incremento de 2 unidades de tiempo por proceso creado. Realizar los cálculos para $p = \{4, 16, 32\}$ procesadores.

Límites de la computación paralela

La idea es modelar lo más aproximadamente la operación en un entorno multiprocesador

Premisas:

Un programa paralelo es una serie de instancias de tareas de sincronización seguidas de cálculos reales (programa) distribuidos entre los procesadores.

Debido al overhead el tiempo total de ejecución de las tareas distribuidas en los procesadores es mayor que si se hubiese ejecutado en un único procesador

Límites de la computación paralela

Variables de cálculo:

- t_s = tiempo de sincronización
- t = granularidad de tarea (tiempo de ejecución promedio de las tareas)
- t_0 = overhead de tareas causado por la ejecución paralela
- N = cantidad de tareas entre puntos de sincronización
- P = número de procesadores

El tiempo de ejecución secuencial de N tareas de tiempo t será

$$T_1 = N.t$$

En un ambiente paralelo cada tarea requiere $(t + t_0)$ unidades de tiempo Si hay N tareas en P procesadores, entonces el número de pasos paralelos será $\lceil N/P \rceil$. Entonces el tiempo de ejecución paralelo será:

$$T_{N,P} = ts + \lceil N/P \rceil \cdot (t + t_o)$$

Si N en múltiplo de P no hay penalizaciones de balance de carga al final de cada computación

El Speedup del sistema será:

$$S_{N,p} = \frac{T_1}{T_{N,p}} = \frac{N \cdot t}{ts + \lceil N/P \rceil \cdot (t + t_o)}$$

$$= \frac{1}{\text{ts/(N.t)} + (1/N) \lceil N/P \rceil \cdot (1 + t_o/t)}$$

La eficiencia del sistema será:

$$E_{N,p} = \frac{S_{N,p}}{P} = \frac{N \cdot t}{ts + \lceil N/P \rceil \cdot (t + t_o)} / P$$


$$= \frac{1}{ts/(N.t) + (1/N) \lceil N/P \rceil \cdot (1 + t_0/t)} / P$$

Métrica	P→∞ , N fijo	N →∞ , P fijo
$S_{N,p}$	$\frac{N}{1 + \frac{t_S + t_o}{t}}$	$\frac{P}{1 + \frac{t_o}{t}}$
$E_{N,p}$	0	$\frac{1}{1 + \frac{t_o}{t}}$

Conclusiones:

- La primera columna muestra que el speedup resultante de incrementar el número de procesadores está limitado por el número de tareas N, mientras que la eficiencia tiende a 0.
- La segunda columna muestra que un Speedup igual a la cantidad de procesadores puede ser logrado realizando un gran número de tareas, siempre y cuando el overhead sea ínfimo respecto a la granularidad de tareas

Clasificación de las arquitecturas de computadoras



PLP - Process level paralelism

Distintos procesos se ejecutan en diferentes procesadores paralelos o en diferentes cores de un mismo procesador

Clasificados de acuerdo al modelo de Flynn

Modelo que permite clasificar a todas las computadoras basándose en el estudio del paralelismo de los flujos de instrucciones y datos exigidos por las instrucciones en los componentes más restringidos de la máquina


- Flujo único de instrucciones, flujo único de datos.(SISD)
- Flujo único de instrucciones, flujo múltiple de datos.(SIMD)
- Flujo múltiple de instrucciones, flujo único de datos.(MISD)
- Flujo múltiple de instrucciones, flujo múltiple de datos.(MIMD)

SISD. Flujo único de instrucciones y datos

La CPU controla todas las operaciones que se realizan en la máquina extrayendo secuencialmente las instrucciones de programa desde la memoria.

CPU:

- Unidad de control: ejecuta una a una las instrucciones de programa
- Unidad lógico/aritmética: realiza las operaciones sobre los datos
- Registros internos: se almacenan datos parciales y direcciones.



SIMD. Flujo único de instrucciones, flujo múltiple de datos

$$A[1] = 2 * a[0];$$

 $A[2] = 2 * a[1];$

$$A[n-1] = 2 * a[n-2];$$

 $A[n] = 2 * a[n-1];$

$$A[1] = 2 * b[1];$$

 $A[2] = 2 * b[2];$


$$A[n-1] = 2 * b[n-1];$$

 $A[n] = 2 * b[n];$

Distintas operaciones sobre distintos datos

Mismas operaciones sobre distintos datos


Arquitectura SIMD



Arquitectura SIMD

for
$$(i = 1 ; i < MaxElem ; i ++)$$

 $A[i] = 2 * a[i-1];$





Unidad funcional 1	A[1]=2*A[0]	A[2]=2*A[1]	A[3]=2*A[2]	A[4]=2*A[3]	A[5]=2*A[4]
Unidad funcional 2	idle	idle	idle	idle	idle
Unidad funcional k	idle	idle	idle	idle	idle
Ciclo	0	1	2	3	4

Arquitectura SIMD

for
$$(i = 1 ; i < MaxElem ; i ++)$$

 $A[i] = 2 * a[i];$





MISD. Flujo múltiple de instrucciones, flujo único de datos

Conceptualmente, varias instrucciones ejecutándose paralelamente sobre un único dato.


Arquitecturas desacopladas y los arreglos sistólicos

Funcionan con el principio de 'bombear' los datos a través de una hilera de procesadores escalares donde en cada uno de ellos se realizan paralelamente operaciones sobre distintos datos.

Desde el punto de vista de cada dato, éste pasa de un procesador al siguiente para transformarse de acuerdo a la operación que realice cada procesador.

Arquitecturas clásicas MISD


- La información circula entre las celdas como en un pipeline
- La comunicación con el exterior se produce en las celdas frontera



Arquitecturas clásicas MISD

Ejemplo


 $M[i] = (((M[i] * 256 + 70) \mod 512 - 5) \text{ and } 0x7f) \text{ or } 0x80) \text{ shl } 2$



MIMD. Flujo múltiple de instrucciones, flujo múltiple de datos

- Es la mejor estrategia de diseño orientada a obtener el más alto rendimiento y la mejor relación costo/rendimiento.
- Idea general: conectar varios procesadores para obtener un rendimiento global lo más cercano a la suma de rendimientos de cada procesador por separado.
- La filosofía de trabajo plantea la división de un problema en varias tareas independientes y asignar a cada procesador la resolución de cada una de estas tareas.

MIMD. Flujo múltiple de instrucciones, flujo múltiple de datos



TLP – Thread level paralelism

En TLP las unidades de ejecución de un procesador se comparten entre los threads Independientes de un proceso (o threads de diferentes procesos)

COARSE GRAIN: En coarse grain multi-threading los threads son desalojados del procesador con baja frecuencia, usualmente cuando el thread realiza alguna I/O, o ante un fallo de cache.

FINE GRAIN: En fine grain multi-threading el thread en ejecución es cambiado (thread swaping) en cada ciclo de reloj

SMT: Simultaneous multi-threading es similar a fine grain, pero permite ejecutar múltiples threads en cada ciclo de reloj.

SMT permite concurrencia física, a diferencia de los anteriores que solo manejan Concurrencia virtual (multiplexado por división de tiempo)

TLP – Thread level paralelism

Α	Α	Α	Α
Α	Α	Α	
Α			
Α	Α		
В	В	В	
В			
В	В		
C	С	C	С
С	С	С	
С			
D	D		
D	D	D	D
D	D	D	
D			

Coarse grain

Α	Α	Α	Α
В	В	В	
С	С	С	С
D	D		
Α	Α	Α	
В			
С	U	U	
D	D	D	D
Α			
В	В		
С			
D	D	D	
Α	Α		
D			

Fine grain

Α	Α	Α	Α
Α	В	В	C
С	С	С	D
Α	D	В	D
В	Α	Α	С
С	С	С	
D	D	D	В
D	В	Α	
Α	D	D	D

SMT

DLP – Data level paralelism

- La operación se aplica a varios ítems de dato en lugar de uno
- Implementado con rutas de datos divisibles
- Por ejemplo: una ruta de 64 bits permite realizar 1 operación de 64 bits; 2 de 32 bits; 4 de 16 bits; etc.

Tipos:

- Short vector processing: uso de operadores de M bits para realizar N operaciones de M/N bits.
- Vector processors: la ruta de datos se multiplexa en tiempo entre los elementos del vector de operandos. No ahorra tiempo de proceso, solo permite disminuir el tamaño del código por el uso de instrucciones vectoriales.

ILP – instruction level paralelism

Ejecución paralela e instrucciones completas u operaciones

Aproximaciones: Superescalar

VLIW (Very Long Instruction Word)

EPIC (Explicit parallel Instruction Computer)


TTA (Transport Triggered Architecture)

DataFlow

Si bien todas se basan en la paralelización de instrucciones para su ejecución difieren en la forma de emisión de las mismas

ILP - Superescalar

Los procesadores superescalares leen varias instrucciones a la vez en su cola de instrucciones y dinámicamente emiten cierto número de ellas en cada ciclo de reloj. El número y tipo de instrucciones emitidas depende de cada arquitectura.



Ventaja:

• Ejecución masiva en paralelo


Desventajas:

- Perdida de orden secuencial
- Problemas de dependencias
- Problemas con los saltos

ILP - Dataflow

Controlada por el flujo de los datos en lugar del orden de las instrucciones


- Las operaciones se almacenan en un buffer a la espera de los datos para operar
- Los resultados viajan en paquetes (tags) que contienen el valor y la lista de operaciones destino (que usan ese valor como operando)
- Cuando una operación tiene todos sus operandos, se dispara y ejecuta.



ILP - VLIW

Ejecuta grupos de operaciones empaquetadas en instrucciones compuestas

- Las instrucciones dentro de cada paquete son independientes entre si.
- Todas las instrucciones de un paquete se ejecutan en paralelo y las más rápidas deben esperar la finalización de las más lentas.
- La selección de instrucciones de cada paquete la realiza el compilador.




Desventajas:

- Mayor ancho del bus de datos desde memoria de instrucciones.
- Banco de registros con varios puertos de lectura/escritura.
- Desperdicio de espacio de memoria por instrucciones VLIW incompletas debido a dependencias.

ILP - EPIC

Mejora de VLIW para evitar el desperdicio de espacio debido a dependencias

- Los paquetes siempre están completos (no hay NOOP's)
- Las operaciones dentro de un paquete tienen información adicional de dependencia entre ellas
- Hay una unidad de emisión que decide que instrucciones se emiten y a que unidades



Desventajas:

- Mayor ancho del bus de datos desde memoria de instrucciones.
- Banco de registros con varios puertos de lectura/escritura.
- La planificación se realiza en el compilador (como en VLIW)

ILP - TTA

La idea básica de TTA es permitir a los programas el control total de los caminos internos de movimiento de datos dentro del procesador.

La arquitectura se compone básicamente de unidades funcionales, buses y registros.

Las entradas de las unidades funcionales tienen puertos disparables (triggering ports) que permiten activar una operación determinada cuando todos los puertos tienen datos válidos para la instrucción a realizar.

Una palabra de instrucción TTA esta compuesta de múltiples slots, uno por bus.

TTA es similar a VLIW pero con mayor control sobre el hardware.

ILP - TTA

ejemplo:

En RISC

add r3, r1, r2

En TTA

r1 -> ALU.operand1 r2 -> ALU.add.trigger ALU.result -> r3

