

存储器实验报告

实验目的：

通过看懂教学计算机中已经使用的几个存储器芯片的逻辑连接关系和用于完成存储器容量扩展的几个存储器芯片的布线安排，在教学计算机上设计、实现并调试出存储器容量扩展的实验内容。其最终要达到的目的是：1. 深入理解计算机内存储器的功能、组成知识；2. 深入地学懂静态存储器芯片的读写原理和用他们组成教学计算机存储器系统的方法（即字、位扩展技术），控制其运行的方式；

实验内容：

1. 要完成存储器容量扩展的教学实验，需为扩展存储器选择一个地址，并注意读写和 OE 等控制信号的正确状态；
2. 用监控程序的 D、E 命令对存储器进行读写，比较 RAM（6116）、EEPROM（28 系列芯片）在读写上的异同；
3. 用监控程序的 A 命令编写一段程序，对 RAM（6116）进行读写，用 D 命令查看结果是否正确；
4. 用监控程序的 A 命令编写一段程序，对扩展存储器 EEPROM（28 系列芯片）进行读写，用 D 命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行；

作业：


- 1、画出 TH-union 教学计算机 CPU 与存储器芯片的连接图（包括已经实现的只读存储区芯片和随读存储区芯片以及实验时可以扩展的存储区芯片）。
- 2、根据这 3 组存储器芯片对应的地址范围（扩展内存按照下面要求的）写出相应的二进制地址码（要求将 16 进制地址范围写成相应的二进制地址码）
扩展内存的起始地址从 6000H 开始，扩展容量 8K 字，采用 8K×8 位的 58C65 EEPROM 芯片。片选控制用 3-8 译码器。

（可以手工画图，拍照，插入文档中）

注：1、每个同学要独立完成并提交一份电子版（Word 文档）实验报告；

2、实验报告命名为：

3、实验报告提交时间和方式：下次实验课前提交到课程平台。提交截至时间看课程平台。



采用位扩展，两片 8bits 变 16bits 故 $D_7 \sim D_0$ 通其中一片

$D_{15} \sim D_8$ 通其中另一片，图中易混，故文字加以解释。

74138 G_2B' G_2A' 同时为 0 时开始工作，故不接地的效果一样。

地址 Y_0 0000 ~ 1FFF : ROM₁ 0000 0000 0000 0000 ~ 0001 1111 1111 1111
 Y_1 2000 ~ 27FF : RAM 0010 0000 0000 0000 ~ 0010 0111 1111 1111

 Y_3 6000 ~ 7FFF : ROM₂ 0110 0000 0000 0000 ~ 0111 1111 1111 1111