


1.1. Cấu hình UART IDLE DMA:




1.1.1. Lý do sử dụng UART IDLE DMA:

- Khi sử dụng UART thông thường:
 - **Cơ chế:**
 - CPU liên tục kiểm tra cờ báo trạng thái (RXNE) trong một vòng lặp while cho đến khi dữ liệu đến
 - Phương pháp nhận dữ liệu ngắt nhận từng byte có ưu điểm là nhận ngắt tức thời khi có dữ liệu đến, CPU sẽ thực thi ngắt và lưu dữ liệu vào bộ đệm, đồng thời kiểm tra đã nhận đủ dữ liệu chưa và xử lý dữ liệu nhận được. Tuy nhiên, phương pháp này chỉ phù hợp để nhận những chuỗi dữ liệu kích thước ngắn.
 - Nếu kích thước dữ liệu lớn dẫn đến CPU liên tục sinh ra ngắt, làm gián đoạn chương trình và các nhiệm vụ khác.
 - **Hậu quả:**
 - Trong thời gian chờ dữ liệu, CPU **bị tê liệt hoàn toàn**. Nó không thể thực hiện bất kỳ tác vụ nào khác (không thể quét nút nhấn, không hiển thị LCD, không tính toán thuật toán).
 - **Mất tính thời gian thực:** Nếu hệ thống cần phản ứng nhanh với một sự kiện khác (ví dụ: ngắt khẩn cấp), nó sẽ bị trễ.
 - **Ví dụ:** Nếu đặt Timeout là 1000ms để chờ nhận chuỗi, CPU sẽ đứng yên 1 giây đó, lãng phí hàng triệu chu kỳ lệnh.

- Khi sử dụng UART DMA thông thường:
 - Khi sử dụng DMA thông thường để nhận dữ liệu UART (chế độ Normal hoặc Circular), ta buộc phải biết trước kích thước dữ liệu (cấu hình vào thanh ghi CNDTR).
 - **Vấn đề:** Nếu thiết bị ngoại vi gửi một gói tin có độ dài ngẫu nhiên (lúc thì 5 byte, lúc thì 100 byte), DMA sẽ không biết khi nào dừng lại để báo cho CPU xử lý.
 - Nếu đặt kích thước quá lớn: CPU sẽ chờ mãi không nhận được ngắt TC (Transfer Complete).
 - Nếu đặt kích thước quá nhỏ: Dữ liệu bị cắt vụn.
- ⇒ **Giải pháp:** Sử dụng tính năng phát hiện đường dây rảnh (IDLE Line Detection) của phần cứng UART kết hợp với DMA.

1.1.2. Khái niệm IDLE Line (Đường dây rảnh):



- Trong giao thức UART, trạng thái mặc định của đường truyền (khi không có dữ liệu) là mức Logic cao (High).
 - **Định nghĩa:** Một sự kiện **IDLE** được phần cứng UART phát hiện khi đường chân RX giữ ở mức cao trong suốt thời gian của một khung truyền (One Frame Time).
 - **Ví dụ:** Nếu bạn cấu hình UART là 8 bit dữ liệu, 1 bit Stop, không Parity (tổng 10 bit). Khi đường RX giữ mức cao trong thời gian tương ứng với 10 bit, cờ ngắt IDLE sẽ được bật.
 - **Ý nghĩa:** Nó báo hiệu rằng "Bên phát đã ngừng gửi dữ liệu, gói tin đã kết thúc".
- ### 1.1.3. Quá trình chuyển đổi dữ liệu:
- **DMA:** Có nhiệm vụ âm thầm gom nhặt mọi byte dữ liệu đến và ném vào bộ đệm (Buffer) trong RAM.
 - **UART IDLE Interrupt:** Đóng vai trò như "Tiếng còi trọng tài", báo hiệu khi đợt truyền kết thúc để CPU thức dậy tính toán.

- Quy trình từng bước hoạt động như sau:

- **Thiết lập (Setup):**

- Tạo một mảng đệm lớn trong RAM (Ví dụ: RxBuffer[256]).
- Cấu hình DMA ở chế độ **Circular** (để hứng dữ liệu liên tục) và trở vào RxBuffer.
- Cho phép ngắt **UART IDLE** (Lưu ý: Đây là ngắt của UART, không phải ngắt của DMA).

- **Thu thập (Receiving):**

- Khi dữ liệu đến, DMA tự động chuyển từ USART->DR vào RxBuffer. CPU không hề hay biết và vẫn làm việc khác.
- Giá trị thanh ghi đếm DMA_CNDTR giảm dần theo số byte nhận được.

- **Kết thúc gói tin (Packet End):**

- Dòng dữ liệu dừng lại. Đường RX chuyển sang trạng thái rảnh.
- Phần cứng UART phát hiện và bật cờ IDLE trong thanh ghi trạng thái (SR).
- CPU nhảy vào trình phục vụ ngắt UART (USART_IRQHandler).

- **Xử lý (Processing):**

- Trong ngắt, CPU đọc thanh ghi DMA_CNDTR để tính toán xem đã nhận được bao nhiêu byte.
- CPU xử lý dữ liệu, xóa cờ IDLE và thoát ngắt.

1.1.4. Cấu hình IDLE và DMA trong thanh ghi của UART:

- Cấu hình IDLE trong UART:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	UE		M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK
	r/w		r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

- Khi bật bit này:

- UART sẽ phát sinh **ngắt IDLE**
- Cờ **IDLE** nằm trong USART_SR

Reset value: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE
						rc_w0	rc_w0	r	rc_w0	rc_w0	r	r	r	r	r

- Cấu hình DMA trong UART:

Cấu hình DMA trong thanh ghi USART (USART_CR3):

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE
					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

**Bật chế độ DMA
UART Transmit**

**Bật chế độ DMA
UART Receiver**

- Khi **DMAT = 1**:
 - UART **yêu cầu DMA** mỗi khi cần gửi dữ liệu
 - DMA tự động:
 - Lấy dữ liệu từ RAM
 - Ghi vào USART_DR
 - CPU không cần can thiệp từng byte
- Khi **DMAR = 1**:
 - UART yêu cầu DMA mỗi khi có dữ liệu RX
 - DMA:
 - Đọc USART_DR
 - Ghi vào buffer trong RAM