Федеральное государственное автономное образовательное учреждение высшего образования

«Московский физико-технический институт (национальный исследовательский университет)»

Физтех-школа радиотехники и компьютерных технологий Кафедра электронных вычислительных машин

Направление подготовки: 03.03.01 Прикладные математика и физика (бакалавриат)

Направленность (профиль) подготовки: Радиотехнические системы и системы управления

МОДУЛЬ ВИЗУАЛИЗАЦИИ ПАРАМЕТРОВ УДАЛЕННОГО УСТРОЙСТВА ЦИФРОВОЙ СИСТЕМЫ УПРАВЛЕНИЯ

(бакалаврская квалификационная работа)

Студент: Покровский Андрей Дмитриевич
(подпись студента)
Научный руководитель:
Холопов Юрий Алексеевич,
ведущий инженер
(подпись научного руководителя.

КИЦАТОННА

Целью данной работы является создание удобной системы мониторинга за состоянием внешнего устройства (ВУ) в режиме реального времени, не вносящей никаких изменений в систему управления им. То есть, можно сказать, что должно производиться «подсматривание» за состоянием ВУ. Данная система должна быть выполнена в виде узла визуализации данных из коммуникационных пакетов интерфейса удалённого ВУ и центрального процессора (ЦП) системы управления.

В ходе НИР был создан исправно работающий узел визуализации данных из пакетов, которые передавались с помощью UART-передатчика. Передаваемые данные являлись значениями некоторых графиков функций.

Проект может быть использован для отладки цифровых систем управления и наблюдения за их состоянием.

ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ

МВ - мегабайт

ВУ – внешнее устройство

Гц – герц

ИК – инфракрасный

МГц – мегагерц

мс – миллисекунда

ПЛИС – программируемая логическая интегральная схема

ЦАП – цифроаналоговый преобразователь

ЦП – центральный процессор

ЦСУ – цифровая система управления

СОДЕРЖАНИЕ

В	едение	.6
1.	Требования к узлу визуализации данных	.7
	1.1 Требование к способу реализации	.7
	1.2Требования к представлению данных	.7
	1.3 Требования к приему данных	.7
2.	Перечень задач – функций	.8
3.	Состав и структура узла визуализации	.9
	3.1 Принцип работы узла визуализации1	0
	3.2 Блок фиксации данных	11
	3.2.1 Описание интерфейса ЦП-ВУ1	. 1
	3.2.2 Схема подключения узла фиксации данных к интерфейс	зу
	ЦП-BУ1	2
	3.2.3 Механизм селекции параметров	13
	3.2.4 Структура и составные части узла фиксации данных	13
	3.2.5 Особенности реализации	14
	3.2.5.1 Алгоритм работы1	4
	3.2.5.2 Особенности реализации отдельных блоков1	5
	3.3 Блок управления монитором	5
	3.4 Блок управления SRAM1	9
	3.4.1 Функция SRAM1	9
	3.4.2 Требование к видеопамяти1	9
	3.4.3 Описание SRAM1	9
	3.4.4 Описание работы с SRAM2	0.2
	3.4.4.1 Чтение из памяти	21
	3.4.4.2 Запись в память	24
4.	Технология автономной отладки модуля визуализации	24
За	ключение2	8
Cr	имом меноль зоранил м метониммор	0

Приложение	. 3	3	1
приложение	٠.	5	

ВВЕДЕНИЕ

Широкий класс цифровых систем управления (ЦСУ) строятся по иерархическому принципу и представляют собой совокупность регуляторов, объединённых в систему посредством цифровых каналов связи или коммуникационных интерфейсов. При отладке и ремонте ЦСУ, возникает необходимость визуализации параметров, передаваемых через цифровые каналы, автономным прибором. Состав прибора универсален и такого не зависит ЦСУ интерфейсов. В работе, используемых представлена реализация средства визуализации параметров коммуникационного интерфейса, построенного на базе широко распространённого в промышленности канала RS-485.

Средство визуализации реализовано на платформе DE2-115 с элементом — ПЛИС, как аппаратный использующий программное управление. В ходе работы подтвержден универсальный состав узлов прибора и его структуры. Разработанный IP-модуль верхнего «средство визуализации» уровня может использоваться как отладочное средство при монтаже сложных ЦСУ, ПЛИС, временном составе функций реализованных на во отлаживаемых подсистем.

ОСНОВНОЕ СОДЕРЖАНИЕ

- 1. Требования к узлу визуализации данных
- 1.1. Требования к способу реализации

Узел должен быть реализован в виде аппаратного модуля, использующего ресурсы инструментальной платы DE2-115.

1.2. Требования к представлению данных

Параметры управления и состояния отображаются на экране VGA-монитора, в области размером 1024х512 точек, в виде графиков разного цвета, смещающихся на 1 столбец влево, после приёма очередной порции данных. Новые параметры отображаются в крайнем правом столбце.

1.3. Требования к приему данных

Так как коммуникационная среда между ВУ и ЦП построена на базе UART-интерфейса, то было очевидно, что приемником данных из коммуникационной среды должен выступать UART-приемник. Его можно сделать одним, так как в интерфейсе ЦП-ВУ используется полудуплексный канал и для фиксации переменных из разнонаправленных пакетов не требуется коммутация источника сигнала.

Приемник должен быть настроен на работу с принимаемыми данными, которые передаются со скоростью передачи данных внутри интерфейса ЦП-ВУ. Эта скорость равна 115200 Бод. В каждом пакете должно передаваться 16 байт данных и два байта контрольной суммы (они передаются последними). Для передачи каждого байта нужно затратить 10 битовых временных интервалов: 1 стартовый бит, 8 бит

данных, 1 стоповый бит. Задержка между пакетами должна составлять не меньше 4-х байтовых интервалов. Таким образом, минимальный период передачи одного пакета равен 22 байтовым интервалам, или в перерасчете на миллисекунды получится 22*10*1000/115200 = 1,9 мс. Тогда максимальная частота передачи пакетов будет равна 524 Гц.

В данной работе в данных содержатся 4 параметра состояния и один параметр управления, которые можно визуализировать, причем каждый из них кодируется 16-ю битами. Для того, чтобы не загромождать экран, отображаются только 4 параметра, поэтому для их фиксации нужно только 8 регистров по 8 бит. К тому же используются только старшие 9 бит каждого параметра, это ограничение обусловлено разрешением экрана.

2. Перечень задач – функций

Узел визуализации должен решить следующие задачи:

- 1. Фиксации параметров управления и состояния из канала ЦП-ВУ;
- 2. Масштабирования параметров для их дальнейшего отображения в области экрана размером 1024х512.
- 3. Отображения на экране VGA-монитора ранее принятых данных.
- 4. Сдвига графиков на 1 столбец влево, после каждой коммуникационной транзакции.
- 5. Отображения в правом столбце экрана вновь принятых данных.
- 6. Формирования на экране элементов статичной разметки экрана.

3. Состав и структура узла визуализации

Узел визуализации состоит из трех основных блоков. Это блок приема данных, блок генерации сигналов синхронизации для VGA-монитора и блок управления памятью SRAM, где хранятся данные, содержащие информацию о цветах пикселей. Хотя цвета можно закодировать тремя байтами, в данной работе достаточно использовать всего 1 байт.




Рисунок 1. Блок-схема узла визуализации.

- 1. ЦП центральный процессор
- 2. ВУ внешнее устройство
- 3. Пр приемник
- 4. С модуль селекции параметров
- 5. Масс модуль обработки массовой части SRAM
- 6. Сигн модуль синтеза сигналов управления SRAM
- 7. VGA модуль синтеза сигналов синхронизации VGA-монитора
- 8. 3 задержка
- 9. M VGA-монитор

3.1. Принцип работы узла визуализации

Данные, передаваемые по RS485-каналу интерфейса ЦП-ВУ, поступают также на вход UART-приемника (Пр) узла визуализации (см. рис. 1). Приёмник селектирует целые коммуникационные пакеты, обрабатывает их, и записывает параметры в массив, состоящий из 8 однобайтных регистров. В след за обновлением данных в регистрах, вырабатывается сигнал (ready) готовности принятых данных (на самом деле в коде он назван valid_data, потому что там уже есть такой сигнал с похожей функцией). Модуль селекции параметров (С) выбирает назначенные к отображению параметры и отправляет их в модуль обработки массовой части (Масс) памяти SRAM. В этом модуле производится выборка адресов для обращения к памяти как для чтения, так и для записи. Они формируются так, что считанные данные из памяти отправляются уже непосредственно на монитор, неся информацию о цвете каждого пикселя и формируя на экране нужное изображение.

Благодаря существованию отображения ячеек памяти на пиксели экрана (наличие этого отображения будет пояснено в разделе «Требование к видеопамяти») становится удобно, при чтении данных из памяти, использовать сигналы с выходов счётчиков из модуля генерации сигналов синхронизации VGA-монитора, и для формирования адресов памяти, и для синтеза сигналов управления памятью в модуле «Сигн».

По той причине, что SRAM принимает и выдаёт данные через одни и те же выводы, для подключения к шине данных SRAM используется тристабильный буферный элемент. Тристабильный

буфер позволяет, при чтении из памяти, отключать от шины источник данных в ПЛИС, избегая наложения кодов от разных источников.

Для корректной работы монитора необходимо синтезировать сигналы синхронизации: Sync_H, Sync_V. Они передаются из модуля «VGA» с задержкой (3), так как эти сигналы должны быть согласованы по времени с сигналами, отправляемыми на модули управления памятью. На чтение данных изображения из памяти требуется 3 такта, задержка в цепях формирования Sync_H, Sync_V – 1 такт и, для согласования синхронизации с данными, сигналы синхронизации задержаны на 2 дополнительных такта.

Более подробное описание работы отдельных модулей представлено ниже.

3.2 Блок фиксации данных

3.2.1 Описание интерфейса ЦП-ВУ

Функцию центрального процессора системы управления на рабочем стенде выполняет программа виртуального пульта управления, запущенная на персональном компьютере. Внешнее устройство — это вентильный двигатель. Сообщение между ними реализовано через UART интерфейс с использованием стандарта RS-485. Так как на персональном компьютере отсутствует порт, поддерживающий такой стандарт, то используется конвертор USB - RS-485.

Подключение ВУ к ЦП удаленное и асинхронное, и взаимодействие между ними организовано по принципу «зеркального

отражения». Коммуникационный интерфейс ЦП-ВУ разноранговый, ведущим устройством, начинающим обмен, всегда является ЦП. После обработки ранее принятых параметров состояния, ЦП посылает ВУ пакет с параметрами управления. Если на шине присутствует адресованное ВУ и пакет управления принят без искажений, в ЦП высылается заранее подготовленный пакет с параметрами состояния, а принятые параметры управления отрабатываются ВУ. Таким образом, обмен информацией между ЦП и ВУ является циклическим.

3.2.2 Схема подключения узла фиксации данных к интерфейсу ЦП-ВУ

Выше было упомянуто, фиксации ЧТО узел данных подключается непосредственно линии передачи данных. К Физическое подключение к линии дополнительного абонента, при большой её длине или высокой скорости обменов, может привести к нежелательному эффекту – отражению. Поэтому, при подключении к стенду платы DE2-115, чтобы не делать ответвлений от линии связи, плата подключается к RS-232-порту компьютера, а ВУ к плате через конвертер RS-485-RS-232, т.е. плата работает в режиме повторителя с внутренним ответвлением для подсматривания. Все внешние линии связи, в такой конфигурации, выполнены в стиле «точка-точка» и не имеют ответвлений.

Коммутация сигналов 2-х интерфейсов RS-232 сделана в ПЛИС. Одновременных обменов в сечении ЦП-ВУ происходить не может, следовательно, можно объединить по логическому И (т.к. в паузе на линии высокий уровень) линии разных направлений и на выход элемента подключить UART-приёмник.

3.2.3 Механизм селекции параметров

В данном проекте, требуется визуализировать значения четырех параметров вентильного двигателя (уставка скорости, фактическая скорость, температура обмотки двигателя и ток через двигатель). Отображаемые параметры расположены в определённых позициях пакетов (управления и состояния). Выборка нужных параметров была реализована следующим образом. Необходимо фиксировать в регистрах только отображаемые данные. Для четырех параметров нужно 8 однобайтных регистров.

Приведенный выше способ селекции данных приемлем для работы, где нет необходимости отображать другие данные, находящиеся в других позициях. Но, если в процессе работы появится необходимость отображать разные параметры, то размер буфера необходимо будет увеличить до размера поля данных, чтобы фиксировать все 16 байтов принимаемых данных. Затем с помощью механизма селекции следует выбрать отображаемые данные. Он может быть реализован с помощью переключателей на плате, чтобы на месте выбрать нужные данные.

3.2.4 Структура и составные части узла фиксации данных

- 1. UART-приемник (см. рис. 2)
- 2. Буфер FIFO или просто регистры
- 3. Схема подсчёта CRC
- 4. Узел выборки и селекции параметров
- 5. Формирователь сигнала готовности обновлённых данных
- 6. Формирователь сигнала паузы между пакетами




Рисунок 2. Схема модуля фиксации данных.

3.2.5 Особенности реализации

3.2.5.1 Алгоритм работы

- 1. Линия находится в состоянии длинной паузы.
- 2. Данные с линии начинают поступать на преобразователь последовательных данных в один байт (receiver).
- 3. Принимаемые байты, параллельно, записываются в буфер FIFO и поступают на вход модуля проверки контрольной суммы (CRC16).
- 4. Окончание приёма пакета определяется по отсутствию новых данных в течение 4-х байтовых интервалов (временная селекция пакета). По истечению времени этих интервалов, приёмник переходит в состояние длинной паузы, пока не придет первый байт следующего пакета.
- 5. Контрольная сумма анализируется в начале фазы длинной паузы. Если пакет переслан без ошибок, то байты поля данных читаются из буфера FIFO в регистры, в соответствии с порядком их отображения. В случае ошибки пересылки, буфер FIFO очищается, а данные из пакета не отображаются. Пропуски ошибочно пересланных данных, в текущей версии визуализатора, на графиках не помечаются.

6. Вслед за тем, как все нужные данные будут записаны в регистры, возводится флаг valid_data, сообщающий о том, что данные в регистрах готовы к обработке. Этот флаг снимается после отрисовки новых данных в правом столбце экрана.

3.2.5.2 Особенности реализации отдельных блоков

- 1. FIFO. Этот буфер нужен для временного хранения данных, пока идет проверка пакета на правильность пересылки.
- 2. CRC16. Для проверки контрольной суммы используется алгоритм из интерфейса MODBUS.
- 3. Long_pause. Этот блок состоит из SR-триггера (Lpause) и счетчика (Lpause_cn). Lpause_cn считает временные метки 16-кратной битовой частоты в фазе приёма пакета. После приёма очередного байта, счётчик обнуляется. Если счетчик отсчитал временной интервал, равный 4 байтовым, то Lpause возводится в 1. Это означает, что был принят весь пакет. Приём первого байта нового установкой сигнала ready, который пакета сопровождается сбрасывает триггер в 0. Таким образом, сигнал Lpause описывает состояние паузы между пакетами. В этом модуле генерируется еще один сигнал new_packet, сообщающий о том, что начался прием пакета. И этот сигнал определяет момент, НОВОГО контрольный код принимает начальное состояние (все единицы согласно, протоколу MODBUS).

3.3 Блок управления монитором

Монитор управляется через интерфейс VGA. VGA-растровый интерфейс, в котором отображение точек экрана происходит построчно, от левой точки верхней строки, до правой, в нижней строке экрана. Цвет точки задаётся напряжениями на 3-х аналоговых

линиях красный (red), зеленый (green) и синий (blue). Формирование сигналов цветов производится на плате DE2-115 микросхемой трех канального ЦАПа.

Каждый простой цвет (красный, зеленый, синий) кодируется 8 битами, т.е. существует всего 256 различных оттенков одного простого цвета. При их слиянии можно получить любой цвет из палитры, состоящей из набора 256X 256 X 256 = 16 777 216 цветов.

Для отображения информации на экране монитора, в данной работе выбран видеорежим 1024х768 пикселей с кадровой частотой 75 Гц. Для согласования работы схемы развёртки изображения в мониторе с процессом периодической выдачи данных изображения на экран используются три сигнала синхронизации. Один из них, VGA BLANK N выключает экран, В фазах так называемого обратного хода луча (в случае, если используются электронные трубки). Сигнал равен логической лучевые единице, когда электронный луч перемещается по строке слева-направо, в фазе отображения строки. Для перехода в начало новой строки луч гасится нулевым уровнем сигнала. Длительность строчного сигнала гашения равна длительности 288 пиксельных интервалов. Когда луч достигнет конца кадра, он снова гасится для перехода к первой строке. Длительность кадрового сигнала гашения равна 32 длительностям строк.

В настоящее время, мониторы на электронных лучевых трубках практически исчезли. В цифровых мониторах, времени на обратный ход луча не требуется, но отказаться от VGA интерфейса

производители LED мониторов не спешат, и он продолжает использоваться.

Два других сигнала синхронизации называются сигналами вертикальной и горизонтальной синхронизации (VSYNC и HSYNC соответственно). Первый используется в LED — мониторах для обнуления счётчика строк, второй — для его переключения в рабочей зоне экрана и фазировки счётчика пикселей по строке.

VGA-интерфейса Для стандартизировано несколько видеорежимов. Как уже указывалось, в визуализаторе используется режим 1024х768 точек экрана с кадровой частотой 75Гц. Для данного режима, нужна частота синхронизации, совпадающая с пиксельной и равная 78,75МГц, и соответствующие временные интервалы сигналов синхронизации, диаграммы которых приведены в приложении (см. приложение «Временные диаграммы VGA-монитора»). сигналов синхронизации Сигнал с частотой 78,75МГц используется В проекте как глобальный сигнал синхронизации.

Для синтеза временных интервалов сигналов синхронизации были использованы одновибраторы двумя счетчиками (альтернативным решением является генератор многофазной циклической последовательности, но он не был использован по тем причинам, что большого выигрыша в экономии аппаратуры он не дает моменту осознания существования И К другого решения одновибраторы уже были реализованы). Первый счетчик отсчитывает время для генерации сигналов горизонтальной развертки. Второй в

совокупности с первым — для вертикальной. С учетом разрешения экрана и длительностей погашенных полей, количество состояний первого счетчика равно1312, а второго — 800.

Ниже приведена схема синтезатора сигналов синхронизации для VGA-монитора. Единственным входным сигналом этого модуля является сигнал синхронизации, но он не изображен на схеме, чтобы не загромождать ее.




Рисунок 3. Схема генератора сигналов синхронизации VGA-интерфейса.

3.4 Блок управления SRAM

3.4.1 Функция SRAM

SRAM в данной работе выполняет роль видеопамяти (VRAM). Её функцией является временное хранение графических данных.

3.4.2 Требование к видеопамяти

Формат ячеек памяти должен быть такой, что бы можно было установить соответствие между адресом этих ячеек и пикселями на экране. Опираясь на разрешение монитора и глобальную частоту синхронизации, объем этой памяти должен быть не меньше 768 Кбайт (при условии, что каждый цвет кодируется 8 битами) и максимальная рабочая частота должна быть не меньше 78,75 МГц.

3.4.3 Описание SRAM

Эта память является отдельной микросхемой, встроенной на плату DE2-115. Ее объем составляет 2MB (1024х103 слова, каждое по 16 бит). Максимальная рабочая частота — 125МГц. Таким образом, она вполне подходит в качестве видеопамяти.

Данная микросхема имеет всего 1 канал передачи адреса и 1 канал передачи данных, а также 5 сигналов управления:

- CE Chip Enable Input. Если CE равен единице, то память находится в неопределенном режиме и выводы, отвечающие за передачу данных, принимают значение, равные High-Z.
- OE Output Enable Input.
- WE Write Enable Input.
- LB Lower-byte control.

• UB – Upper-byte control.

Стоит отметить, что сигналы управления имеют инверсный активный уровень.

В режиме записи в память сигнал WE устанавливается в низкий логический уровень, при этом значение сигнала ОЕ безразлично, поэтому управлять режимами работы с памятью можно только с помощью сигнала WE, оставив ОЕ всегда равным 0.

3.4.4 Описание работы с SRAM

Для упрощения работы можно каждому слову сопоставить одну пару пикселей, так как слово состоит из 2 байтов, а для кодировки цвета одного пикселя требуется 1 байт. Иными словами, в одном слове можно хранить информацию сразу о двух пикселях. Таким образом, значение адреса определяет координату на экране.

При обращении к памяти можно выделить 4 фазы работы с ней. При этом Фазы 2-4 повторяются циклически в соответствии с порядком, изложенным ниже.

- 1. Сброс данных, хранящихся в памяти, по нажатию кнопки. Т.е. пока нажата кнопка, перебираются все возможные адреса и в них записываются значения, соответствующие цвету фона экрана.
- 2. Чтение данных из памяти.
- 3. Сброс данных в ячейках памяти, соответствующих новому столбцу пикселей.

4. Запись данных в ячейки памяти, соответствующих новому столбцу пикселей.

Также можно (с точностью до поправки в изменении одной половины слова) описать разнесение во времени фаз 2-4 через значения счетчиков вертикальной и горизонтальной развертки в формате (n, m) соответственно. 2- от (0, 0) до (767, 1311). 3- от (768, 0) до (769, 222). 4- от (769, 224) до (799, 1311).

3.4.4.1 Чтение из памяти

Для минимизации затрат на аппаратные средства было принято решение, что для обращения к памяти на чтение можно использовать счетчики пикселей в строках и самих строк, приведенные в описании блока управления монитором.

Поэтому, при чтении адресу присваиваются значения счетчиков из блока управления монитором пока сигнал VGA_BLANK_N равен 1. Старший бит адреса приравниваем нулю, следующие 10 бит - это значения счетчика вертикальной развертки, оставшиеся младшие биты — это значения счетчика горизонтальной развертки без младшего бита (младший бит не нужен, потому что, как уже было изложено выше, по одному адресу содержится информация о двух пикселях, т.е. для кодирования одной строки нужно 512 слов, а не 1024) плюс счетчик сдвига тоже без младшего бита.

Значение счетчика сдвига увеличивается в момент между фазами 4 и 2, причем это происходит автономно и не зависит от внешних модулей. Но, так как нужно, что бы сдвиг происходил только

при условии, что новые данные пришли и они достоверны, необходимо подводить сигнал разрешения счета извне, который маскировал бы внутренний сигнал разрешения счета. Этим сигналом является сигнал готовности данных (valid_data). Таким образом, соответствие слова и пары пикселей сдвигается циклически. Это можно представить в виде массива столбцов и указателя на них (см. рис. 4). Во время чтения указатель последовательно перемещается от начального положения к конечному. В начальный момент времени




Рисунок 4. Условная схема адресации к SRAM при чтении.

работы системы указатель настроен на нулевой столбец. В следующем кадре, для сдвига картинки влево и отображения нового столбца изображения, его состояние увеличивается на 1. После отрисовки целого экрана, счётчик указателя обнуляется, а видимый сдвиг изображения продолжается непрерывно.

Из-за того, что соответствие между словом и пикселями не совсем однозначное (слово – 2 пикселя), нужно описать два

различных поведения сигналов управления и массивной части. За выбор этого поведения, отвечает четность счетчика сдвига, т.е. его младший разряд (именно поэтому он не учитывается в сдвиге адреса памяти при чтении). Рассмотрим первую строку на экране. Для лучшего понимания, приведем примеры временных диаграмм.

Когда значение счетчика сдвига нечетное (на диаграмме он равен 1), нулевому и первому пикселю соответствует нулевое слово, а последнему и предпоследнему соответствует последнее слово (511). Когда же значение счетчика сдвига четное (на диаграмме он равен 2), в нулевом слове содержатся значения для отображения нулевого и последнего пикселей. Поэтому запись в память должна быть сдвинута назад на один такт тактовой частоты, когда значение счетчика сдвига четное.




Рисунок 5. Пример временных диаграмм при обращении к SRAM.

3.4.4.2 Запись в память

Для исключения конфликтов доступа к памяти по чтению и записи, и, с учётом низкой скорости обновления данных, было принято решение — вынести операции записи в память в фазу активности сигнала гашения вертикальной развертки. Но, как уже описывалось раньше, перед тем, как совершить ее, необходимо очистить ячейки памяти, соответствующих новому столбцу пикселей (это часть этапа записи, и она тоже должна происходить во время сигнала гашения). И только потом запись осуществляется в те места, которые соответствуют пикселям, являющиеся частью изображения. При этом окрашиваются столько же пикселей, сколько и параметров (если графики не перекрываются, тогда меньше).

Из временных диаграмм, приведенных выше, видно, что для отображения новых данных в последнем столбце нужно изменить только половину (на примере этой диаграммы, нулевого) слова. Поэтому нужно правильно выбирать какой из сигналов LB или UB должен быть активен при записи в память, чтобы изменить нужную половину слова. В данной реализации при нечетном значении счетчика сдвига LB должен равняться 1, а UB 0. Иначе если счетчик сдвига принимает четные значения, то наоборот.

4. Технология автономной отладки модуля визуализации

Полноценной отладки спроектированной системы на стенде не было выполнено в связи с опасностью распространения новой короновирусной инфекции. Поэтому, пришлось производить отладку, используя замену коммуникационного интерфейса ЦП-ВУ. Его функцию выполнил генератор псевдопакетов. Для генератора

песевдопакетов были дополнительно разработаны: модуль передачи UART-пакетов и генератор псевдопараметров трёх типов, а именно - горизонтальные линии, парабола (имитация синусоиды), пила (см. рис. 6). Эти модули были подключены непосредственно к отлаживаемой системе внутри ПЛИС.



Рисунок 6. Изображение на мониторе псевдосигналов.

Разработка происходила в 4 этапа:

- 1. Ознакомление с VGA-интерфейсом. Отображение белой рамки на мониторе шириной в один пиксель без использования видеопамяти.
- 2. Демонстрация циклического сдвига любой картинки на мониторе, используя видеопамять.
- 3. Демонстрация на мониторе значений счетчика сдвига.
- 4. Демонстрация псевдопараметров, в процессе пересылки их от UART-передатчика к UART-приемнику.

В ходе отладки столкнулся с проблемами, разрешение которых потребовало значительных усилий.

- 1. При переходе к 4 этапу разработки изображение на мониторе было сильно искажено. Создавалось впечатление, что не все значения отображаются. Для выяснения истинности этого предположения, потребовалось провести симуляцию. В ходе которой выяснилось, что UART-пакеты поступали слишком часто, и только некоторые из них отображались на экране. Из этого можно заключить вывод, что UART-пакеты должны поступать с частотой не выше, чем частота обновления кадров. Хотя, как было рассчитано выше, максимальная частота передачи пакетов выше частоты обновления кадров, но на практике обмены параметрами между ЦП и ВУ в цифровых системах управления имеют высокую скважность, т.е. редки, по сравнению с длительностью цикла управления. Это интуитивно понятная ситуация, ведь данные не должны «устареть» за время передачи. Поэтому такая проблема в реальности не возникает.
- 2. После исправления предыдущей ошибки изображение стало похоже на то, что должно быть, но проявились периодические искажения. Как оказалось, я ошибочно считал, что нужно очищать буфер FIFO в UART-приемнике каждый раз, когда происходит смена кадра.

В ходе разработки системы были задействованы следующие ресурсы платы DE2-115:

- 1. Ресурсы интерфейсаVGA
- 2. Ресурсы интерфейса RS-232
- 3. Буфер FIFO, реализован на блоках распределённой памяти ПЛИС
- 4. SRAM

- 5. Блок фазовой автоподстройки частоты в ПЛИС генератор пиксельной частоты 78,75 МГц
- 6. Кнопки
- 7. Переключатели
- 8. Светодиоды

Объем логики, реализованной на ПЛИС, составил 801 логический элемент (<1%), среди них 235 логических элементов были использованы для создания генератора псевдопакетов. К тому же было задействовано 476 регистров.

ЗАКЛЮЧЕНИЕ

В итоге, реализован исправно работающий чисто аппаратный (без программного управления) модуль приема данных через UART-интерфейс из генератора псевдопакетов и отображения их на мониторе, что почти полностью соответствует поставленной задаче.

В дальнейшем, планируется отладить данный проект на стенде с учетом всех соответствующих особенностей. Например, настроить модуль UART-приемника на нужную скорость передачи данных и подключить разъем интерфейса RS-232 к ПЛИС.

К преимуществам данной системы можно отнести масштабируемость и универсальность в плане выбора внешнего устройства. Т.е. ее можно использовать не только для работы с вентильными двигателями, а для любых внешних устройств, сообщающихся по протоколу UART, при этом размер пакетов ограничен только размером буфера FIFO.

Что касается возможной стоимости такого оборудования, то для реализации визуализации было затрачено сравнительно узла небольшое количество элементов, логических что позволит небольшие лешевые ПЛИС. Однако были использовать И задействованы дополнительные средства инструментальной платы: встроенные микросхемы и Hard_IP-модули, что может ограничить в выборе подходящей платформы.

Также данную систему легко изменить для работы с другими интерфейсами передачи данных. При этом нужно оставить регистры,

в которых фиксируются актуальные данные и сигнал их готовности. Они образуют универсальную систему коммутации, а, вместо UART-интерфейса, можно использовать любой другой коммуникационный интерфейс.

Ключевой особенностью спроектированной системы является возможность удаленного доступа к параметрам состояния внешнего устройства, с сохранением алгоритма управления. К тому же, можно не только наблюдать состояние в настоящий момент времени, но и видеть историю поведения ВУ за некоторое конечное прошедшее время.

Таким образом, доработанная система позволит в нашем случае быстрее реагировать на неисправность в двигателе и оценить ее характер. Так же она делает удобной наблюдение за тем, как изменяется скорость двигателя при смене уставки скорости, что может помочь при проведении тестовых работ.

В качестве возможного развития проекта можно назвать:

- 1. Реализацию функции статической разметки экрана, включая отрисовку текста. Например, пояснить на экране, какому параметру соответствует тот или иной цвет;
- 2. Реализацию на графиках меток от сбойных пересылок данных
- 3. Использование ИК-трансивера, который есть на плате DE2-115, как источника данных при беспроводном подключении к отлаживаемой системе.

В заключение, хотелось бы отметить, что инструментальная плата DE2-115 является удобным и универсальным средством отладки прототипов перспективных узлов цифровых систем управления с достаточным количеством: элементов управления и индикации, стандартных интерфейсов.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

 $\underline{https://www.intel.com/content/dam/altera-www/global/en_US/portal/dsn/42/doc-us-dsnbk-42-1404062209-de2-115-user-manual.pdf}$

http://www.xess.com/static/media/appnotes/vga.pdf

 $https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_fif o.pdf$

https://www.mzta.ru/media/kunena/attachments/4919/modbus_rus.doc

http://www.issi.com/WW/pdf/61WV102416ALL.pdf

ПРИЛОЖЕНИЕ

Временные диаграммы сигналов синхронизации VGA-монитора

