
Výstupná správa

Meno: Adrián Horváth

Login: xhorva14

Architektúra navrhnutého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkcie:

CLK_COUNT počíta počet nábežných hrán clock signalu

BIT_COUNT počíta počet prečítaných bitov a nastavuje výstupy demultiplexoru ale iba vtedy ze je povoleny ENABLE_RECIEVE výstup a CLK_COUNT napočíta do 16

To sa kontrojuje komparátorom a AND gate

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

Stavy automatu: S1(WAITING_FOR_START_BIT)

S2(WAITING_FOR_FIRST_BIT)

S3(RECIEVING DATA)

S4(WAITING_FOR_STOP_BIT)

S5(DATA_VALID)

Vstupné signály: DIN


CCNT(CLOCK_COUNT)

BCNT(BIT_COUNT)

Moorove výstupy: ER(ENABLE_RECIEVING)

EC(ENABLE_COUNT)

DV(DATA_VALID)



Popis funkcie

V stave S1 automat čaká na "startbit" (DIN = 0). Potom counter napočíta 24 "tykov". A zacne sa zapisovať 8bitove slovo. Po načítaní 8 bitov automat čaká na "stopbit"(DIN=1) a nastaví výstup valid na log1.

