1.- En la figura adjunta se muestra el diagrama de estados de una unidad de control. Indique cuál de las siguientes afirmaciones, acerca de las señales de control (c_i) , es correcta.


- A) $c_1 = S_1$
- B) $c_5 = S_2 \cdot \overline{S}_1$
- C) Las dos afirmaciones anteriores son correctas.
- D) Todas las afirmaciones anteriores son falsas.

$$C_1 = S_1 \cdot s_0 + S_1 \cdot \bar{s}_0 = S_1 (s_0 + \bar{s}_0) = S_1 = \Delta$$

$$C_5 = S_2 \bar{s}_1 + S_3 \bar{s}_1$$

2004.15.6

6.- Dado el diagrama ASM de la figura, y suponiendo que para cada estado se debe generar una sola señal de control (c_0 en S_0 , c_1 en S_1 y c_2 en S_2). Indicar cuál de las siguientes afirmaciones es verdadera.




- I. Para implementarlo se puede usar un registro de 4 bits y una ROM de 16 de palabras de 4 bits.
- II. Para implementarlo se puede usar la técnica de selección por estado con lo que el multiplexor asociado tiene 4 entradas con 2 entradas de selección y la ROM un tamaño de 8 palabras de 5 bits.
- A) I: sí, II: sí.
- B) I: sí, II: no.
- C) I: no, II: sí.
- D) I: no, II: no.

Estados = 3 =0 2 bits

Voriables word ción = "Inicio" y "Cond 1"

señales chi = 3 = co÷cz




DIA	Rom		6	TENIDO		
Estado presente		Cond 1	Pn	óximo s lado	spinales chl	•
0 0	0	0	0	-	0 0 0	
	RO	: M	5 A	4 25	⇒ J=	Falso
DIR	Ros	ๆ		œ	NTENID	0
Est. actual		sen		Proxi estado		shit
25;4		7 P	; <i>†</i>	2911	; v	b ,,
ROM	=0	2 a 2	1	→	e cierto	-∆ <u>⊆</u>
					E.DT	R.2004.1


1.- En la figura adjunta se muestra el diagrama de estados de una unidad de control. Indique cuál de las siguientes afirmaciones es correcta.

- A) Puede realizarse la síntesis de la unidad de control empleando un registro de 3 bits y una memoria ROM de 27 palabras, con 16 bits por palabra.
- B) Puede realizarse la síntesis de la unidad de control empleando un registro de 3 bits, un multiplexor de 8 a 1, y una memoria ROM de 16 palabras, con 16 bits por palabra.
- C) Las dos afirmaciones anteriores son correctas.

y registro

D) Todas las afirmaciones anteriores son falsas.





S2

S3

S1/C3

S1/C4,C5

S4

S1/C5


S0/C1

S1

S0/C1,C2

I/co

S0



2004.2 = 5.4

4.- Una unidad de control, cuya tabla de estados del modelo de Huffman-Mealy se muestra a continuación, se implementa usando dos elementos de memoria tipo D. Para ello, se realiza la asignación de estados siguiente: $S_0 \! : \! \{Q_1 \! = \! 0, \! Q_0 \! = \! 0\}, \quad S_1 \! : \! \{Q_1 \! = \! 0, \! Q_0 \! = \! 1\}, \quad S_2 \! : \! \{Q_1 \! = \! 1, \! Q_0 \! = \! 0\} \quad \text{y} \quad S_3 \! : \! \{Q_1 \! = \! 1, \! Q_0 \! = \! 1\}.$ Indique si las siguientes afirmaciones, acerca de las funciones de entrada a los elementos de memoria, son correctas:


A)	D_1	$=Q_0$	$+Q_1$	$\cdot s_0$


B)
$$D_0 = Q_0 \cdot \overline{s}_0 + Q_1 \cdot s_0 + \overline{Q}_0 \cdot \overline{Q}_1 \cdot I$$

- C) Las dos afirmaciones anteriores son correctas.
- D) Todas las afirmaciones anteriores son falsas.

Con baseulas D el valor del signiente estado es el que hay que inhodueir en D.

Estado presente	$\frac{\text{Pr\'oximo estado}}{\overline{I} \cdot \overline{s}_0} \frac{\overline{I} \cdot s_0}{\overline{I} \cdot s_0} \frac{I \cdot \overline{s}_0}{I \cdot \overline{s}_0}$				
S_0	S_0	S_{0}	S_1	S_1	
S_1	S_3	S_2	S_3	S_2	
S_2	S_{0}	S_3	S_0	S_3	
S_3	S_3	S_3	S_{3}	S_3	





				1	21	
Ţ	50	Ø,	00		0,	Oo
0	×	0	0		0	0
1	×	0	0		0	1
×	0	0	1		1	1
X	1	0	1		1	0
×	0	1	0	Market Stage	0	0
×	1	1	0	LONG THE PARTY OF	4	1
*	×	Mary Control	1_		1	1
			ā,		01	man.
			00	00	00	00
		50		1		manus .
	I	1 so		1	1	
		150	-	1	11	IV
	I	1	and the second section of the section of the second section of the secti	-	-	
-	7	5		1	1	
J				A		0,50
			0, 2	0 -) +	2100

50

Sep. 2004.1. Origin


1.- En la figura adjunta se muestra el diagrama de estados de una unidad de control. Indique cuál de las siguientes afirmaciones, acerca de las señales de control (c_i) , es correcta.

A)
$$c_3 = S_3 \cdot s_1$$

B)
$$c_5 = S_4 \cdot \overline{s}_2 + S_3 \cdot \overline{s}_1$$


- C) Las dos afirmaciones anteriores son correctas.
- D) Todas las afirmaciones anteriores son falsas.

$$C_3 = S_0 I + S_3 S_1$$
 $C_5 = S_3 S_1 + S_4 S_2$



Sep. 2004.5. Oria

5.- Dado el diagrama ASM de la Figura, indicar cuántos elementos de memoria tipo J-K son necesarios para implementarlo si se usa la técnica de diseño con un elemento de memoria por estado.



A) 3 B) 2


C) No se puede deducir del diagrama


D) Ninguna de las anteriores

2004. sept. Reserva. 1

Diagrama estados unidad control

A) Puede sintetizarse empleando un registro de zbits y una Rom de zs. B






Estados = 4 = 2 bits Spā. condici = I. so,s, = = 4

B) Puede sintetizarse empleando un registro de zbits, un multiplexor de 4 a 1 y una Rom de 8 2 16

Condición de paso única para cada para de estado.

selección estado



= 204 23 6 = B = ciech