

AudioNEXT

Schnittstellendefinition

Die Audiophilen

Felix Knoll, Markus Remy, Maximilian Hafeneder,
Nicolas Lonthoff, Richard Tuch

6. Mai 2026

Inhaltsverzeichnis

1	Audio-IP	1
1.1	Kurzbeschreibung	1
1.2	I/Os	1
1.3	Pmod I2S2	1
1.4	AXI Lite Schnittstelle	1
1.5	Registerbeschreibungen	2
1.5.1	Registerüberblick	2
1.5.2	General/Global Status and Control Register (GSCR)	2
1.5.3	Global Interrupt Enable Register (GIER)	3
1.5.4	IP Interrupt Enable Register (IPIER)	3
1.5.5	IP Interrupt Status Register (IPISR)	4
1.5.6	ID Register (IDR)	4
1.5.7	Version Register (VERR)	5
1.5.8	Control Register (CTRL)	5
1.5.9	Status Register (STATUS)	6
1.5.10	Audio Data Left Register (ADATLR)	7
1.5.11	Audio Data Right Register (ADATRR)	7
2	Visualization-IP	8
2.1	Kurzbeschreibung	8
2.2	I/Os	8
2.3	AXI Lite Schnittstelle	8
2.4	Registerbeschreibungen	9
2.4.1	Registerüberblick	9
2.4.2	General/Global Status and Control Register (GSCR)	9
2.4.3	Global Interrupt Enable Register (GIER)	10
2.4.4	IP Interrupt Enable Register (IPIER)	10
2.4.5	IP Interrupt Status Register (IPISR)	11
2.4.6	ID Register (IDR)	11
2.4.7	Version Register (VERR)	12
2.4.8	Control Register (CTRL)	12
2.4.9	Status Register (STATUS)	13
2.4.10	Address Register (ADDRR)	13
2.4.11	Visualization Data Register (VDATR)	14
2.4.12	Color Register (COLR)	15

1 Audio-IP

1.1 Kurzbeschreibung

Der Audio-IP empfängt das Audio Signal vom Pmod I2S2 via I2S im Master Modus mit einer Samplingrate von 96 kHz pro Kanal. Dazu werden die notwendigen Taktsignale für MCLK, LRCK und SCLK erzeugt. Das I2S Signal des Pmods wird empfangen, dekodiert und gepuffert. Die Daten werden in der empfangenen Reihenfolge über AXI Lite zur Verfügung gestellt. Dazu werden Interrupts ausgelöst, wenn ein neuer Wert vorhanden ist.

1.2 I/Os

Signal Name	I/O	Initial State	Description
s00_axi_axlk	I	NA	AXI Clock
s00_axi_aresetn	I	NA	AXI Reset, Active-Low
s00_axi*	NA	NA	AXI4-Lite Slave Interface Signale
i_audio_clk	I	NA	Master Clock Signal für den Pmod I2S2 (24,576 MHz)
o_interrupt_sla	O	0x0	Zeigt, ob ein Interrupt auf dem linken Audio Kanal ausgelöst wurde 0: Kein Interrupt ausstehend 1: Ein Interrupt steht aus
o_interrupt_sra	O	0x0	Zeigt, ob ein Interrupt auf dem rechten Audio Kanal ausgelöst wurde 0: Kein Interrupt ausstehend 1: Ein Interrupt steht aus
o_mclk	O	0x0	Line In Converter Master Clock „A/D MCLK“
o_lrck	O	0x0	Line In Converter Word Select „A/D LRCK“
o_sclk	O	0x0	Line In Converter Serial Clock „A/D SCLK“
i_data	I	NA	Line In Converter Serial Data Output „A/D SDOUT“

Tabelle 1: Ports des Audio-IPs

1.3 Pmod I2S2

Der Pmod I2S2 ist im Slave Modus zu betreiben. Der Audio-IP nimmt den Master Modus ein.

1.4 AXI Lite Schnittstelle

Die Ports der AXI Lite Schnittstelle entsprechen den Ports des AXI Lite Standards für einen AXI Lite Slave mit 32 Bit Datenbreite und 100 MHz AXI Clock.

Die Register der AXI Lite Schnittstelle werden im Abschnitt 1.5 genauer beschrieben.

Zusammengefasst werden die empfangenen Audio Samples, wenn das Sampling aktiviert ist, im FIFO Prinzip je Kanal in einem Register zur Verfügung gestellt. Jeder Audiokanal verfügt über seinen eignen Interrupt. Nach dem Lesen des Samples wird der nächste Sample zur Verfügung gestellt, sobald er vorhanden ist. Die Gültigkeit des anliegenden Samples ist dem entsprechenden SLA/SRA Bit des Registers STATUS zu entnehmen. Sollten Daten aufgrund eines vollen Puffers verloren gehen wird ein entsprechendes Flag für den jeweiligen Kanal (DOL/DOR) im STATUS Register gesetzt.

1.5 Registerbeschreibungen


1.5.1 Registerüberblick

	31	24	16	8	0	
0x00	General/Global Status and Control Register					GSCR
0x04	Global Interrupt Enable Register					GIER
0x08	IP Interrupt Enable Register					IPIER
0x0C	IP Interrupt Status Register					IPISR
0x10	ID Register					IDR
0x14	Version Register					VERR
0x18	Control Register					CTRL
0x1C	Status Register					STATUS
0x20	Audio Data Left Register					ADATLR
0x24	Audio Data Right Register					ADATRR

1.5.2 General/Global Status and Control Register (GSCR)

Address offset: 0x00

Reset value: 0x0000 0000




- Bit 31:0 - Reserved Bits

1.5.3 Global Interrupt Enable Register (GIER)

Address offset: **0x04**

Reset value: 0x0000 0000



- **Bit 31:1 - Reserved Bits**


- **Bit 0 - GIE: Global Interrupt Enable**

Dieses Bit muss auf 1 gesetzt sein um global Interrupts zu aktivieren. Die individuellen Interrupts müssen zusätzlich aktiviert werden.

1.5.4 IP Interrupt Enable Register (IPIER)

Address offset: **0x08**

Reset value: 0x0000 0000



- **Bit 31:9 - Reserved Bits**

- **Bit 8 - SRIE: Sample Right Available Interrupt Enable**

Wenn dieses Bit auf 1 gesetzt wird, ist der Sample Right Available Interrupt aktiviert. Er wird ausgelöst, wenn das SRA Bit in IPISR gesetzt wird. Zusätzlich müssen global die Interrupts aktiviert sein indem das GIE Bit im GIER Register gesetzt ist.

- **Bit 7:1 - Reserved Bits**


- **Bit 0 - SLIE: Sample Left Available Interrupt Enable**

Wenn dieses Bit auf 1 gesetzt wird, ist der Sample Left Available Interrupt aktiviert. Er wird ausgelöst, wenn das SLA Bit in IPISR gesetzt wird. Zusätzlich müssen global die Interrupts aktiviert sein indem das GIE Bit im GIER Register gesetzt ist.

1.5.5 IP Interrupt Status Register (IPISR)

Address offset: **0x0C**

Reset value: 0x0000 0000



- **Bit 31:9 - Reserved Bits**

- **Bit 8 - SRA: Sample Right Available**

Dieses Bit wird 1 gelesen, wenn die Daten im ADATRR Register gültig sind. Es wird automatisch zurückgesetzt, wenn ein Lesezugriff auf das ADATRR Register ausgeführt wird. Dieses Bit löst, wenn das GIE Bit im GIER Register sowie das SRIE Bit im IPIER Register gesetzt ist, einen Interrupt aus. 1 schreiben um das Bit auf 0 zu setzen.

- **Bit 7:1 - Reserved Bits**


- **Bit 0 - SLA: Sample Left Available**

Dieses Bit wird 1 gelesen, wenn die Daten im ADATLR Register gültig sind. Es wird automatisch zurückgesetzt, wenn ein Lesezugriff auf das ADATLR Register ausgeführt wird. Dieses Bit löst, wenn das GIE Bit im GIER Register sowie das SLIE Bit im IPIER Register gesetzt ist, einen Interrupt aus. 1 schreiben um das Bit auf 0 zu setzen.

1.5.6 ID Register (IDR)

Address offset: **0x10**

Reset value: 0x0000 FEED




- **Bit 31:0 - ID: Distinct ID**

Dieses Register enthält die ID des IPs.

1.5.7 Version Register (VERR)

Address offset: **0x14**

Reset value: 0x0000 0001




- **Bit 31:0 - VER: Version**
Dieses Register enthält die Version des IPs.

1.5.8 Control Register (CTRL)

Address offset: **0x18**

Reset value: 0x0000 0000




- **Bit 31:1 - Reserved Bits**
- **Bit 0 - SEN: Sampling Enable**
Wenn dieses Bit auf 1 gesetzt ist, ist das Sampling von Line In aktiv.

1.5.9 Status Register (STATUS)

Address offset: **0x1C**

Reset value: 0x0000 0000



- **Bit 31:25 - Reserved Bits**

- **Bit 24 - SRA: Sample Right Available**

Dieses Bit wird 1 gelesen, wenn die Daten im ADATRR Register gültig sind. Es wird automatisch zurückgesetzt, wenn ein Lesezugriff auf das ADATRR Register ausgeführt wird. Dieses Bit entspricht dem SRA Bit in IPISR.

- **Bit 23:17 - Reserved Bits**

- **Bit 16 - SLA: Sample Left Available**

Dieses Bit wird 1 gelesen, wenn die Daten im ADATLR Register gültig sind. Es wird automatisch zurückgesetzt, wenn ein Lesezugriff auf das ADATLR Register ausgeführt wird. Dieses Bit entspricht dem SLA Bit in IPISR.

- **Bit 15:9 - Reserved Bits**

- **Bit 8 - DOR: Data Overrun Right Channel**

Dieses Bit wird 1 gelesen, wenn seit dem letzten Lesezugriff auf ADATRR Daten des rechten Audio Kanals aufgrund eines vollen Datenpuffers verloren gegangen sind.

- **Bit 7:1 - Reserved Bits**


- **Bit 0 - DOL: Data Overrun Left Channel**

Dieses Bit wird 1 gelesen, wenn seit dem letzten Lesezugriff auf ADATLR Daten des linken Audio Kanals aufgrund eines vollen Datenpuffers verloren gegangen sind.

1.5.10 Audio Data Left Register (ADATLR)

Address offset: **0x20**

Reset value: 0x0000 0000



- **Bits 31:24 - Reserved**


- **Bits 23:0 - DATAL: Left Channel Audio Sample**

Enthält das 24-Bit Audio-Sample des rechten Audio Kanals. Der Wert ist nur gültig, wenn das SRA-Bit im IPISR gesetzt ist. Nach einem Lesezugriff wird das Sample ungültig und bleibt es, bis ein neues Sample bereitsteht.

1.5.11 Audio Data Right Register (ADATRR)

Address offset: **0x24**

Reset value: 0x0000 0000



- **Bits 31:24 - Reserved**

- **Bits 23:0 - DATAR: Right Channel Audio Sample**

Enthält das 24-Bit Audio-Sample des linken Audio Kanals. Der Wert ist nur gültig, wenn das SLA-Bit im IPISR gesetzt ist. Nach einem Lesezugriff wird das Sample ungültig und bleibt es, bis ein neues Sample bereitsteht.

2 Visualization-IP

2.1 Kurzbeschreibung

Der Visualization-IP stellt eine AXI Lite Schnittstelle zur Verfügung. Über diese erhält er den anzuzeigenden Text im ASCII Format sowie die Farbe und die Position. Das VGA Signal wird im Format 640x480@60Hz erzeugt. Immer wenn der sichtbare Bereich eines Bildes vollständig angezeigt wurde, wird ein Interrupt ausgelöst.

2.2 I/Os

Signal Name	I/O	Initial State	Description
s00_axi_axlk	I	NA	AXI Clock
s00_axi_aresetn	I	NA	AXI Reset, Active-Low
s00_axi*	NA	NA	AXI4-Lite Slave Interface Signale
i_pixel_clk	I	NA	Pixel Clock Signal für die VGA Ausgabe (25,175 MHz)
o_interrupt	O	0x0	Zeigt, ob ein Interrupt ausgelöst wurde 0: Kein Interrupt ausstehend 1: Ein Interrupt steht aus
o_red(3 downto 0)	O	0x0	roter 4-Bit-Farbkanal
o_green(3 downto 0)	O	0x0	grüner 4-Bit-Farbkanal
o_blue(3 downto 0)	O	0x0	blauer 4-Bit-Farbkanal
o_hsync	O	0x0	horizontales Synchronisationssignal „HSync“
o_vsync	O	0x0	vertikales Synchronisationssignal „VSync“

Tabelle 2: Ports des Visualization-IPs

2.3 AXI Lite Schnittstelle

Die Ports der AXI Lite Schnittstelle entsprechen den Ports des AXI Lite Standards für einen AXI Lite Slave mit 32 Bit Datenbreite und 100 MHz AXI Clock.

Die Register der AXI Lite Schnittstelle werden im Abschnitt 2.4 genauer beschrieben.

Zusammengefasst werden die bereitgestellten Daten, wenn die Visualisierung aktiviert ist, auf dem Bildschirm als Text dargestellt. Dies geschieht Zeichen für Zeichen, sobald die Übernahme aktiviert wird.

2.4 Registerbeschreibungen


2.4.1 Registerüberblick

	31	24	16	8	0	
0x00	General/Global Status and Control Register					GSCR
0x04	Global Interrupt Enable Register					GIER
0x08	IP Interrupt Enable Register					IPIER
0x0C	IP Interrupt Status Register					IPISR
0x10	ID Register					IDR
0x14	Version Register					VERR
0x18	Control Register					CTRL
0x1C	Status Register					STATUS
0x20	Address Register					ADDRR
0x24	Visualization Data Register					VDATR
0x28	Color Register					COLR

2.4.2 General/Global Status and Control Register (GSCR)

Address offset: 0x00

Reset value: 0x0000 0000




- Bit 31:0 - Reserved Bits

2.4.3 Global Interrupt Enable Register (GIER)

Address offset: **0x04**

Reset value: 0x0000 0000



- **Bit 31:1 - Reserved Bits**


- **Bit 0 - GIE: Global Interrupt Enable**

Dieses Bit muss auf 1 gesetzt sein um global Interrupts zu aktivieren. Die individuellen Interrupts müssen zusätzlich aktiviert werden.

2.4.4 IP Interrupt Enable Register (IPIER)

Address offset: **0x08**

Reset value: 0x0000 0000



- **Bit 31:1 - Reserved Bits**


- **Bit 0 - FIE: Frame Data Processed Interrupt Enable**

Wenn dieses Bit auf 1 gesetzt wird, ist der Frame Data Processed Interrupt aktiviert. Er wird ausgelöst, wenn das FDP Bit in IPISR gesetzt wird. Zusätzlich müssen global die Interrupts aktiviert sein, indem das GIE Bit im GIER Register gesetzt ist.

2.4.5 IP Interrupt Status Register (IPISR)

Address offset: **0x0C**

Reset value: 0x0000 0000




- **Bit 31:1 - Reserved Bits**
- **Bit 0 - FDP: Frame Data Processed**

Dieses Bit wird 1 gesetzt, wenn der sichtbare Bereich des Frame vollständig übertragen wurde. Es wird automatisch zurückgesetzt, wenn ein Schreibzugriff mit 1 auf dieses Bit ausgeführt wird. Dieses Bit löst, wenn das GIE Bit im GIER Register sowie das FIE Bit im IPIER Register gesetzt ist, einen Interrupt aus.

2.4.6 ID Register (IDR)

Address offset: **0x10**

Reset value: 0x0000 D15C




- **Bit 31:0 - ID: Distinct ID**

Dieses Register enthält die ID des IPs.

2.4.7 Version Register (VERR)

Address offset: **0x14**

Reset value: 0x0000 0001




- **Bit 31:0 - VER: Version**

Dieses Register enthält die Version des IPs.

2.4.8 Control Register (CTRL)

Address offset: **0x18**

Reset value: 0x0000 0000



- **Bit 31:9 - Reserved Bits**

- **Bit 8 - WD: Write Data**

Wenn dieses Bit auf 1 gesetzt wird, werden die in VDATR, COLR und ADDR gesetzten Daten übernommen. Dieses Bit wird nach der Übernahme auf 0 zurückgesetzt.

- **Bit 7:1 - Reserved Bits**


- **Bit 0 - VEN: Visualization Enable**

Wenn dieses Bit auf 1 gesetzt ist, werden die in VDATR gesetzten Daten auf der VGA Ausgabe ausgegeben.

2.4.9 Status Register (STATUS)

Address offset: **0x1C**

Reset value: 0x0000 0000



- **Bit 31:1 - Reserved Bits**


- **Bit 0 - FDP: Frame Data Processed**

Dieses Bit wird 1 gesetzt, wenn der sichtbare Bereich des Frame vollständig übertragen wurde. Es wird zurückgesetzt, wenn der sichtbare Bereich des nächsten Frames begonnen wurde.

2.4.10 Address Register (ADDRR)

Address offset: **0x20**

Reset value: 0x0000 0000



- **Bits 31:13 - Reserved**

- **Bits 12:8 - YA: Y Address**

Adresse des auszuwählenden Zeichenblocks auf der Leinwand im Bereich 0 bis 29. Wird übernommen, wenn WD in CTRL auf 1 gesetzt wird.

- **Bit 7 - Reserved**


- **Bits 6:0 - XA: X Address**

Adresse des auszuwählenden Zeichenblocks auf der Leinwand im Bereich 0 bis 79. Wird übernommen, wenn WD in CTRL auf 1 gesetzt wird.

2.4.11 Visualization Data Register (VDATR)

Address offset: **0x24**

Reset value: 0x0000 0000



- **Bits 31:7 - Reserved**


- **Bits 6:0 - CHAR: Char**

Das zu setzende Zeichen in ASCII an den in ADDRr angegebene Pixelblock. Wird übernommen, wenn WD in CTRL auf 1 gesetzt wird.

2.4.12 Color Register (COLR)

Address offset: **0x28**

Reset value: 0x0000 0000



- **Bits 31:20 - Reserved**
- **Bits 19:16 - CB: Color Blue**
 Der blaue Farbanteil des in VDATR gesetzten Zeichens im in ADDRr ausgewählten Pixelblock. Wird übernommen, wenn WD in CTRL auf 1 gesetzt wird.
- **Bits 15:12 - Reserved**
- **Bits 11:8 - CG: Color Green**
 Der grüne Farbanteil des in VDATR gesetzten Zeichens im in ADDRr ausgewählten Pixelblock. Wird übernommen, wenn WD in CTRL auf 1 gesetzt wird.
- **Bits 7:4 - Reserved**
- **Bits 3:0 - CR: Color Red**
 Der rote Farbanteil des in VDATR gesetzten Zeichens im in ADDRr ausgewählten Pixelblock. Wird übernommen, wenn WD in CTRL auf 1 gesetzt wird.