

Stundenliste von Maximilian Hafeneder (Blatt 1/2)

Bitte ausdrucken, handschriftlich ausfüllen, und bei jedem Besprechungstermin zur Unterschrift vorlegen.

Datum	Zeit (0,5h genau)	Zwischen- summe (fortlaufend aufsummiert)	Tätigkeit	Unterschrift
16.04.	4,0	4,0	Erarbeitung Projektbeschreibung RSD	
22.04.	1,0	5,0	Überarbeitung Schnittstellendefinition	
6.05	1,0	6,0	Anpassung Schnittstellendefinition ^{IP}	
10.05.	0,5	6,5	Klonen des Projektes & Einrichtung	
10.05	1,5	8,0	I2S Recherche, Taktherleitung	
11.05	2,0	10,0	Implementierung audio I2S-CLK-gen	
12.05	2,0	12,0	Vollendung audio-I2S-CLK-gen	
12.05	1,0	13,0	Anpassung der processes	
12.05	1,5	14,5	I2S Sampling Recherche	
12.05	1,0	15,5	Implementierung audio-I2S-sync ^{clock}	
13.05.	1,0	16,5	Teambesprechung & Anpassung CDC	
13.05.	0,5	17,0	Beginn Implementierung Shift Register	
14.05	1,0	18,0	Überarbeitung CLK-gen und CDC	
14.05	0,5	18,5	Anpassung & Planung Shift Register	
16.05.	2,5	21,0	Implementierung Shift Register	
17.05	3,5	24,5	Implementierung top level Dateien core ^{8 sample}	
17.05	0,5	25,0	Recherche Async FIFO	
15.05	1,0	26,0	Teambesprechung	
19.05	0,5	26,5	Rücksprache AXIL Wrapper	
19.05	0,5	27,0	Erstellung FIFO IP	
19.05	1,0	28,0	Analyse erster Entwurf AXIL Wrapper	
19.05	1,0	29,0	"Verbesserungsvorschläge" AXIL Wrapper	
19.05	1,5	30,5	Anpassung Ports an AXIL Wrapper	
19.05	1,0	31,5	Instanziierung der Async FIFOs	
19.05	1,0	32,5	Fertigstellung Core ("Feinschliff")	
21.05	0,5	33,0	Rücksprache AXIL Wrapper	
21.05	0,5	33,5	Rücksprache Testbench Core	
21.05	1,0	34,5	Recherche Visualization Interface	
29.05	2,0	37,5	Rücksprache Felix & Test Core	
30.05	0,5	38,0	Rücksprache Richard AXIL Wrapper	
02.06	1,0	39,0	Rücksprache Markus & Felix Testbench	
03.06	1,5	40,5	Beginn Implementierung SW Interface	
03.06	3,0	43,5	Beginn Implementierung TB AXIL Wrapper	
09.06.	1,0	44,5	Erstellen IP und Block Design	
09.06.	1,5	46,0	Erstellen Block Design	
10.06	3,0	50,5	Ergänzen von Tests im AXIL Wrapper TB	
10.06	1,5	47,5	Fehlersuche & Korrektur Validierung Block Design	
11.06	4,0	51,5	Block Design umbenennen und im TB anpassen	
17.06	1,5	52,5	Fehlerbehebung Testbench AXIL Wrapper	
17.06	1,5	54,0	Anpassung Wrapper + BD an Schnittstellendefinition	
15.06	2,0	56,0	Implementierung Interface Visualization IP	

Stundenliste von Maximilian Hafeneder (Blatt 2/2)

Bitte ausdrucken, handschriftlich ausfüllen, und bei jedem Besprechungstermin zur Unterschrift vorlegen.

[illegible]