

FractalCore

Zwischenstandsbericht

Zusammenfassung

Die einzelnen Hardwarekomponenten des Hauptprojekts sind kurz vor der Fertigstellung. Dann können diese integriert werden und im Anschluss die Software entwickelt werden.

Es wurde ein zusätzliches Feature hinzugefügt um auf die Stunden von Markus Remy zu kommen. Dabei wurde das Projekt von dem Arty A7-100 auf einen Arty Z7-20 FPGA portiert, indem der Teil ab der Berechnung neu entwickelt wurde um auf die HDMI Schnittstelle des Arty Z7-20 zuzugreifen. Außerdem wurde die Steuerung sowohl hardware- als auch softwareseitig neu aufgesetzt um diese auf dem Zynq Prozessor anstelle des Microblaze Prozessors des Arty A7-100 zu betreiben.

Zeitübersicht

Entwickler	Aufgebrachte Zeit
Thomas Schiergl (T)	117 h
Markus Remy (M)	190 h

Implementierungsübersicht

ID	Feature	Geplante Zeit [h]	Aufgebrachte Zeit [h] (Stand: 28.5.26)	Zuständigkeit	Status (Stand: 28.5.26)
1	MicroBlaze	$\sum 16$	$\sum 0$	T	Offen
1.1	Instanziierung	1	0 (T)		Offen
1.2	Treibersteuerung	10			Offen
1.3	Steuerungssoftware	5			Offen
2	Serielle Schnittstelle	$\sum 18$	$\sum 0$	T	Offen
2.1	UART IP instanziiieren	0,5	0 (T)		Offen
2.2	IP an Microblaze anbinden	0,5			Offen
2.3	Menüführung	5			Offen
2.4	Eingabeverarbeitung	10			Offen
2.5	Fehlerbehandlung	2			Offen
3	Initialwerterzeugung	$\sum 52$	$\sum 45$ (M)		Fertig
3.1	Bildschirmkoordinatenmapping	12	9 (M)		Fertig

ID	Feature	Geplante Zeit [h]	Aufgebrachte Zeit [h] (Stand: 28.5.26)	Zuständigkeit	Status (Stand: 28.5.26)
<u>3.2</u>	<u>Animationssteuerung</u>	$\sum 40$	$\sum 36$	M	Fertig
<u>3.2.1</u>	<u>Implementierung</u>	$\sum 30$	$\sum 14$ (M)		Fertig
3.2.1.1	AXIL	10	5 (M)		Fertig
3.2.1.2	RTL	20	9 (M)		Fertig
<u>3.2.2</u>	<u>Tests</u>	$\sum 10$	$\sum 22$ (M)		Fertig
3.2.2.1	AXIL	5	3 (M)		Fertig
3.2.2.2	RTL	5	19 (M)		Fertig
4	Mengenberechnung	$\sum 65$	$\sum 39$ (M)	M	Fertig
4.1	Dispatcher	10	5 (M)		Fertig
<u>4.2</u>	<u>Festkommaberechnung</u>	$\sum 50$	$\sum 34$ (M)		Fertig
4.2.1	Implementierung	20	6 (M)		Fertig
4.2.2	Optimierung	25	17 (M)		Fertig
4.2.3	Tests	5	11 (M)		Fertig
4.3	Ergebnismeldung	5	-		Durch 4.2.1 abgedeckt
5	Ergebnisarbitrierung	20	7 (M)	M	Fertig
6	Farbcodierung	$\sum 15$	$\sum 55$	T	Letzte Änderungen
6.1	Farbmapping	8	55 (T)		Letzte Änderungen
6.2	Farbschemata	7			Fertig
7	VGA	$\sum 70$	$\sum 53$	T	Letzte Änderungen
<u>7.1</u>	<u>Framebuffer</u>	$\sum 35$	53 (T)		Fertig
7.1.1	Schreib-/Lesezugriff	15			Fertig
7.1.2	Zugriffssynchronisation	20			Fertig
<u>7.2</u>	<u>VGA</u>	$\sum 35$			Letzte Änderungen
7.2.1	Pixelclock	5			Fertig
7.2.2	Framebufferanbindung	10			Fertig
<u>7.3</u>	<u>Bildformaterzeugung</u>	20			Letzte Änderungen

ID	Feature	Geplante Zeit [h]	Aufgebrachte Zeit [h] (Stand: 28.5.26)	Zuständigkeit	Status (Stand: 28.5.26)
8	Systementwurf	15	14 (M) + 8 (T)	T + M	Fertig
9	Systemintegration	20	10 (M) + 1 (T)	T + M	In Arbeit
10	Clock Domain Crossing	20	4 (M)	T + M	In Arbeit
Z1	Zusatzfeature: Portierung auf Arty Z7-20 mit HDMI	0	71 (M)	M	Testphase